CN113785393A - 扇出型封装及扇出型封装的制备方法 - Google Patents

扇出型封装及扇出型封装的制备方法 Download PDF

Info

Publication number
CN113785393A
CN113785393A CN202180002077.0A CN202180002077A CN113785393A CN 113785393 A CN113785393 A CN 113785393A CN 202180002077 A CN202180002077 A CN 202180002077A CN 113785393 A CN113785393 A CN 113785393A
Authority
CN
China
Prior art keywords
chip
heat sink
material layer
fan
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180002077.0A
Other languages
English (en)
Inventor
燕英强
胡川
陈志宽
陈志涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of Guangdong Academy of Sciences
Original Assignee
Institute of Semiconductors of Guangdong Academy of Sciences
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of Guangdong Academy of Sciences filed Critical Institute of Semiconductors of Guangdong Academy of Sciences
Publication of CN113785393A publication Critical patent/CN113785393A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请涉及芯片封装领域，提供一种扇出型封装以及扇出型封装的制备方法。扇出型封装具有一颗或两颗以上相同或不同功能的芯片、粘合材料层、散热片、包封材料层、封装线路以及对所述封装线路进行保护的封装线路保护层；所述芯片的背面通过所述粘合材料层贴装于所述散热片的芯片贴装区域；在所述芯片的正面覆盖临时保护材料；所述包封材料层通过包封材料流入并填充所述临时保护材料与所述散热片之间的间隙和/或覆盖所述散热片的与贴装有所述芯片的一侧相反的一侧，然后去除所述临时保护材料而形成，由此所述包封材料层覆盖所述芯片、所述粘合材料层和所述散热片；所述封装线路是在所述芯片的正面、所述包封材料以及所述散热片上生长而成的。能够实现散热性好、可提高器件工作功率并降低功耗、适用于高功率密度芯片。

Description

扇出型封装及扇出型封装的制备方法
技术领域
本申请涉及芯片封装领域，具体涉及能够实现散热性好、可提高器件工作功率并降低功耗、适用于高功率密度的芯片的扇出型封装以及扇出型封装的制备方法。
背景技术
随着电子产品越来越小型化、智能化、高性能以及高可靠性方向发展，高功率密度的芯片也需要小型化、智能化、系统化。高功率密度的芯片的传统封装方法是：将芯片贴装到线路基板上，用引线键合工艺进行电互连，然后进行包封。这存在封装体积大、散热差、基板上的器件工作温度很高，一般大于130℃、功率损耗大、可靠性差等问题。而且这种方法不适合集成不耐高温的芯片。
发明内容
本申请是鉴于上述情况而提出的，其目的在于提供一种散热性好、可提高器件工作功率并降低功耗、适用于高功率密度芯片的扇出型封装以及扇出型封装的制备方法。
为了解决上述问题，本申请提供一种扇出型封装，具有一颗或两颗以上相同或不同功能的芯片、粘合材料层、散热片、包封材料层、封装线路以及对所述封装线路进行保护的封装线路保护层；所述芯片的背面通过所述粘合材料层贴装于所述散热片的芯片贴装区域；在所述芯片的正面覆盖临时保护材料；所述包封材料层通过包封材料流入并填充所述临时保护材料与所述散热片之间的间隙和/或覆盖所述散热片的与贴装有所述芯片的一侧相反的一侧，然后去除所述临时保护材料而形成，由此所述包封材料层覆盖所述芯片、所述粘合材料层和所述散热片；所述封装线路是在所述芯片的正面、所述包封材料以及所述散热片上生长而成的。
可选的，在上述的扇出型封装中，所述散热片具有在所述扇出型封装的厚度方向上镂空的镂空孔，是供构成所述包封材料层的包封材料流动的通道。
可选的，在上述的扇出型封装中，在所述扇出型封装的厚度方向上，所述芯片贴装区域的表面与所述散热片的其他区域处同一水平面。
可选的，在上述的扇出型封装中，在所述扇出型封装的厚度方向上，所述芯片贴装区域的表面高于所述散热片的其他区域的表面。
可选的，在上述的扇出型封装中，在所述扇出型封装的厚度方向上，所述芯片贴装区域的表面低于所述散热片的其他区域的表面。
可选的，在上述的扇出型封装中，在所述散热片上设置有凸出结构，在所述扇出型封装的厚度方向上，所述凸出结构的表面高于所述芯片贴装区域的表面。
可选的，在上述的扇出型封装中，在所述扇出型封装的厚度方向上，所述芯片的正面高于所述散热片的除了所述芯片贴装区域以外的部分，所述芯片的正面以与所述包封材料层的上表面处于同一平面的方式从所述包封材料层露出。
可选的，在上述的扇出型封装中，在所述扇出型封装的厚度方向上，所述芯片的正面与所述散热片的凸出结构的上表面处于同一平面，所述芯片的正面以及所述散热片的凸出结构的上表面以与所述包封材料层的上表面处于同一平面的方式从所述包封材料层露出，所述封装线路直接在所述芯片的正面、所述包封材料层的上表面以及所述散热片的凸出结构的上表面生长而成。
可选的，在上述的扇出型封装中，在所述包封材料层形成有在所述厚度方向上从所述包封材料层的上表面垂直贯通到所述散热片的与所述芯片贴装区域相连的部分的上表面的通孔，所述通孔成为供形成所述封装线路的导电材料流动的通道。
可选的，在上述的扇出型封装中，所述临时保护材料由可剥离胶和临时载片构成。
可选的，在上述的扇出型封装中，所述散热片的两个面贴有芯片。
可选的，在上述的扇出型封装中，所述粘合材料为导电材料。
可选的，在上述的扇出型封装中，所述粘合材料为绝缘材料。
可选的，在上述的扇出型封装中，所述粘合材料具有导热性。
本申请提供一种扇出型封装的制备方法，包括：芯片制备步骤，制备功能相同或不同的多颗芯片；散热片制备步骤，在散热片上形成贴装所述芯片的芯片贴装区域以及在所述散热片的厚度方向上镂空的镂空孔；芯片贴装步骤，用粘合材料将所述芯片的背面贴装到所述散热片的所述芯片贴装区域；包封步骤，利用临时保护材料固定所述芯片的正面，使包封材料流入并填充所述临时保护材料与所述散热片之间的间隙和/或覆盖所述散热片的与贴装有所述芯片的一侧相反的一侧，去除所述临时保护材料，由此形成覆盖所述芯片、所述散热片以及所述粘合材料的包封材料层；封装线路制备步骤，使导电材料在所述芯片的正面、所述散热片以及所述包封材料上生长形成封装线路层；封装线路保护层以及焊盘制备步骤，在所述封装线路上生成保护所述封装线路的封装线路保护层，在所述封装线路保护层上形成封装焊盘；以及器件切割步骤，切割形成单颗封装器件。
可选的，在上述的的扇出型封装的制备方法中，在扇出型封装的厚度方向上，通过所述贴装步骤贴装于所述芯片贴装区域的所述芯片的正面高于所述散热片的除了所述芯片贴装区域以外的部分的上表面，在通过所述包封步骤而形成的包封结构体中，所述芯片的正面以与所述包封材料层的上表面处于同一平面的方式从所述包封材料层露出，所述散热片的除了所述芯片贴装区域以外的部分的上表面被所述包封材料层覆盖，在所述封装线路制备步骤中，在所述包封材料层形成在所述厚度方向上从所述包封材料层的上表面垂直贯通到所述散热片的与所述芯片贴装区域相连的部分的上表面的通孔，形成所述封装线路的导电材料在所述通孔中流动到达所述散热片的与所述芯片贴装区域相连的部分的上表面。
可选的，在上述的的扇出型封装的制备方法中，在所述散热片制备步骤中，在所述散热片上形成凸出结构，在所述扇出型封装的厚度方向上，所述凸出结构的表面高于所述芯片贴装区域的表面，在所述扇出型封装的厚度方向上，通过所述贴装步骤贴装于所述芯片贴装区域的所述芯片的正面与所述散热片的凸出结构的上表面处于同一平面，在通过所述包封步骤而形成的包封结构体中，所述芯片的正面以与所述包封材料层的上表面处于同一平面的方式从所述包封材料层露出，所述散热片的凸出结构的上表面以与所述包封材料层的上表面处于同一平面的方式从所述包封材料层露出，在所述封装线路制备步骤中，直接在所述芯片的正面、从所述包封材料层露出的所述散热片的凸出结构以及所述包封材料层上生长而形成所述封装线路。
可选的，在上述的的扇出型封装的制备方法中，在所述散热片制备步骤中，在所述厚度方向上，所述散热片的所述芯片贴片区域的厚度被减薄，使得所述芯片贴片区域低于所述散热片的其他部分的上表面。
可选的，在上述的的扇出型封装的制备方法中，在所述包封步骤中，所述临时保护材料为临时载板，所述芯片的正面与所述临时载板通过键合而固定。
附图说明
为了更清楚地说明本申请的技术方案，下面将对其中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实现方式，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1A～1F是本申请的扇出型封装的局部剖视图。
图2是本申请的扇出型封装的制备方法的流程图。
图3是示出准备芯片步骤的示意图。
图4A～4C是示出散热片制备步骤的示意图。
图5A～5D是示出芯片贴装步骤的示意图。
图6A～6L是示出包封步骤的示意图。
图7A、7B是示出导电材料层形成步骤的示意图。
图8是示出由通过扇出型封装的制备方法制备的扇出型封装的示意图。
图9是示出由图8所示的扇出型封装结构体获得的单颗器件的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
此外，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
首先，参照图1A～1F，对本申请提供的扇出型封装进行说明。图1A～1F是示出扇出型封装10的局部剖视图，在图中仅示出一颗芯片100，但芯片100不限于一颗，可以是两颗以上功能相同或不同的芯片100。
扇出型封装10包括一颗或功能相同或不同的两颗以上的芯片100、粘合材料层300、散热片200、包封材料层500、作为封装线路的导电材料层600、保护封装线路的封装线路保护层700以及形成在封装线路保护层700上的未图示的封装引脚。
在图1A～1F中，芯片100的正面即图1A～1F中的上表面为功能面，形成有电路和/或器件等，具有引脚110，在图1A～1F中仅示出两个引脚，但不限于此，可以具有两个以上的引脚。在芯片100的背面沉积有作为导电层的金属层120，该金属层120也可以具有导热性。可选的，在芯片100的背面也可以不具有该金属层120，在此省略图示。
粘合材料层300可以是具有良好的导热性的材料，可以具有导电性，也可以不具有导电性，例如可以是导电银胶、金属或合金材料等。
散热片200可以是金属板、陶瓷板，也可以是基材为树脂、金属或陶瓷且表层覆盖有铜的板，还可以是各种热导率高的复合材料，具有导热性以及导电性。散热片200具有在厚度方向上镂空的孔(镂空孔)220以及芯片贴装区域210，该孔220成为供构成包封材料层500的包封材料流动的通道。在俯视观察下，芯片贴装区域210的面积大于芯片100的面积，以便于芯片100的对位。如图1A和1B所示，芯片贴装区域210的上表面可以与散热片200的其他区域的上表面处于同一平面，也可以如图1C和1D所示，芯片贴装区域210的上表面低于散热片200的其他区域的上表面，还可以如图1E和1F所示，芯片贴装区域210的上表面低于散热片200的规定区域(也称为凸出结构)的上表面，该凸出结构通过导电材料层600与芯片100的引脚电连接。另外，还可以是芯片贴装区域的上表面高于散热片的除了芯片贴装区域以外的区域的上表面，在此省略图示。
包封材料层500覆盖散热片200、芯片100以及粘合材料层300，且芯片100的正面以与包封材料层500的上表面处于同一平面的方式从包封材料层500露出，包封材料层500可以完全覆盖散热片200，也可以使散热片200的表面以与包封材料层500的表面处于同一平面的方式从包封材料层500露出。包封材料层500的包封材料采用公知的聚合物、无机绝缘材料等材料即可，在此不特别限定。包封材料层500如后述的扇出型封装的制备方法那样，在芯片100的正面键合有临时载板等临时保护材料或粘接有临时载板等临时保护材料的情况下，使包封材料流入并填充散热片200与临时载板等临时保护材料之间的间隙，在包封材料固化后释放芯片100的正面与临时载板等临时保护材料之间的键合，或将所粘接的临时载板等临时保护材料去除，由此形成包封材料层500。
导电材料层600使芯片100的规定部分如规定引脚，与散热片200电连接。导电材料层600也可以不将芯片100和散热片200电连接，通过形成在对扇出型封装进行切割而成的封装器件上的引脚与其他元件进行电连接。关于形成导电材料层的材料，能够列举铜、铝等导电金属材料，在此不特别限定。关于导电材料层600的厚度不特别限定，只要能够将芯片100的规定部分与散热片200电连接的厚度即可。俯视观察，导电材料层600的形状，只要将芯片100的规定部分例如引脚完全覆盖即可，可以根据使用条件设计为不同形成、不同尺寸，在此不特别限定。导电材料层600从芯片100的上表面即正面凸出。
封装线路保护层700形成在导电材料层600上，保护导电材料层600免受外力等，能够采用公知的聚合物、无机绝缘材料等材料，在此不特别限定。关于封装线路保护层700的厚度不特别限定，只要能够将导电材料层600覆盖的厚度即可。
下面，基于图1A～1F具体说明扇出型封装10的结构进行说明。
图1A中示出散热片200被包封材料层500完全覆盖的扇出型封装(下面也简称为封装)10。散热片200的芯片贴装区域210的上表面(以下，所说的“上表面”均指图1A～1C中的位于上方的表面，其他构件也同样)与其他区域的上表面处于同一平面，芯片100经由粘合材料层300粘合固定于芯片贴装区域210，包封材料层500完全覆盖散热片200，芯片100的正面以与包封材料层500的上表面处于同一面的方式从包封材料层500露出。在包封材料层500上形成有从上表面到散热片200的上表面的互连孔510，在该互连孔510内也形成有导电材料层600，由此导电材料层600将芯片100的预定引脚与散热片200电连接。在导电材料层600上形成有保护导电材料层600免受外力等的封装线路保护层700以及未图示的封装引脚。由于散热片具有导电性，由此能够通过导电材料层和散热片实现不同芯片的引脚间的互连。
可选的，在图1A所示的封装中，散热片200上的芯片贴装区域210的上表面也可以低于或高于其他区域的上表面，且经由粘合材料层300固定粘合于芯片贴装区域210的芯片100的正面高于芯片贴装区域210的上表面，包封材料层500完全覆盖散热片200，在此省略图示。
图1B中示出散热片200的下表面(以下，所说的“下表面”均指图1A～1C中的位于下方的表面，其他构件也同样)以与包封材料层500的下表面处于同一平面的方式从包封材料层500露出的封装10。散热片200上的芯片贴装区域210的上表面与其他区域的上表面处于同一平面，芯片100经由粘合材料层300粘合固定于芯片贴装区域210，散热片200的下表面以与包封材料层500的下表面处于同一平面的方式从包封材料层500露出，芯片100的正面以与包封材料层500的上表面处于同一面的方式从包封材料层500露出。在包封材料层500上形成有从上表面到散热片200的上表面的互连孔510，在该互连孔510内也形成有导电材料层600，由此导电材料层600将芯片100的预定引脚与散热片200电连接。在导电材料层600上形成有保护导电材料层600免受外力等的封装线路保护层700以及未图示的封装引脚。由于散热片具有导电性，由此能够通过导电材料层和散热片实现不同芯片的引脚间的互连。
可选的，在图1B所示的封装中，散热片200上的芯片贴装区域210的上表面也可以低于或高于其他区域的上表面，且经由粘合材料层300粘合固定于芯片贴装区域210的芯片100的正面高于芯片贴装区域210的上表面，散热片200的上表面被包封材料层500覆盖，在此省略图示。
图1C中示出散热片200的上表面以与包封材料层500的上表面处于同一平面的方式从包封材料层500露出的封装10。散热片200上的芯片贴装区域210的上表面低于其他区域的上表面，芯片100经由粘合材料层300粘合固定于芯片贴装区域210，且芯片100的正面与散热片200的所述其他区域的上表面处于同一平面，散热片200的上表面和芯片100的正面以与包封材料层500的上表面处于同一平面的方式从包封材料层500露出，并且散热片200的下表面被包封材料层500覆盖。与图1A和图1B所示的封装不同，不具有形成于包封材料层500的互连孔510，导电材料层600直接形成于散热片200的上表面、包封材料层500的上表面以及芯片100的正面，由此导电材料层600将芯片100的预定引脚与散热片200电连接。在导电材料层600上形成有保护导电材料层600免受外力等的封装线路保护层700以及未图示的封装引脚。由于散热片具有导电性，由此能够通过导电材料层和散热片实现不同芯片的引脚间的互连。
图1D中示出散热片200的上表面以及下表面以与包封材料层500的上表面以及下表面处于同一平面的方式从包封材料层500露出的封装10。散热片200上的芯片贴装区域210的上表面低于其他区域的上表面，芯片100经由粘合材料层300粘合固定于芯片贴装区域210，且芯片100的正面与散热片200的所述其他区域的上表面处于同一平面，散热片200的上表面和芯片100的正面以与包封材料层500的上表面处于同一平面的方式从包封材料层500露出。与图1A和图1B所示的封装不同，不具有形成于包封材料层500的互连孔510，导电材料层600直接形成于散热片200的上表面、包封材料层500的上表面以及芯片100的正面，由此导电材料层600将芯片100的预定引脚与散热片200电连接。在导电材料层600上形成有保护导电材料层600免受外力等的封装线路保护层700以及未图示的封装引脚。由于散热片具有导电性，由此能够通过导电材料层和散热片实现不同芯片的引脚间的互连。
图1E中示出散热片200的凸出结构的上表面高于散热片的其他区域，该凸出结构以与包封材料层500的上表面处于同一平面的方式从包封材料层500露出的封装10。散热片200上的芯片贴装区域210与除了凸出结构以外的区域的上表面处于同一平面，芯片100经由粘合材料层300粘合固定于芯片贴装区域210，且芯片100的正面与凸出结构的上表面处于同一平面，凸出结构的上表面和芯片100的正面以与包封材料层500的上表面处于同一平面的方式从包封材料层500露出，并且散热片200的下表面被包封材料层500覆盖。与图1A和图1B所示的封装不同，不具有形成于包封材料层500的互连孔510，导电材料层600直接形成于散热片200的凸出结构的上表面、包封材料层500的上表面以及芯片100的正面，由此导电材料层600将芯片100的预定引脚与散热片200电连接。在导电材料层600上形成有保护导电材料层600免受外力等的封装线路保护层700以及未图示的封装引脚。由于散热片具有导电性，由此能够通过导电材料层和散热片实现不同芯片的引脚间的互连。
图1F中示出散热片200的凸出结构的上表面高于散热片的其他区域，该凸出结构以与包封材料层500的上表面处于同一平面的方式从包封材料层500露出且散热片200的下表面以与包封材料层500的下表面处于同一平面的方式从包封材料层500露出的封装10。散热片200上的芯片贴装区域210与除了凸出结构以外的区域的上表面处于同一平面，芯片100经由粘合材料层300粘合固定于芯片贴装区域210，且芯片100的正面与凸出结构的上表面处于同一平面，凸出结构的上表面和芯片100的正面以与包封材料层500的上表面处于同一平面的方式从包封材料层500露出。与图1A和图1B所示的封装不同，不具有形成于包封材料层500的互连孔510，导电材料层600直接形成于散热片200的凸出结构的上表面、包封材料层500的上表面以及芯片100的正面，由此导电材料层600将芯片100的预定引脚与散热片200电连接。在导电材料层600上形成有保护导电材料层600免受外力等的封装线路保护层700以及未图示的封装引脚。由于散热片具有导电性，由此能够通过导电材料层和散热片实现不同芯片的引脚间的互连。
另外，通过组合，在一个封装中，可以仅具有图1A～图1F中的任一种结构，也可以具有图1A～图1F中的两种以上结构，在此不特别限定。
上述扇出型封装通过导电材料的原位生长来形成导电材料层，形成使芯片的规定部分与散热片电连接，由此实现不同芯片的引脚间的互连，并且在芯片的引脚上直接形成尺寸远大于芯片引脚且从芯片的正面凸出的焊盘，使引脚厚度大大增加，互连线短且有效导电面积大、可承载更大电流，互连可靠性高。另外，芯片产生的热可通过散热片、焊盘从正面、背面、侧面同时散热，明显提高散热性能。还有，封装热阻小，可显著降低器件工作温度，提高封装器件可靠性，可提高器件工作功率并降低功耗，可以集成高功率密度芯片。还能够减小封装的尺寸和厚度，制造该封装的方法简单，能够降低成本。
以上，说明了在散热片的一侧贴装芯片的情况，也可以是散热片的上表面和下表面两个表面都贴装芯片，在此省略图示。
下面，参照图2～图9说明本申请的扇出型封装的制备方法。该方法包括步骤S10～步骤S70。
步骤S10，制备芯片100。
该芯片100为了适应电子产品的发展而采用高功率密度的芯片，其厚度被减薄，芯片的制备可以采用公知的制备方法，在此省略说明。在图3中示出所制备的芯片100，芯片100的正面为功能面，形成有电路和/或器件等，具有引脚110，在图3中仅示出两个引脚，但不限于此，可以具有两个以上的引脚。在芯片100的背面沉积有作为导电层的金属层120，该金属层120也可以具有导热性。可选的，在芯片100的背面也可以不具有该金属层120，在此省略图示。
步骤S20，制备散热片。
图4A～4C是示出通过散热片制备步骤制备出的散热片200的示意图。
作为散热片的胚料，可以是金属板、陶瓷板，也可以是基材为树脂、金属或陶瓷且表层覆盖有铜的板，还可以是各种热导率高的复合材料。该散热片的胚料具有导热性，还可以具有导电性。
使用这样的散热片胚料，利用机械加工装置例如激光装置，或蚀刻装置例如化学蚀刻装置，通过机械加工或蚀刻等根据图案设计，去除散热片胚料的不需要的部分来形成镂空的通孔220，由此制成具有通孔220以及芯片贴装区域210的散热片200，即如图4A所示，形成有通孔220，且芯片贴装区域210的上表面与其他区域的上表面处于同一平面。在俯视观察下，芯片贴装区域210的面积大于要贴装的芯片100的面积，以便于芯片100的对位。
另外，也可以利用激光装置或化学蚀刻装置，通过激光打孔或化学蚀刻等中的一种或者几种，将芯片贴装区域210减薄使该区域的上表面低于散热片200的其他部分的上表面，即如图4B所示，形成有通孔220，且芯片贴装区域210的上表面低于其他区域的上表面。另外，也可以利用激光装置或化学蚀刻装置，通过激光打孔或化学蚀刻等中的一种或者几种，将除了芯片贴装区域以外的部分减薄使芯片贴装区域的上表面高于散热片的其他部分的上表面，并且形成有通孔，且芯片贴装区域的上表面高于其他区域的上表面，在此省略图示。
另外，也可以利用激光装置或化学蚀刻装置，通过激光打孔或化学蚀刻等机械打孔中的一种或者几种，将散热片200的除了凸出结构以外的部分减薄，使该凸出结构的上表面高于散热片200的包括芯片贴装区域210在内的其他部分的上表面，即如图4C所示，形成有通孔220，且散热片200的凸出结构高于散热片200的包括芯片贴装区域210在内的其他部分的上表面。
并且，该散热片200的凸出结构的高度为，通过后述的芯片贴装步骤在芯片贴装区域210贴装有芯片100的情况下，该凸出结构的上表面与所贴装的芯片100的上表面处于同一平面。
在激光打孔的情况下，可以将散热片的胚料固定于激光打孔机械的卡盘等，并利用激光在散热片的胚料上的规定位置形成镂空的孔，由此形成通孔220。芯片贴装区域和除了凸出结构以外的部分的减薄也同样，利用激光将散热片的厚度方向上的一部分去除而减薄。
在化学蚀刻减薄的情况下，利用蚀刻装置并使用蚀刻液对散热片的胚料进行蚀刻，去除散热片胚料的部分区域而使该部分镂空，并且将散热片的局部区域的厚度减薄而形成厚度被减薄的区域。具体地说，作为蚀刻液主要成分为氢氧化钾，还可以含有其他的加速剂等化合物。将散热片的胚料浸泡在容置有上述的化学蚀刻液的蚀刻槽中，对散热片胚料进行蚀刻，例如借助掩模进行蚀刻，由此在散热片的胚料上的规定位置形成镂空的孔以及厚度被减薄的区域。另外，在进行化学蚀刻时，可以对蚀刻液进行搅拌或者加热等，由此使蚀刻的速度变快，缩短蚀刻时间。
在散热板200上形成有通孔220，能够增大散热片200的散热面积。
另外，也可以采用压铸装置或模铸装置，通过压铸或模铸形成具有通孔和被减薄的具备的结构、即图4A～4C所示的结构的散热片。
步骤S30，在散热片上贴装芯片。
使用具有导电性且具有良好的导热性的粘合材料将芯片100的背面贴装于芯片贴装区域210，该粘合材料还可以是绝缘材料，但是热导材料。
作为热导绝缘粘合材料只要使用一般的粘合剂即可，由于是本领域公知的，所以不具体说明。一般的粘合剂是绝缘的，通过可加入银粉、炭黑等，而使粘合剂具有一定的导电性，所以导电导热粘合材料是在通常的粘合剂中加入银粉、炭黑等的粘合材料。
具体地，在芯片封装机中，散热片200被固定在吸盘等上，利用粘合剂涂覆装置在散热片200上的芯片贴装区域210涂覆粘合材料，然后利用机械手等拾取芯片100以芯片100的背面与散热片200相对的方式放置于粘合材料上，通过粘合材料的固化而形成粘合材料层300，芯片100的背面经由粘合材料层300粘合固定于芯片贴装区域210。
在图5A～5D中示出通过芯片贴装步骤在芯片贴装区域210的上表面贴装有芯片100的结构体。在图5A所示的结构体中，芯片贴装区域210的上表面与散热片200的其他区域的上表面处于同一平面，芯片100的正面高于散热片200的其他区域的上表面，在图5B所示的结构体中，芯片贴装区域210的上表面低于散热片200的其他区域的上表面，芯片100的正面高于散热片200的其他区域的上表面，在图5C所示的结构体中，芯片贴装区域210的上表面低于散热片200的其他区域的上表面，芯片100的正面与散热片200的其他区域的上表面处于同一平面，在图5D所示的结构体中，散热片200的凸出结构的上表面高于包括芯片贴装区域210在内的其他区域的上表面，芯片100的正面与散热片200的该凸出结构的上表面处于同一平面，该散热片200的凸出结构是在后述的步骤中与芯片100电连接的区域。
在此，仅示出了在散热片的上表面贴装芯片的情况，也可以在散热片的上表面和下表面两个表面都贴装芯片。
步骤40，对带有芯片的散热片进行包封。
如图6A所示，首先，将粘合有芯片100的散热片200翻转过来使芯片100的正面与临时载板400键合，然后，如图6B～6H所示，用包封材料，对与临时载板400键合的芯片100、粘合材料层300以及散热片200进行包封，进一步地，如图6L所示，解除临时载板400与芯片100的键合。在此，键合指，芯片100与临时载板400经表面清洗和活化处理，在一定条件下直接结合，通过范德华力或分子力等使晶片键合成为一体。
另外，也可以不进行键合，而使用粘合材料将芯片与临时载板400粘合固定，在此所使用的粘合材料只要为一般的粘合材料即可，因此省略说明。
利用公知的传递模塑(transfer mold)装置、压铸模塑(compress mold)装置、喷射模塑(inject mold)装置、真空覆膜(Vacuum lamination)装置等，在临时载板400固定于模塑装置的固定装置例如吸盘等上的状态下，从模塑装置的材料供给单元向散热片200一侧供给一定量的包封材料，覆盖临时载板400、芯片100、粘合材料层300以及散热片200，然后使包封材料固化而形成包封材料层500。包封材料采用公知的聚合物、无机绝缘材料等材料即可，在此不特别限定。
包封材料层500的构造根据由芯片100、散热片200以及粘合材料层300构成的结构体的不同而不同。图6B和6C是对图5A所示的结构体进行包封而形成的包封结构体，在图6B所示的包封结构体中，包封材料层500完全覆盖散热片200和粘合材料层300，芯片100的正面从包封材料层500的上表面露出，在图6C所示的包封结构体中，包封材料层500覆盖散热片200的上表面和粘合材料层300，芯片100的正面从包封材料层500的上表面露出，散热片200的下表面从包封材料层500的下表面露出。图5B所示的结构体与图5A所示的结构体同样的，通过包封步骤，可以形成为包封材料层500完全覆盖散热片200和粘合材料层300，且芯片100的正面从包封材料层500的上表面露出的包封结构，也可以形成为包封材料层500覆盖散热片200的上表面和粘合材料层300，芯片100的正面从包封材料层500的上表面露出且散热片200的下表面从包封材料层500的下表面露出的包封结构体。
图6D和6E是对图5C所示的结构体进行包封而形成的包封结构体，在图6D所示的包封结构体中，包封材料层500覆盖散热片200的下表面和粘合材料层300，芯片100的正面以及散热片200的上表面从包封材料层500的上表面露出，在图6E所示的包封结构体中，包封材料层500覆盖粘合材料层300，芯片100的正面、散热片200的上表面以及散热片200的下表面从包封材料层500露出。
图6F和6H是对图5D所示的结构体进行包封而形成的包封结构体，在图6F所示的包封结构体中，散包封材料层500覆盖散热片200的除了芯片贴装区域以及凸出结构以外的部分的上表面、散热片200的下表面和粘合材料层300，芯片100的正面以及散热片200的凸出结构的上表面从包封材料层500的上表面露出，在图6E所示的包封结构体中，包封材料层500覆盖散热片200的除了芯片贴装区域以及凸出结构以外的部分的上表面和粘合材料层300，芯片100的正面、散热片200的凸出结构的上表面以及散热片200的下表面从包封材料层500露出。
接着，解除临时载板与芯片100的键合，或者去除临时载板和对临时载与芯片进行粘合的粘合材料。
临时载板400仅是在形成包封材料层500时对芯片100进行保护的临时保护材料，因此在形成包封材料层500之后，需要去除临时载板400。
可以通过施加外力，来解除临时载板与芯片100的键合，或者作为去除通过粘接材料粘接的临时载板的方法可以使用公知的方法，例如化学蚀刻，利用蚀刻装置并使用蚀刻液蚀刻去除临时载板和粘合材料，由此形成图6L所示的结构体，图6L是与图6B对应的包封结构体，在此省略图示与图6C以及图6H对应的包封结构体。
步骤S50，形成作为封装线路的导电材料层。
使用导电材料，并利用本领域公知的化学镀装置、电镀装置、丝网印刷装置或钢网印刷装置通过化学镀、电镀、丝网/钢网印刷等形成使芯片100的预定引脚与散热片200电连接的导电材料层600。
若是图6B以及图6C所示的结构体，即芯片100的正面从包封材料层500露出且散热片200的上表面被包封材料层500覆盖，则首先如图7所示，在通过步骤40形成的包封结构体上形成从包封材料层500的上表面贯通到散热片200的与芯片贴装区域210相连的部分的上表面的多个互连孔510，接着，利用本领域公知的化学镀装置、电镀装置、丝网印刷装置或钢网印刷装置通过化学镀、电镀、丝网/钢网印刷等在互连孔510内、包封材料层500以及芯片100的正面的规定部分形成导电材料层600。
关于互连孔的形成，可以利用激光装置、光刻装置或化学蚀刻装置，通过激光打孔、光刻或化学蚀刻等打孔中的一种或者几种，在通过步骤40形成的包封结构体上的规定位置形成多个互连孔510。
在利用激光装置进行激光打孔的情况下，将包封结构体以形成有芯片100的一侧朝上的方式固定于激光打孔机械的卡盘等固定装置上，并利用激光在包封结构体的规定位置形成到达散热片200的与芯片贴装区域相连的部分的上表面的多个互连孔510。
在化学蚀刻减薄的情况下，利用蚀刻装置并使用蚀刻液，在包封结构体的规定位置形成到达散热片200的与芯片贴装区域相连的部分的上表面的多个互连孔510。具体地说，作为蚀刻液主要成分为氢氧化钾，还可以含有其他的加速剂等化合物。将结构体浸泡在容置有上述的化学蚀刻液的蚀刻槽中，对包封结构体进行蚀刻，例如借助掩模进行蚀刻，由此在包封结构体的规定位置形成到达散热片200的与芯片贴装区域相连的部分的上表面的多个互连孔510。
接着，如图7B所示，在互连孔510内、包封材料层500以及芯片100的正面的规定部分形成导电材料层600。例如，利用掩模等，通过本领域公知的化学镀、电镀、丝网/钢网印刷等形成使芯片100的预定引脚与散热片200电连接的导电材料层600。
另外，也可以不利用掩模，先在互连孔510内以及整个包封材料层500的上表面都形成导电材料层，在将不需要的部分去除而形成导电材料层600。
若是图6D～6H所示的结构体，即芯片100的正面以及散热片200的要进行电连接的部分的上表面与包封材料层500的上表面都处于同一平面，则省略互连孔510的形成步骤，直接在散热片200、包封材料层500以及芯片100的表面的规定部分形成导电材料层600，使芯片100的预定引脚与散热片200电连接。
关于在散热片200、包封材料层500以及芯片100的正面的规定部分形成导电材料层600与上述相同，在此省略说明。
关于形成导电材料层的材料，能够列举铜、铝等导电金属材料，在此不特别限定。关于导电材料层600的厚度不特别限定，只要能够将对应的部分电连接的厚度即可，另外，由于芯片100的正面与包封材料层500的上表面处于同一平面，所以所形成的导电材料层600从芯片100的正面和包封材料层500的上表面凸出，即在芯片100的规定部分(例如引脚)原位生长出导电材料层600。俯视观察，该电材料层600只要将芯片100的规定部分(例如引脚)完全覆盖且连接到散热片200即可，可以根据使用条件设计为不同形成、不同尺寸，在此不特别限定。
步骤S60，制备封装线路保护层以及引脚焊盘。
如图8所示，封装线路保护层700形成在导电材料层600之上，保护导电材料层600免受外力等。封装线路保护层700能够采用公知的聚合物、无机绝缘材料等材料即可，在此不特别限定。
在图8中仅示出了与图7B所示的结构体相对应的封装体。
利用公知的传递模塑装置、压铸模塑装置、喷射模塑装置、真空覆膜装置等，在形成有导电材料层600的结构体固定于模塑装置的固定装置例如吸盘等上的状态下，从模塑装置的材料供给单元供给一定量的保护材料，对导电材料层600一侧进行覆盖，
在封装线路保护层700上形成引脚焊盘(未图示)，属于本领域公知常识，在此省略图示和说明。
S70，器件切割。
根据器件设计，将通过步骤S60获得的封装体切割为图9所示的单颗器件(未图示引脚焊盘)。
作为切割方法可以利用激光装置进行激光切割，将结构体固定于激光装置的卡盘上等，利用激光按照规定的轨迹对结构体进行切割，以获得根据电路设计的多个器件。
上述扇出型封装方法通过导电材料在芯片的规定部分例如引脚原位生长形成封装线路和封装线路保护层，形成使芯片的预定引脚与散热片电连接的封装线路，并且在芯片的规定部分例如引脚上直接形成尺寸远大于芯片引脚的封装线路焊盘，使引脚厚度大大增加，互连线短且有效导电面积大、可承载更大电流，互连可靠性高。另外，芯片产生的热可通过散热片、封装引脚焊盘从正面、背面、侧面同时散热，明显提高散热性能。还有，封装热阻小，可显著降低器件工作温度，提高封装器件可靠性，可提高器件工作功率并降低功耗，可以集成高功率密度芯片。还能够减小扇出型封装的尺寸和厚度，制造该扇出型封装方法的简单，能够降低成本，降低工艺难度。
可以通过各步骤的组合，制备出具有仅图1A～图1F中的任一种结构的封装，还可以制备出具有图1A～图1F中的两种以上结构的封装，在此不特别限定。
最后应说明的是：以上实施方式，仅为本公开的具体实施方式，用以说明本公开的技术方案，而非对其限制，本申请的保护范围并不局限于此，尽管参照前述实施方式对本申请进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，其依然可以对前述实施方式所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本申请实施例技术方案的精神和范围，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
工业实用性
本申请涉及芯片封装领域，能够实现散热性好、可提高器件工作功率并降低功耗、适用于高功率密度芯片的扇出型封装以及扇出型封装的制备方法。

Claims (19)

1.一种扇出型封装，具有一颗或两颗以上相同或不同功能的芯片、粘合材料层、散热片、包封材料层、封装线路以及对所述封装线路进行保护的封装线路保护层；
所述芯片的背面通过所述粘合材料层贴装于所述散热片的芯片贴装区域；
在所述芯片的正面覆盖临时保护材料；
所述包封材料层通过包封材料流入并填充所述临时保护材料与所述散热片之间的间隙和/或覆盖所述散热片的与贴装有所述芯片的一侧相反的一侧，然后去除所述临时保护材料而形成，由此所述包封材料层覆盖所述芯片、所述粘合材料层和所述散热片；
所述封装线路是在所述芯片的正面、所述包封材料以及所述散热片上生长而成的。
2.根据权利要求1所述的扇出型封装，其中，
所述散热片具有在所述扇出型封装的厚度方向上镂空的镂空孔，是供构成所述包封材料层的包封材料流动的通道。
3.根据权利要求1或2所述的扇出型封装，其中，
在所述扇出型封装的厚度方向上，所述芯片贴装区域的表面与所述散热片的其他区域处同一水平面。
4.根据权利要求1或2所述的扇出型封装，其中，
在所述扇出型封装的厚度方向上，所述芯片贴装区域的表面高于所述散热片的其他区域的表面。
5.根据权利要求1或2所述的扇出型封装，其中，
在所述扇出型封装的厚度方向上，所述芯片贴装区域的表面低于所述散热片的其他区域的表面。
6.根据权利要求5所述的扇出型封装，其中，
在所述散热片上设置有凸出结构，在所述扇出型封装的厚度方向上，所述凸出结构的表面高于所述芯片贴装区域的表面。
7.根据权利要求1至4中任一项所述的扇出型封装，其中，
在所述扇出型封装的厚度方向上，所述芯片的正面高于所述散热片的除了所述芯片贴装区域以外的部分，所述芯片的正面以与所述包封材料层的上表面处于同一平面的方式从所述包封材料层露出。
8.根据权利要求6所述的扇出型封装，其中，
在所述扇出型封装的厚度方向上，所述芯片的正面与所述散热片的凸出结构的上表面处于同一平面，所述芯片的正面以及所述散热片的凸出结构的上表面以与所述包封材料层的上表面处于同一平面的方式从所述包封材料层露出，
所述封装线路直接在所述芯片的正面、所述包封材料层的上表面以及所述散热片的凸出结构的上表面生长而成。
9.根据权利要求7所述的扇出型封装，其中，
在所述包封材料层形成有在所述厚度方向上从所述包封材料层的上表面垂直贯通到所述散热片的与所述芯片贴装区域相连的部分的上表面的通孔，所述通孔成为供形成所述封装线路的导电材料流动的通道。
10.根据权利要求1至9中任一项所述的扇出型封装，其中，
所述临时保护材料由可剥离胶和临时载片构成。
11.根据权利要求1至10中任一项所述的扇出型封装，其中，
所述散热片的两个面贴有芯片。
12.根据权利要求1至11中任一项所述的扇出型封装，其中，
所述粘合材料为导电材料。
13.根据权利要求1至11中任一项所述的扇出型封装，其中，
所述粘合材料为绝缘材料。
14.根据权利要求1至13中任一项所述的扇出型封装，其中，
所述粘合材料具有导热性。
15.一种扇出型封装的制备方法，其中，包括：
芯片制备步骤，制备功能相同或不同的多颗芯片；
散热片制备步骤，在散热片上形成贴装所述芯片的芯片贴装区域以及在所述散热片的厚度方向上镂空的镂空孔；
芯片贴装步骤，用粘合材料将所述芯片的背面贴装到所述散热片的所述芯片贴装区域；
包封步骤，利用临时保护材料固定所述芯片的正面，使包封材料流入并填充所述临时保护材料与所述散热片之间的间隙和/或覆盖所述散热片的与贴装有所述芯片的一侧相反的一侧，去除所述临时保护材料，由此形成覆盖所述芯片、所述散热片以及所述粘合材料的包封材料层；
封装线路制备步骤，使导电材料在所述芯片的正面、所述散热片以及所述包封材料上生长形成封装线路层；
封装线路保护层以及焊盘制备步骤，在所述封装线路上生成保护所述封装线路的封装线路保护层，在所述封装线路保护层上形成封装焊盘；以及
器件切割步骤，切割形成单颗封装器件。
16.根据权利要求15所述的扇出型封装的制备方法，其中，
在扇出型封装的厚度方向上，通过所述贴装步骤贴装于所述芯片贴装区域的所述芯片的正面高于所述散热片的除了所述芯片贴装区域以外的部分的上表面，
在通过所述包封步骤而形成的包封结构体中，所述芯片的正面以与所述包封材料层的上表面处于同一平面的方式从所述包封材料层露出，所述散热片的除了所述芯片贴装区域以外的部分的上表面被所述包封材料层覆盖，
在所述封装线路制备步骤中，在所述包封材料层形成在所述厚度方向上从所述包封材料层的上表面垂直贯通到所述散热片的与所述芯片贴装区域相连的部分的上表面的通孔，形成所述封装线路的导电材料在所述通孔中流动到达所述散热片的与所述芯片贴装区域相连的部分的上表面。
17.根据权利要求15所述的扇出型封装的制备方法，其中，
在所述散热片制备步骤中，在所述散热片上形成凸出结构，在所述扇出型封装的厚度方向上，所述凸出结构的表面高于所述芯片贴装区域的表面，
在所述扇出型封装的厚度方向上，通过所述贴装步骤贴装于所述芯片贴装区域的所述芯片的正面与所述散热片的凸出结构的上表面处于同一平面，
在通过所述包封步骤而形成的包封结构体中，所述芯片的正面以与所述包封材料层的上表面处于同一平面的方式从所述包封材料层露出，所述散热片的凸出结构的上表面以与所述包封材料层的上表面处于同一平面的方式从所述包封材料层露出，
在所述封装线路制备步骤中，直接在所述芯片的正面、从所述包封材料层露出的所述散热片的凸出结构以及所述包封材料层上生长而形成所述封装线路。
18.根据权利要求15所述的扇出型封装的制备方法，其中，
在所述散热片制备步骤中，在所述厚度方向上，所述散热片的所述芯片贴片区域的厚度被减薄，使得所述芯片贴片区域低于所述散热片的其他部分的上表面。
19.根据权利要求15至18中任一项所述的扇出型封装的制备方法，其中，
在所述包封步骤中，所述临时保护材料为临时载板，所述芯片的正面与所述临时载板通过键合而固定。
CN202180002077.0A 2021-07-28 2021-07-28 扇出型封装及扇出型封装的制备方法 Pending CN113785393A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/108981 WO2023004634A1 (zh) 2021-07-28 2021-07-28 扇出型封装及扇出型封装的制备方法

Publications (1)

Publication Number Publication Date
CN113785393A true CN113785393A (zh) 2021-12-10

Family

ID=78873912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180002077.0A Pending CN113785393A (zh) 2021-07-28 2021-07-28 扇出型封装及扇出型封装的制备方法

Country Status (3)

Country Link
US (1) US20230245944A1 (zh)
CN (1) CN113785393A (zh)
WO (1) WO2023004634A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115910821A (zh) * 2023-03-10 2023-04-04 广东省科学院半导体研究所 芯片粒精细互连封装结构及其制备方法
WO2024041105A1 (zh) * 2022-08-22 2024-02-29 荣耀终端有限公司 Mosfet封装结构及其制作方法、电路板组件、电子设备

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515356B1 (en) * 1999-05-07 2003-02-04 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US20090230527A1 (en) * 2008-03-13 2009-09-17 Geng-Shin Shen Multi-chips package structure and the method thereof
US20110037165A1 (en) * 2009-08-14 2011-02-17 Stats Chippac, Ltd. Semiconductor Device and Method of Mounting Semiconductor Die to Heat Spreader on Temporary Carrier and Forming Polymer Layer and Conductive Layer Over the Die
US20110156236A1 (en) * 2009-12-30 2011-06-30 Stmicroelectronics Asia Pacific Pte Ltd. Thermally enhanced expanded wafer level package ball grid array structure and method of making the same
US20110298110A1 (en) * 2010-06-04 2011-12-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermally Conductive Layer Between Semiconductor Die and Build-Up Interconnect Structure
JP2012104606A (ja) * 2010-11-09 2012-05-31 Denso Corp 電子装置およびその製造方法
JP2016032074A (ja) * 2014-07-30 2016-03-07 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
CN107564872A (zh) * 2017-08-25 2018-01-09 广东工业大学 一种具备高散热扇出型封装结构的芯片及其制作方法
CN110648924A (zh) * 2019-09-04 2020-01-03 广东芯华微电子技术有限公司 大板扇出型芯片封装结构及其制作方法
CN110729258A (zh) * 2019-03-11 2020-01-24 Pep创新私人有限公司 芯片封装方法及芯片结构
CN111029332A (zh) * 2019-12-27 2020-04-17 广东佛智芯微电子技术研究有限公司 具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法
CN111180426A (zh) * 2019-12-31 2020-05-19 江苏长电科技股份有限公司 一种带石墨烯层散热的封装结构及其制造方法
US20210091008A1 (en) * 2019-09-20 2021-03-25 Nepes Co., Ltd. Semiconductor package and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004786B2 (en) * 2019-03-15 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US11171127B2 (en) * 2019-08-02 2021-11-09 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing semiconductor device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515356B1 (en) * 1999-05-07 2003-02-04 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US20090230527A1 (en) * 2008-03-13 2009-09-17 Geng-Shin Shen Multi-chips package structure and the method thereof
US20110037165A1 (en) * 2009-08-14 2011-02-17 Stats Chippac, Ltd. Semiconductor Device and Method of Mounting Semiconductor Die to Heat Spreader on Temporary Carrier and Forming Polymer Layer and Conductive Layer Over the Die
US20110156236A1 (en) * 2009-12-30 2011-06-30 Stmicroelectronics Asia Pacific Pte Ltd. Thermally enhanced expanded wafer level package ball grid array structure and method of making the same
US20110298110A1 (en) * 2010-06-04 2011-12-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermally Conductive Layer Between Semiconductor Die and Build-Up Interconnect Structure
JP2012104606A (ja) * 2010-11-09 2012-05-31 Denso Corp 電子装置およびその製造方法
JP2016032074A (ja) * 2014-07-30 2016-03-07 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
CN107564872A (zh) * 2017-08-25 2018-01-09 广东工业大学 一种具备高散热扇出型封装结构的芯片及其制作方法
CN110729258A (zh) * 2019-03-11 2020-01-24 Pep创新私人有限公司 芯片封装方法及芯片结构
CN110648924A (zh) * 2019-09-04 2020-01-03 广东芯华微电子技术有限公司 大板扇出型芯片封装结构及其制作方法
US20210091008A1 (en) * 2019-09-20 2021-03-25 Nepes Co., Ltd. Semiconductor package and manufacturing method thereof
CN111029332A (zh) * 2019-12-27 2020-04-17 广东佛智芯微电子技术研究有限公司 具有高散热和电磁屏蔽性的扇出型封装结构及其制备方法
CN111180426A (zh) * 2019-12-31 2020-05-19 江苏长电科技股份有限公司 一种带石墨烯层散热的封装结构及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024041105A1 (zh) * 2022-08-22 2024-02-29 荣耀终端有限公司 Mosfet封装结构及其制作方法、电路板组件、电子设备
CN117672977A (zh) * 2022-08-22 2024-03-08 荣耀终端有限公司 Mosfet封装结构及其制作方法、电路板组件、电子设备
CN115910821A (zh) * 2023-03-10 2023-04-04 广东省科学院半导体研究所 芯片粒精细互连封装结构及其制备方法

Also Published As

Publication number Publication date
US20230245944A1 (en) 2023-08-03
WO2023004634A1 (zh) 2023-02-02

Similar Documents

Publication Publication Date Title
US6730533B2 (en) Plastic packaging of LED arrays
US9123869B2 (en) Semiconductor device with a light emitting semiconductor die
CN107622983B (zh) 半导体封装装置及其制造方法
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
US7566591B2 (en) Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
KR100407595B1 (ko) 반도체 장치 및 그 제조 방법
KR101493866B1 (ko) 전력 소자 패키지 및 그 제조 방법
US20120021541A1 (en) Light emitting device and method of fabricating the same
US20050056916A1 (en) Circuit device and manufacturing method of circuit device
US20050116335A1 (en) Semiconductor package with heat spreader
US20170236772A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR20180016307A (ko) 다이 부착 방법 및 그러한 방법에 기초하여 제조된 반도체 디바이스
CN113785393A (zh) 扇出型封装及扇出型封装的制备方法
CN109727928B (zh) 具有电磁干扰屏蔽的半导体封装结构及制造方法
US7279355B2 (en) Method for fabricating a packaging device for semiconductor die and semiconductor device incorporating same
CN116798993A (zh) 封装结构及其形成方法
US7256486B2 (en) Packaging device for semiconductor die, semiconductor device incorporating same and method of making same
CN116646259A (zh) 封装结构及封装方法
JP3691335B2 (ja) 回路装置の製造方法
JP3634709B2 (ja) 半導体モジュール
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
CN107452635B (zh) 半导体装置封装和其制造方法
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构
JP3639495B2 (ja) 回路装置の製造方法
CN110783211B (zh) 芯片组件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination