CN112670252A - 具有分离的衬底区段的封装体 - Google Patents

具有分离的衬底区段的封装体 Download PDF

Info

Publication number
CN112670252A
CN112670252A CN202011106277.4A CN202011106277A CN112670252A CN 112670252 A CN112670252 A CN 112670252A CN 202011106277 A CN202011106277 A CN 202011106277A CN 112670252 A CN112670252 A CN 112670252A
Authority
CN
China
Prior art keywords
substrate
recess
package
electronic component
encapsulant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011106277.4A
Other languages
English (en)
Inventor
F·辛格
M·格鲁贝尔
T·迈尔
T·沙夫
P·施特罗贝尔
S·韦策尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN112670252A publication Critical patent/CN112670252A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种封装体(100)，包括：具有位于前侧(106)上的至少一个第一凹部(104)和位于背侧(110)上的至少一个第二凹部(108)的衬底(102)，其中，所述衬底(102)通过所述至少一个第一凹部(104)和所述至少一个第二凹部(108)被分离成多个分离的衬底区段(112)；安装在所述衬底(102)的前侧(106)上的电子构件(114)；以及填充所述至少一个第一凹部(104)的至少一部分和所述至少一个第二凹部(108)的至少一部分的单个包封物(124)，其中，所述包封物(124)沿着所述至少一个衬底区段(112)的垂直延伸尺度(D)的至少一部分周向地完全包围所述衬底区段(112)中的至少一个的侧壁(150)，而沿着所述包封物(124)包围所述至少一个衬底区段(112)所对应的整个垂直延伸尺度(d)不被所述至少一个衬底区段(112)中断。

Description

具有分离的衬底区段的封装体
技术领域
本发明涉及一种封装体和一种制造封装体的方法。
背景技术
封装体可以包括安装在引线框架上的电子构件，例如半导体芯片。封装体可以实施为安装在引线框架上的被包封的电子构件，该引线框架具有延伸出包封物并与电子外围设备耦合的电连接结构。
发明内容
可能需要以低努力来制造封装体。
根据一个示例性实施例，提供了一种封装体，包括：具有位于前侧上的至少一个第一凹部和位于背侧上的至少一个第二凹部的衬底，其中，所述衬底通过所述至少一个第一凹部和所述至少一个第二凹部被分离成多个分离的衬底区段；安装在所述衬底的前侧上的电子构件；以及填充所述至少一个第一凹部的至少一部分和所述至少一个第二凹部的至少一部分的单个包封物，其中，所述包封物沿着所述至少一个衬底区段的垂直延伸尺度的至少一部分(特别是整个)周向地完全包围所述衬底区段中的至少一个的侧壁，而沿着所述包封物包围所述至少一个衬底区段所对应的整个垂直延伸尺度不被所述至少一个衬底区段中断(特别是使得包封物阻止到所述至少一个衬底区段的侧向电通路)。
根据另一个示例性实施例，提供了一种制造封装体的方法，其中，所述方法包括将载体安装在衬底上和/或上方，将至少一个第一凹部形成在所述衬底的前侧上，以及将至少一个第二凹部形成在所述衬底的背侧上(特别是与所述至少一个第一凹部连接，从而形成通孔)，使得所述衬底通过所述至少一个第一凹部和所述至少一个第二凹部被分离成多个分离的衬底区段，并且使得分离的衬底区段由载体至少暂时地保持在一起。
根据一个示例性实施例，提供了一种封装体，其中，前侧的第一凹部和背侧的第二凹部协作以便在可以用于机械地支撑和/或电连接一个或多个电子构件的衬底中形成开口。由此，形成分离的导电衬底区段，其可以例如连接到电子构件和/或与封装体的外围电子环境连接，以便在封装体内建立适当的电连接。例如，不同侧向和/或垂直尺寸和/或位置的第一和第二凹部可以在功能上协作，以便形成再分布结构等。所描述的制造过程与同时多个封装体的批量制造很好地兼容，从而促进了工业规模的高产量。同时，所制造的封装体展现出适当的电可靠性和机械可靠性。有利地，单个包封物可足以包封封装体的构成部分，并且还有助于将构成部分和准备制造的封装体保持在一起。特别地，这种包封物可以侧向地完全周向地包围衬底区段的至少一部分，以支持封装体的机械完整性。还可能有利的是，使用临时(即不形成准备制造的封装体的一部分)或永久性(即形成准备制造的封装体的一部分)载体来将分离的衬底区段保持在一起，所述分离的衬底区段可以通过形成从前侧和背侧协作以分离衬底的所述凹部将先前整体的衬底分离来创建。
在示例性实施例的一个方面中，封装体可仅包括单个包封物(例如单个模制构件)。所述共同包封物可以部分或完全地填充一个或多个第一凹部，并且可以部分或完全地填充一个或多个第二凹部。由于仅提供单个包封物，单个包封过程就足够了，这显著简化了制造过程。此外，这可以允许保持封装体内的材料接合的数量较小，这进一步提高了粘附性能，从而提高了机械性能。
在示例性实施例的另一方面中，封装体可以使用载体来制造，所述载体在制造过程的至少一部分期间临时地或永久地将所提到的分离的衬底区段保持在一起。通过将衬底与这种载体连接，例如可以将衬底分离成所述单独衬底区段而不会失去机械完整性。例如，载体与衬底的连接可以在于衬底的前侧和背侧中的一个上形成一个或多个凹部之后、但在于衬底的相应的另一侧上形成另外的凹部之前完成。因此，在通过前侧和背侧加工形成通孔期间，衬底可以通过连接的载体机械地稳定。因此，可以确保封装体的构成部分的高空间精度，这可以改善封装体的机械完整性和电性能。
其它示例性实施例的描述
在下面，将解释方法和封装体的其它示例性实施例。
在本申请的上下文中，术语“封装体”可以特别地表示可以包括例如安装在衬底上并且可选地使用包封物封装的一个或多个电子构件的电子装置。进一步可选地，可以在封装体中实施一个或多个导电接触元件(例如接合导线或夹)，例如用于将电子构件与衬底电耦合。
在本申请的上下文中，术语“衬底”可以特别地表示支撑结构(优选地但不一定是导电的)，其用作对一个或多个电子构件的机械支撑，并且其还可以有助于电子构件与封装体的外围设备之间的电连接。换句话说，衬底可以实现机械支撑功能和电连接功能。
在本申请的上下文中，术语“电子构件”可以特别地包括半导体芯片(特别是功率半导体芯片)、有源电子装置(例如晶体管)、无源电子装置(例如电容或电感或欧姆电阻)、传感器(例如麦克风、光传感器或气体传感器)、执行器(例如扬声器)和微机电系统(MEMS)。特别地，电子构件可以是在其表面部分中具有至少一个集成电路元件(例如二极管或晶体管)的半导体芯片。电子构件可以是裸露的裸片，或者可以已经被封装或包封。
在本申请的上下文中，术语“凹部”可以特别地表示从例如板状衬底的相应主表面延伸到衬底的材料中的开口、凹口或盲孔。例如，一个或多个第一凹部可以从第一主表面的前侧延伸到例如板状衬底中，而一个或多个第二凹部可以从背侧或相反的第二主表面延伸到例如板状衬底中。例如，从前侧延伸到衬底中的相应的第一凹部和从背侧延伸到衬底中的对应的第二凹部可以组合，以便形成延伸穿过整个例如板状衬底的通孔。例如，凹部可以通过蚀刻、机械钻孔或激光钻孔，即通过去除衬底的材料来形成。
在本申请的上下文中，术语“衬底区段”可以特别表示形成衬底的初始整体结构体的单独岛状和(机械和/或电)未连接的部分。因此，衬底区段可以是衬底体的物理上分离且相互间隔开的区段。
在本申请的上下文中，术语“包封物”可以特别地表示包围(例如气密地包围)电子构件和可选地衬底的一部分的基本上电绝缘的并且优选地导热的材料，以在操作期间提供机械保护、电绝缘和可选地有助于热量去除。这种包封物可以是例如模制化合物。当通过模制包封时，例如，可以执行注射模制或传递模制。
一个示例性实施例的要点是提供一种面板级封装概念，其中，电子构件(特别是实施为半导体裸片)被放置在带有面向电子构件的第一凹部或腔的半蚀刻的引线框架状衬底体上。然后，衬底可以在组装电子构件之后从背侧进行加工(特别是蚀刻)。电子构件可以可选地通过一层或多层可以是牺牲的(即可以随后移除的)保护层来保护以免受蚀刻剂的影响。可以通过用于形成前侧的第一凹部和背侧的第二凹部的协作的材料去除工艺将衬底单个化分割成分离的衬底区段。由此创建的引线框架状衬底区段可以通过连接结构(例如裸片互连/组装层)保持在位。所得到的衬底区段(其也可以表示为引线框架结构)可以具有一个或多个底切结构(由协作的第一和第二凹部形成)，以增加爬电距离，重新路由并完成模制锁定。
在一个实施例中，衬底区段是蚀刻结构，即通过前侧蚀刻以形成一个或多个第一凹部并通过背侧蚀刻以形成一个或多个第二凹部来形成。相应地，所述方法可以包括通过蚀刻形成至少一个第一凹部和至少一个第二凹部中的至少一个。本领域技术人员将理解，通过蚀刻创建的衬底区段的形状与通过诸如锯切的其它制造过程形成的那些衬底区段的形状显著不同。然而，在其它实施例中，第一凹部和第二凹部也可以通过另一种过程形成，例如通过用于创建激光加工的结构的激光切割或通过添加加工来形成。附加性地或替代性地，也可以通过添加剂金属沉积、通过压印、通过热压、通过铣削以及通过侵蚀来形成所述结构。此外，也可以进行喷砂和激光烧蚀以形成所述结构。
在一个实施例中，衬底区段中的至少一个由包封物完全周向地包围。还可能的是，具有由包封物完全周向地包围的侧壁的所述至少一个衬底区段的垂直端面电连接到电子构件。附加性地或替代性地，还可能的是，所述被周向包封的衬底区段的垂直端面相对于包封物暴露。因此，被完全包封的衬底区段仍然可以在其顶端和/或其底端实现电功能。
在一个实施例中，衬底区段中的至少一些是引线结构。因此，在封装体的操作期间，所述衬底区段可以用于传导电流。
在一个实施例中，所述至少一个第一凹部和所述至少一个第二凹部形成延伸穿过所述衬底的至少一个通孔。当一个或多个第一凹部中的一个和一个或多个第二凹部中的对应一个一起形成延伸穿过(例如板状)衬底的整个厚度的通孔时，这些凹部可以将先前整体的衬底体期望地分离成多个单独的衬底区段。此外，这种延伸穿过衬底体的一个或多个通孔还可以促进包封物的仍可流动的液体或粘性前体通过一个或多个通孔流动，从而进入封装体的间隙。此后，包封物材料可以通过固化而硬化，并且可以例如至少部分地保留在凹部内。
在一个实施例中，所述至少一个第一凹部与所述至少一个第二凹部具有不同的、特别是较小的侧向延伸尺度。当第一凹部具有较小的侧向宽度(即在垂直于板状衬底的垂直厚度方向的平面中具有较小尺寸)时，衬底区段可以提供电再分布功能。这意味着它们可以建立用于在半导体世界的小尺寸(例如电子构件的焊盘的尺寸和距离)与封装体可以安装到的安装基座(例如印刷电路板、PCB)的较大尺寸之间转换的变换功能。
在一个实施例中，所述至少一个第一凹部和所述至少一个第二凹部在背侧形成衬底的至少一个底切结构。形成这种底切结构可以增加以不期望的方式从封装体的外部流动到封装体的内部的电子构件、优选地被包封的电子构件的爬电电流的长度。描述性地说，这种底切结构可以为这种不期望的爬电电流建立复杂且长的轨迹，因此可以高效地抑制延伸到封装体的外部中的爬电电流。此外，这样的一个或多个底切结构还可以促进包封物与衬底区段之间的适当互锁。
在一个实施例中，封装体包括将电子构件与衬底区段的至少一部分连接并且将衬底区段保持在一起的连接结构。相应地，所述方法可以包括通过将衬底区段的至少一部分保持在一起并且形成准备制造的封装体的一部分的连接结构将电子构件与衬底连接。在本申请的上下文中，术语“连接结构”可以特别表示将电子构件和多个衬底区段保持在一起的物理体或材料。换句话说，在没有连接结构的情况下，连接体和电子构件可以在包封之前未连接。特别地，连接结构可以是除包封物提供的结构。因此，将特别是本是单独的衬底区段保持在一起的连接体的连接功能可能在包封衬底和电子构件、即在制造封装体期间确保衬底区段和电子构件的正确连接之前已经起作用。因此，为了将电功能性与适当的机械完整性相结合，甚至在包封封装体之前，也可以通过将所述衬底区段与电子构件连接的连接结构将单独的衬底区段保持在一起。通过采取该措施，也可以在制造过程的早期阶段就确保封装体的各个构成部分的空间精度。
在一个实施例中，连接结构包括构件附连结构，其特别是包括焊接结构和底部填充物中的至少一个，通过所述构件附连结构，电子构件附连到衬底的前侧。因此，可以通过将电子构件安装并连接在衬底上的材料来建立分离的衬底区段的整体连接。例如，这种材料可以是焊接材料，通过所述焊接材料，例如电子构件的多个焊盘与不同的衬底区段焊接连接。
附加性地或替代性地，连接结构可以由底部填充物形成，所述底部填充物可提供到电子构件的面对电子构件所安装到的衬底的底部表面上。这种底部填充物也可以有助于单独的衬底区段的连接。因此，连接结构的材料可以是导电的(例如可以由多个分离的焊料点提供)和/或可以是电绝缘的(例如电介质底部填充物)。
在一个实施例中，连接结构包括将电子构件的上主表面与衬底的前侧连接的夹。因此，连接结构可以是将电子构件的上主表面(即电子构件的背向衬底的主表面)上的焊盘与衬底的安装有电子构件的衬底的主表面电连接的夹。因此，这样的夹可以实现双重功能，即将电子构件与衬底电连接，并且与电子构件协作地另外将单独的衬底区段保持在一起。
在一个实施例中，至少一个接合导线(将电子构件的上主表面与衬底的前侧连接)也可有助于或形成连接结构。例如，这样的接合导线可以具有圆形的横截面或可以具有扁平横截面(从而可以将其称为接合带)。甚至通过接合导线，不仅可以将电子构件与衬底电连接，而且这种一个或多个接合导线还可以在电子构件与多个衬底区段之间建立连接之外，从而可以将衬底区段保持在一起。
在一个实施例中，衬底区段中的至少一部分在前侧与在背侧相比具有不同的、特别是较小的侧向延伸尺度。特别地，衬底区段可以由此形成再分布结构。由于第一凹部与第二凹部相比具有不同尺寸和/或位置，由第一凹部和第二凹部界定的各个单独的衬底区段也可以在衬底的衬底结构的前侧和背侧具有不同的尺寸和/或位置。例如，与前侧相比，衬底区段在背侧上可以具有更大的尺寸。因此，各个单独的衬底区段可以具有再分布功能。
在一个实施例中，不同的衬底区段具有不同的垂直延伸尺度。通过具有不同的垂直延伸尺度，可以进一步配置单独的衬底区段，以便细化相应被分离的衬底的电功能。例如，衬底区段中的一些可以比衬底区段中的其它衬底区段以更大的垂直尺寸延伸。
在一个实施例中，封装体包括安装在衬底的前侧上的至少一个另外的电子构件。例如，电子构件和至少一个另外的电子构件可以并排布置在衬底区段上，或者可以垂直地彼此叠置在衬底区段上方。例如，第一电子构件和第二电子构件可以并列布置在例如板状衬底的相同垂直高度上。通过提供多个电子构件，可以进一步细化封装体的电子功能。在水平面上的一种特定的节省空间的配置中，替代性地可以垂直地叠置第一电子构件和第二电子构件。特别地，电子构件中的一个的侧向或水平延伸尺度可以大于另一个电子构件的侧向或水平延伸尺度，使得较大的电子构件可以跨越并覆盖整个第一电子构件。这可以为较小的电子构件提供机械保护功能。
在一个实施例中，衬底是导电的。更具体地，封装体的衬底可以是图案化的金属板。所述金属板可以是平面的。相应地，各个衬底区段可以是共面的，即可以全部位于由先前平坦的金属板限定的公共平面内。在制造过程开始时，衬底可以是连续的平面金属板，然后将其从前侧和背侧进行蚀刻以形成凹部。通过由金属材料制成衬底，它可以提供适当的导电性。可以以节省空间的方式在垂直方向上将衬底配置为金属板、特别是平面金属板，通过上述凹部将衬底图案化为单独的衬底区段。因此，可以创建紧凑的封装体。
在另一个实施例中，衬底包括由在两个相反的主表面上通过相应的导电层(例如铜层或铝层，其中，所述相应的导电层可以是连续的或图案化的层)覆盖中央电绝缘和导热层(例如陶瓷层)组成的叠置结构。特别地，所述衬底可以被实施为直接铜接合(DCB)衬底或直接铝接合(DAB)衬底。
在一个实施例中，所述封装体包括包封衬底的仅一部分和电子构件的至少一部分的包封物、特别是模制化合物。即使在包封之前通过载体或连接结构临时或永久地连接衬底区段之后，提供包封物也可以促进将封装体的各个构成部分长期地胶合在位。
在一个实施例中，电子构件的一部分相对包封物暴露。就在封装体的操作期间从表面暴露的电子构件的热量去除方面而言，这可能是有利的。
在一个实施例中，封装体仅包括单个包封物。当仅使用单个包封工艺时，可以实现封装体的高效和快速制造。
在一个实施例中，衬底还包括至少一个至少部分地填充有包封物的材料的锁定凹部，从而将包封物与衬底锁定。通过除了第一和第二凹部之外还形成一个或多个锁定凹部，包封物的仍可流动的前体(例如固化之前的模制材料)可以流入到一个或多个锁定凹部中，从而在包封材料与衬底之间建立适当的相互锁定。例如，这样的锁定凹部可以是盲孔或通孔，其部分或完全延伸穿过衬底，并且优选地被配置成除了第一凹部和第二凹部的分离功能之外不分离衬底。
在一个实施例中，所述方法包括将电子构件安装在衬底的前侧上。特别地，可以使用由电子构件和与电子构件连接的临时载体构成的配置作为载体。替代性地，也可以使用电子构件作为永久载体。
在一个实施例中，所述方法包括在形成所述至少一个第一凹部和所述至少一个第二凹部中的至少一个之前、特别是在形成所述至少一个第一凹部之后、但在形成所述至少一个第二凹部之前，安装载体。因此，载体可以在初始为整体的衬底被分离成隔立的岛状衬底区段时机械支撑该衬底。
在一个实施例中，所述方法包括在完成所述至少一个第一凹部和所述至少一个第二凹部的形成之后、但在完成封装体的制造之前移除载体。因此，载体可以是不形成准备制造的封装体的一部分的临时载体。
在一个实施例中，所述方法包括将载体安装在衬底的前侧处，所述衬底在该时间点可能已经包括前侧上的一个或多个第一凹部。这特别适合于随后在衬底的背侧处形成一个或多个第二凹部，从而分离衬底。衬底区段可以由载体暂时或永久地保持在一起。
在一个实施例中，所述方法包括安装载体以基本上在衬底的整个延伸尺度上延伸。因此，单个载体本体可以用于将通过形成上述凹部被分离的多个衬底区段保持在一起。这简化了制造方法。
在一个实施例中，所述方法包括用保护结构至少部分地填充所述至少一个第一凹部中的至少一个，所述保护结构用于在特别是通过蚀刻形成所述至少一个第二凹部期间来保护电子构件。通过用保护结构(其也可以表示为牺牲结构)临时填充第一凹部和/或第二凹部，可以确保在制造期间可以可靠地防止材料流入到封装体的非期望的部分中。例如，在形成第二凹部期间(例如通过湿蚀刻)，第一凹部可以填充有所述保护结构，以便避免加工流体(例如湿蚀刻剂)流过当前形成的第二凹部和先前形成的第一凹部到衬底的前侧并且直到敏感的电子构件。在已完成第二凹部的形成之后，可以从第一凹部移除保护结构，以便在衬底中建立通孔，从而将衬底分离成单独的衬底区段。例如在模制期间，也可以将这种保护材料临时放置在第二凹部内，以防止模制化合物在制造期间非期望地流入到封装体的特定部分中。
在一个实施例中，所述方法包括在形成所述至少一个第二凹部之后移除保护结构。因此，保护结构可以是临时性性质的，即可以在完成封装体的制造之前移除，因此可以不形成准备制造的封装体的一部分。
在一个实施例中，所述方法包括在将电子构件安装在衬底的前侧上之前形成所述至少一个第一凹部、特别是形成为至少一个盲孔。因此，第一凹部可以在组装电子构件之前就已经创建，使得可以可靠地防止敏感的电子构件(例如微小的半导体芯片)在例如通过湿蚀刻产生第一凹部期间被损坏。
在一个实施例中，所述方法包括在将电子构件安装在衬底的前侧上之后形成所述至少一个第二凹部。当在将一个或多个电子构件组装在带有已经创建的第一凹部的衬底的前侧上之后形成第二凹部时，电子构件可以有助于在背侧蚀刻以形成第二凹部之后将衬底区段保持在一起。因此，由于可以在整体衬底体上进行组装过程，因此可以简化组装过程。
在一个实施例中，所述方法包括：将电子构件的上主表面安装在临时载体上；然后，通过包封物包封电子构件的至少一部分和衬底的仅一部分；以及然后，将所述临时载体从电子构件移除。例如，这种临时载体可以是带有粘合表面的支撑层。替代性地，这种临时载体可以例如是在生产期间压在封装体的相应配对物上的粘合玻璃板或金属板(例如铝板)。在所描述的实施例中，临时载体可以临时附连到一个或多个电子构件，并且可以在完成一个或多个封装体的形成之后移除。
在另一个实施例中，所述方法包括：将衬底的背侧安装在临时载体上；然后，通过包封物来包封电子构件的至少一部分和衬底的仅一部分；以及然后，从衬底移除临时载体。在所述替代性的实施例中，临时载体可以临时连接到衬底，并且可以在完成一个或多个封装体的制造之前移除。
在一个实施例中，所述方法包括通过从衬底的背侧压缩模制用模制型包封物包封电子构件的至少一部分和衬底的仅一部分。通过压缩模制，可以从衬底的与一个或多个电子构件相反的一侧供给包封物的模制材料。
在一个实施例中，所述方法包括通过衬底的由所述至少一个第一凹部和所述至少一个第二凹部形成的至少一个通孔将包封物材料引导到电子构件。然后，衬底中的限定各种衬底区段的通孔和/或延伸穿过衬底的一个或多个通孔可以用于将模制材料也引导到衬底上安装有一个或多个电子构件的一侧。这样，包围电子构件的间隙可以用包封物材料填充。
在一个实施例中，所述方法包括使用共同的衬底同时制造多个封装体，随后分离封装体。因此，所述制造工艺可以作为在面板级上生产多个封装体的批量工艺来执行。这可以提高制造过程的产量，并且可以使封装体能够以工业规模制造。
在一个实施例中，所述方法包括：使用共同的包封物同时包封所述封装体的共同衬底的一部分和多个电子构件的至少一部分，并且在分离封装体时仅切割通过所述包封物的材料，而不切割通过所述衬底的材料。通过仅移除包封物的材料而不移除衬底的材料来单个化分割包括多个仍整体连接的封装体的面板级本体，可以显著简化单个化分割过程。例如，切割通过模模制化合物比切割通衬底的金属材料容易得多。因此，可以显著提高制造电子封装体的效率。
在一个实施例中，所述方法包括用模制型包封物包封电子构件和衬底，然后，特别是通过湿式喷砂或磨削，暴露衬底的背侧的至少一部分。通过在包封之后暴露衬底的一部分，可以确保所获得的封装体可以与封装体的外围电子设备连接。例如，可以通过在包封的电子构件与安装体(例如印刷电路板)之间建立导电连接来将电子封装体安装在安装体上。例如，这可以通过经由衬底的暴露的表面部分将封装体焊接在安装体上来完成。
在一个实施例中，电子构件通过由钎焊结构、烧结结构、熔接结构和胶合结构组成的组中的至少一种安装在衬底上。但是，其它连接方法也是可能的。
在一个实施例中，衬底被配置为用于机械地支撑所安装的电子构件和/或用于电接触所安装的电子构件的块状结构。因此，衬底可以实现双重功能。一方面，衬底可以支撑电子构件(例如在裸片焊盘上)，另外，衬底还可以将所安装的电子构件(例如经由诸如接合导线或夹的导电连接元件)电连接到封装体的外围电子环境。
在一个实施例中，封装体包括安装在衬底上的多个电子构件。因此，封装体可以包括一个或多个电子构件(例如诸如电容器的至少一个无源构件以及诸如半导体芯片的至少一个有源构件)。
在一个实施例中，包封物可以包括模制物、特别是塑料模制物。例如，可以通过将一个或多个结构体放置在上模具与下模具之间并将液体模制材料注入在那里来提供相应被包封的结构体(特别是带有衬底的电子构件)。在模制材料固化之后，完成包封物的形成。如果需要，模制物可以填充有改善其性能、例如其热去除性能的颗粒。在其它示例性实施例中，包封物也可以是层合物或浇铸构件。
在一个实施例中，所述封装体包括将所安装的电子构件与衬底电连接的导电连接结构。例如，导电连接结构可包括由夹、导线接合结构和带状接合结构组成的组中的至少一种。夹可以是三维弯曲的板型连接元件，其具有待连接到相应的电子构件的上主表面和衬底的上主表面的两个平面区段，其中，所述两个平面区段由倾斜的连接区段引出。作为这种夹的替代方案，也可以使用引线接合结构或带状接合结构，其是柔性导电导线或带状体，其一端部连接到相应的电子构件的上主表面，而另一相反的端部电连接到衬底。
在一个实施例中，所述至少一个电子构件包括由控制器电路、驱动器电路和功率半导体电路组成的组中的至少一种。所有这些电路可以集成到一个半导体芯片中，或者分别集成在不同的芯片中。例如，可以通过一个或多个芯片来实现相应的功率半导体应用，其中，这种功率半导体芯片的集成电路元件可以包括至少一个晶体管(特别是MOSFET、金属氧化物半导体场效应晶体管)、至少一个二极管等。特别地，可以制造实现半桥功能、全桥功能等的电路。
作为用于半导体芯片的衬底或晶片，可以使用半导体衬底、即硅衬底。替代性地，可以提供硅氧化物或另一绝缘体衬底。也可以实施锗衬底或III-V族半导体材料。例如，示例性实施例可以以GaN或SiC技术实施。
通过结合附图所作的以下描述和所附权利要求书，本发明的上述和其它目的、特征和优点将变得显见，在附图中，相同的部件或元件由相同的附图标记表示。
附图说明
所包括的用以提供对本发明的示例性实施例的进一步理解并构成该说明书的一部分的附图示出了本发明的示例性实施例。
在附图中：
图1示出了根据一个示例性实施例的制造封装体的方法的框图。
图2示出了根据一个示例性实施例的封装体的剖视图。
图3示出了根据其它示例性实施例的具有不同面积和输入/输出数的封装体的俯视图。
图4至图6示出了根据另一个示例性实施例的在执行制造封装体的方法期间获得的结构(图4和图5为剖视图，图6为俯视图)。
图7至图13示出了根据另一个示例性实施例的在执行制造图13中所示的封装体的方法期间获得的结构。
图14至图17示出了根据另一个示例性实施例的在执行制造图17中所示的封装体的方法期间获得的结构。
图18至图21示出了根据另一个示例性实施例的在执行制造图21中所示的封装体的方法期间获得的结构。
图22至图25示出了根据另一个示例性实施例的在执行制造图25中所示的封装体的方法期间获得的结构。
图26至图29示出了根据另一个示例性实施例的在执行制造图29中所示的封装体的方法期间获得的结构。
图30和图31示出了根据一个示例性实施例的通过根据图26至图29的制造方法获得的封装体的三维视图。
图32至图37示出了根据另一个示例性实施例的在执行制造图37中所示的封装体的方法期间获得的结构。
图38至图40示出了根据另一个示例性实施例的在执行制造图40中所示的封装体的方法期间获得的结构。
图41至图44示出了根据另一个示例性实施例的在执行制造图44中所示的封装体的方法期间获得的结构。
图45至图49示出了根据另一个示例性实施例的在执行制造图49中所示的封装体的方法期间获得的结构。
图50至图52示出了根据另一个示例性实施例的在执行制造封装体的方法期间获得的结构(图51和图52为剖视图，图50为俯视图)。
图53至图72示出了根据其它示例性实施例的封装体的结构。
图73至图78示出了根据另一个示例性实施例的在执行制造图78中所示的封装体的方法期间获得的结构。
图79至图82示出了根据另一个示例性实施例的在执行制造图82中所示的封装体的方法期间获得的结构。
图83至图88示出了根据另一个示例性实施例的在执行制造图88中所示的封装体的方法期间获得的结构。
图89至图95示出了根据另一个示例性实施例的在执行制造图95中所示的封装体的方法期间获得的结构。
图96至图103示出了根据示例性实施例的示出抗蚀剂印刷的细节的剖视图(图96至图100)和俯视图(图101至图103)。
图104至图110示出了根据另一个示例性实施例的在执行制造图110中所示的封装体的方法期间获得的结构。
图111至图116示出了根据另一个示例性实施例的在执行制造图116中所示的封装体的方法期间获得的结构。
图117至图121示出了根据另一个示例性实施例的在执行制造图121中所示的封装体的方法期间获得的结构。
图122至图126示出了根据另一个示例性实施例的在执行制造图126中所示的封装体的方法期间获得的结构。
图127至图132示出了根据另一个示例性实施例的在执行制造图132中所示的封装体的方法期间获得的结构。
图133示出了根据图127至图132获得的封装体的三维视图。
具体实施方式
附图中的图示是示意性的并且没有按比例绘制。
在将参考附图更详细地描述示例性实施例之前，将基于已经开发了哪些示例性实施例来总结一些一般性考虑。
示例性实施例的第一方面是提供扇入/扇出面板级封装概念。描述性地说，这可能是涉及一种平台概念，其可以由于使用具有路由结构的引线框架型衬底而可减小过程努力。
示例性实施例可以允许获得针对诸如输入/输出端子的可扩展性和封装体尺寸的特征、针对高可靠性的特征(诸如模制物与引线框架的粘附以实现适当的模制锁定)以及针对爬电距离的特征获得所要求的设计自由度。此外，根据一个示例性实施例的制造方法可以以低努力来执行，特别是避免多个模制过程和/或防止通过切割的缓慢的单个化分割。根据下面进一步详细描述的示例性实施例，可以使用类似引线框架型的衬底设计来创建非常精细的特征(例如通过形成用于增加爬电距离的背侧凹部)。特别地，在裸片附连到例如引线框架型衬底上之后对预蚀刻的衬底进行第二半部分蚀刻是非常有利的设计选项。就模制而言，根据一个示例性实施例，单个模制工序可能就足够，即特别地，附加的底部填充过程可以是可省去的。这可以同时实现高稳定性和减少的过程阶段数量。
根据一个示例性实施例，电子构件(例如裸片)可以放置在带有面向电子构件的空腔的半蚀刻的金属板型衬底上。在将电子构件放置在先前整体的衬底上之后，可以从背侧蚀刻衬底。可以通过可以是牺牲性的保护层或结构(即可以在完成封装体的制造之前移除的保护层或结构)来保护电子构件免受蚀刻剂的影响。单个化分割的衬底区段可以通过裸片互连或裸片装配层或通过其它适当的连接结构保持在位。所得到的分开的衬底区段可以具有底切结构，以有利地增加爬电距离，从而允许重新电路由设计并促进模制物锁定。
在一个实施例中，可以通过嵌入式夹或夹框架将单个化分割的衬底区段保持在位。有利地，可以通过坚固的裸片附连层将单个化分割的衬底区段保持在位。裸片或任何其它电子构件可以在模制期间由块体(mass)裸片转移衬底支撑。此外，可以提供具有完全的引线框架路由选项和单个模制阶段能力的工序。在一个示例性实施例中，甚至混合的扇入/扇出封装体设计也是可能的。模制体或另一包封物内的非常精细的重新路由结构也是可能的。在这样的模制体或任何其它类型的包封物内，由于电流爬电要求，比在封装体表面上的距离更小的距离可能成为可能。在一个实施例中，可以通过一个或多个可以穿过整个衬底厚度突出的内部模腔(即可以被包封物材料周向包围)固定各个衬底区段(特别是单个引线框架状的引脚)。可选地，仅外部引线引脚可以设有附加的模制锚定结构。有利地，压缩模制可以从背离一个或多个表面安装的电子构件的衬底侧进行。另一种有利的选项是从相反侧(可以在其上表面安装一个或多个电子构件)通过穿过引脚间隙(即将单独的衬底区段分开的通孔)以构件下方的模制流进行压缩模制。在不同的实施例中，“平面金属板型”衬底布局对于在一个主方向上的不同尺寸的电子构件可以是通用的。此外，多个输入/输出触点以及封装体尺寸都可以是可扩展的。
根据示例性实施例的第二方面，可以提供具有重新路由能力的高度合理的封装概念。特别地，提供了可以允许获得基于金属板的封装体的高并行或至少高速处理能力的平台概念。
这可以克服常规问题，例如诸如面板处理、单个化分割、布线和裸片附连的对常规顺序或串行工序的高努力。可以通过将低努力的并行处理与诸如高可靠性的特征(例如将模制物粘附到衬底区段以获得适当的模制锁定)、用于爬电距离的特征、LTI(引线末端检查)特征等的封装体要求放在一起来解决此类过程。对于示例性实施例，可以在引线框架状的衬底设计内提供非常精细的特征(例如用于增加爬电距离的创建了底切的背侧凹部)。
所提到的衬底概念对于在锯切街内没有金属的情况下并行处理单个装置来说可能是非常有利的。这可实现较高的切割速度。此外，还可以应用例如通过化学移除牺牲结构的替代性的单个化分割方法。在这种情况下，还可以提供LTI功能。在示例性实施例中，没有附加的底部填充过程或类似过程的单模制可能是足够的。对于布线，简单且高度并行的方法正在成为目标，因为它们能够减少制造努力，特别是对于大型衬底来说。
在一个实施例中，半蚀刻金属板基的衬底可安装到面向该衬底的半蚀刻结构的临时载体上。在安装阶段中，可以在衬底的另一侧(例如由铜制成)上蚀刻第二半蚀刻结构。可以创建高度精细结构和重新路由特征。可选地，可以将所得到的引线框架岛或衬底区段固定在位。
有利地，一个或多个牺牲层可应用在成衬底形式的面板内的各个装置的周边尺寸处。因此，可以通过溶解牺牲材料来进行高度并行的单个化分割。在裸片附连和引线接合之后，模制体可以在覆盖所有衬底底切结构以及裸片或其它电子构件的前侧和背侧的一次加工阶段中形成。此外，大面板可形成有一个大衬底的多个区域。在使用再分布层(RDL：Redistribution Layer)进行布线的情况下，包封物(特别是单个模制体)可以用作RDL的介电层。
图1示出了根据一个示例性实施例的制造封装体的方法的框图。
参考框200，该方法可以包括将载体安装在衬底上和/或上方。
参考框210，该方法可以包括将至少一个第一凹部形成在衬底的前侧上。
参考框220，该方法可以包括将至少一个第二凹部形成在衬底的背侧上，使得通过所述至少一个第一凹部和所述至少一个第二凹部将衬底分离成多个分离的衬底区段，并且使得分离的衬底区段通过载体至少暂时地保持在一起。
图2示出了根据一个示例性实施例的封装体100的剖视图。
所示的封装体100包括具有在前侧106上的第一凹部104和在背侧110上的第二凹部108的衬底102。此外，衬底102通过第一凹部104和第二凹部108分离成分离的衬底区段112。此外，电子构件114安装在衬底102的前侧106上。此外，提供单个包封物124，其填充第一凹部104和第二凹部108的一部分。包封物124沿着衬底区段112的垂直延伸尺度D的一部分完全周向地包围衬底区段112的侧壁150，而没有被所述衬底区段112中断。因此，包封物124使沿着包封物124包围所述衬底区段112的整个垂直延伸尺度d不能侧向电到达所述衬底区段112。
图3示出了根据其它示例性实施例的具有不同面积A和不同输入/输出数X的封装体100的俯视图。在面积A为100％的情况下，可以建立32个输入/输出连接结构或引脚。面积A＝100％对应于5mm的封装体长度L。仅使用该面积的64％，就可以建立36个输入/输出数。在面积为36％的情况下，可以建立相同数量的32个输入/输出连接结构。在另一种设计中，面积为36％对应于28个输入/输出连接结构。在面积的30％的情况下，甚至可以提供24个引脚或连接结构。在一个替代性的设计中，面积为30％对应于26个连接结构或引脚。通过将面积从100％减小到30％，可以保持焊盘间距。示例性实施例可以确保持续收缩。此外，减少数量的加工阶段对于制造根据示例性实施例的封装体100而言可能就足够了。这种封装体制造概念在输入/输出连接结构方面也是可扩展的。因此，封装体设计者的高灵活性可以与提供扇入和/或扇出结构的机会相结合。
图4至图6示出了在执行根据另一个示例性实施例的制造封装体100的方法期间获得的结构(图4和图5中的剖视图以及图6中的俯视图)。图4的剖视图对应于图6中表示为A-A的横截面迹线。图5示出了在由包封物124包封之后的图4的剖视图。
所示的封装体100包括铜衬底102，所述铜衬底102具有在衬底102的前侧106上的多个第一凹部104和在衬底102的背侧110上的多个第二凹部108。在所示的实施例中，衬底102是蚀刻的图案化的金属板，特别是图案化的平面铜板。如图所示，通过蚀刻凹部104、108，衬底102被分离成多个分离的衬底区段112，使得它们以成对的方式组合以形成通孔。因此，衬底区段112是形成引线结构的蚀刻结构。诸如半导体裸片的电子构件114安装在衬底102的前侧106上。单个模制型包封物124完全填充凹部104、108。更具体地，包封物124以环形方式完全周向地包围中央衬底区段112的侧壁150，从而形成闭合环而没有被所述中央衬底区段112中断。因此，包封物124使得不能形成到所述中央衬底区段112的侧向电通路。具有被包封物124完全周向地包围的侧壁150的衬底区段112的上垂直端面电连接到电子构件114。所述衬底区段112的下垂直端面相对于包封物124暴露，以便可通过焊接结构230等电连接到封装体100的外部电子环境。
连接结构116将电子构件114与衬底区段112连接并且将衬底区段112保持在一起。更具体地，连接结构116包括构件附连结构118，所述构件附连结构118可以是具有连接的焊接结构的铜柱。
第一凹部104和第二凹部108一起形成延伸穿过衬底102的通孔。如图所示，第一凹部104具有比相应分配的第二凹部108小的侧向或水平延伸尺度。由于图示的配置，第一凹部104和第二凹部108在背侧110处形成衬底102的底切结构。由于所描述的凹部104、108的配置，衬底区段112在前侧106处具有比在背侧110处小的侧向延伸尺度。因此，衬底区段112形成包封在介电的包封物124中的再分布结构。
包封物124，这里实施为模制化合物，包封了衬底102的一部分和电子构件114。有利地，封装体100仅包括单个包封物124，以使制造过程简单。
参考图4至图6的实施例，可以提供具有扇入/扇出体系结构的封装体100。附图标记150表示间距，其例如可以在300μm至800μm的范围内。衬底102的最大厚度151可以在100μm至400μm的范围内，例如185μm。如附图标记152所示，与封装体表面相比，对于包封物124(其在所示实施例中是模制体)内的电流爬电可以有较小的距离。尺寸153例如可以在150μm至250μm之间的范围内。尺寸154例如可以在150μm至450μm之间的范围内。
图4至图6的实施例的优点在于提供了高密度的扇入/扇出体系结构。此外，所提供的在这里实施为模制体的包封物124可以使得在封装体100中获得高的机械完整性和对爬电电流的强烈抑制。
图7至图13示出了根据另一个示例性实施例的在执行制造图13中所示的封装体100的方法期间获得的结构。
参考图7，在将电子构件114安装在衬底102的前侧106上之前，第一凹部104作为盲孔创建在衬底102的前侧106上。这保护电子构件114免受侵蚀性的化学介入，例如蚀刻流体。
参考图8，多个电子构件114中的每一个的主表面安装在临时载体130上。所示的布置与批量制造工艺兼容，即允许使用共同衬底102和共同临时载体130同时制造多个封装体100。临时载体130在这里实施为其上具有粘合剂层156的支撑层或板155。图8示出了裸片转移，即电子构件114在临时载体130的粘合剂表面上的组装。
参考图9，图8中所示的布置可以上下颠倒。随后，电子构件114在临时载体130上的所述布置结构安装在已经根据图7制备的衬底102的前侧106上。如图所示，载体130基本上在衬底102的整个水平延伸尺度之上延伸。当附连到临时载体130时，多个电子构件114的布置结构可以并行转移到仍然整体连接的衬底102的前侧106上。
应该提到的是，用于配置临时载体130的不同的可能选项都是可能的。例如，临时载体130可以是带有粘合带的支撑体(例如带有热塑性塑料的玻璃、切割带等)、允许使用范德华力连接的PDMS(聚二甲基硅氧烷)衬底、使用玻璃、金属、陶瓷、聚合物或硅等的支撑体(例如板)。
参考图10，电子构件114通过电子构件114上的连接结构116、例如通过焊接与衬底102连接。
此后，第二凹部108形成在衬底102的背侧110上，使得衬底102被分离成多个分离的衬底区段112。该分离是通过第一凹部104和连接到第一凹部104的第二凹部108的组合而在衬底102中形成通孔来实现。第二凹部108是在将带有电子构件114的临时载体130安装在衬底102的前侧106上之后形成的。如图所示，安装载体130仅发生在形成第一凹部104之后和在形成第二凹部108之前。描述性地说，分离的衬底区段112通过载体130与电子构件114和电子构件114上的连接结构116协作而暂时保持在一起。换句话说，临时载体130上的电子构件114通过将各个岛状衬底区段112保持在一起的连接结构116与衬底102连接。
如图10所示，裸片型电子构件114可以并行地附连到衬底102的前侧被蚀刻的金属板的前侧106。这种连接可以例如通过钎焊、熔接(例如纳米线)等来建立。为了获得图10中所示的结构，可以对衬底102进行第二或背侧蚀刻，以在板状金属衬底102的背侧110上形成第二凹部108。第一蚀刻即通过前侧蚀刻已经在衬底102的前侧106上进行，以获得图7中所示的结构。
参考图11，电子构件114和同时已被分离成分离的岛状衬底区段112的衬底102由共同的均质包封物124包封。包封物124可以被配置为模制型包封物124，所述模制型包封物124可以是通过压缩模制创建并可以从衬底102的背侧110提供。有利地，仅使用一个共同包封物124同时包封衬底102的分离的衬底区段112和多个电子构件114。如图所示，衬底区段112中的大多数被包封物124完全周向地包围。
由于其上带有电子构件114的载体130安装在衬底102的前侧106处，因此背侧110保持空闲并且暴露以用于背侧蚀刻。因此，可以在背侧110上形成与前侧106上的第一凹部104连接的第二凹部108，从而形成延伸穿过整个衬底102的通孔，并将整个衬底102分离成多个衬底区段112。
仅提供填充第一凹部104并填充第二凹部108的单个包封物124。换句话说，在封装体100的整个制造期间，制造过程可以仅以单个包封过程来执行。这使得材料接合的次数较少并且制造过程较为简单。为了获得图11中所示的结构，可以执行例如模具辅助的模制过程，用于用包封物124的材料填充带有凹部的衬底102与安装在衬底上的电子构件114之间的空的间隙。
参考图12，将临时载体130从由电子构件114、图案化衬底102和包封物124组成的整体的结构体中移除。因此，该方法包括在完成第一凹部104和第二凹部108的形成之后、但在完成封装体100的制造之前移除临时载体130。临时载体130的提供可以确保当通过形成第二凹部108将衬底102分离成单独的未连接的衬底区段112时获得的多结构体的中间结构的机械完整性。临时载体130可以在包封之后从仍然整体连接的多个封装体100上拆卸和移除。在包封之后，所获得的整体式多封装体具有足够的机械稳定性，以便即使在没有临时载体130的情况下也能将封装体的构成部分正确地保持在一起。
然后，可以使图12中所示的结构体经受材料去除过程，以例如通过背侧湿式喷砂或磨削而在背侧110处暴露衬底区段112。也可以将箔辅助模制工艺与随后的除毛边过程结合起来。
参考图13，通过沿着分离线231仅切割通过包封物124的材料而不是切割通过衬底102的材料，可从先前整体的多封装体结构体分离或单个化分割出封装体100。为了获得图13中所示的单独的封装体100，在暴露衬底102的部分之后获得的结构体可被分割。因此，获得了使切割通过多封装体结构体的金属部分变得可省去的简单的单个化分割过程。有利地，可以在衬底102与包封物124之间获得适当的互锁。此外，裸片型电子构件114在其上主表面处暴露，这在封装体100的操作期间的热量去除方面可能是有利的。
图14至图17示出了根据另一个示例性实施例的在执行制造图17中所示的封装体100的方法期间获得的结构。在本实施例中，制造方法包括通过由第一凹部104和第二凹部108形成的衬底102的通孔将包封物材料引导到电子构件114。有利地，衬底102还包括锁定凹部126，所述锁定凹部126不将衬底102分离成分离的衬底区段112，并填充有包封物124的材料，从而将包封物124与衬底102锁定。
根据图14，示出了在前侧106上具有第一凹部104的衬底102。在图15中，将电子构件114附连在半蚀刻的整体衬底102上。在裸片附连之后，可以从背侧110蚀刻图15中所示的结构，以形成第二凹部108(在水平平面上大于第一凹部104)，从而获得图16中所示的结构。如附图标记156所示，该蚀刻工艺还可以在衬底102中创建铜柱。为了获得图17中所示的封装体100，可以进行模制过程，以便形成模制型包封物124。如图所示，锁定凹部126可以用于获得更好的模制锁定或锚定。当封装体100与多个其它封装体一起以批量工艺形成时，可以执行分切程序。
图18至图21示出了根据另一个示例性实施例的在执行制造图21中所示的封装体100的方法期间获得的结构。图18至图21的实施例与图14至图17的实施例的不同之处特别在于，在衬底102的前侧106与电子构件114之间提供底部填充物232。这种底部填充物232也可以填充衬底102的前侧106上的第一凹部104。因此，电子构件114可以在用于形成第二凹部108的背侧蚀刻期间通过用作蚀刻停止物的底部填充物232得到保护。
图22至图25示出了根据另一个示例性实施例的在执行制造图25中所示的封装体100的方法期间获得的结构。图22至图25的实施例与先前描述的实施例的不同之处特别在于，包封是在用于形成第二凹部108的背侧蚀刻之前进行的。此外，如图25所示，可以执行可选的背侧填充或模制工序来填充第二凹部108。通过采取该措施，可以形成填充第二凹部108的另一包封物158。
图26至图29示出了根据另一个示例性实施例的在执行制造图29中所示的封装体100的方法期间获得的结构。图30和图31示出了根据一个示例性实施例的通过根据图26至图29的制造方法获得的封装体100的三维视图。图26至图31的实施例与参考图22至图25描述的实施例的不同之处在于，除了第一凹部104和第二凹部108之外，还形成了延伸穿过衬底102并用作待填充包封物124的材料以增强封装体100的机械完整性的锁定凹部126的通孔(例如具有截头圆锥形的形状)。在(例如模制型)包封期间，所述通孔也可以填充模制化合物。在所描述的实施例中，第二凹部108可以保持未填充包封物材料。
图32至图37示出了根据另一个示例性实施例的在执行制造图37中所示的封装体100的方法期间获得的结构。在本实施例中，制造方法包括用牺牲保护结构128填充第一凹部104，所述牺牲保护结构128用于在通过蚀刻形成第二凹部108期间保护电子构件114。保护结构128可以在形成第二凹部108之后移除。
图32至图37中所示的实施例与图14至图17中所示的实施例的不同之处特别在于，在形成第二凹部108期间，保护结构128(或牺牲层)形成为临时填充第一凹部104。因此，在通过背侧蚀刻形成第二凹部108期间，可防止湿蚀刻剂或其它加工流体从衬底102的背侧110流到衬底102的前侧106，进而可防止流到电子构件114。如图所示，在背侧蚀刻之后可以移除保护结构128或牺牲层。因此，模制化合物也可以填充第一凹部104，并且可以在衬底102的前侧106与背侧110之间流动。附图标记126示出了引线引脚内的孔，所述孔在包封期间用作锁定凹部。
图38至图40示出了根据另一个示例性实施例的在执行制造图40中所示的封装体100的方法期间获得的结构。所制造的封装体100包括安装在衬底102的前侧106上的另一电子构件114。更具体地，电子构件114和另一电子构件114表面安装在衬底102的前侧106上，并且同时以垂直叠置的配置方式布置。
图38至图40的实施例与图22至图24的实施例的不同之处特别在于，图38至图40示出了两个表面安装的电子构件114的叠置布置。第一电子构件114焊接到衬底102的前侧106上。另一电子构件114也焊接在衬底102的前侧106上，但是具有较大的侧向延伸尺度，使得其被布置成覆盖较小的电子构件114，因此所述较小的电子构件114容纳在较大的另一电子构件114与衬底102之间的间隙中。足够大的间隙或容纳空间可以通过将较大的另一电子构件114与衬底102的前侧106连接起来的柱162来产生。在表面安装电子构件114之后，可以执行模制工艺，然后进行用于形成第二凹部108的背侧蚀刻。
图41至图44示出了根据另一示例性实施例的在执行制造图44中所示的一个或多个封装体100的方法期间获得的结构。在所示的实施例中，连接结构116包括将电子构件114的上主表面与衬底102的前侧106连接的夹120。
图41至图44的实施例与先前描述的实施例的不同之处在于，根据图41至图44提供夹120，用于将电子构件114的上主表面与衬底102的前侧106电连接和机械连接。通过采取该措施，可以在电子构件114的上主表面上的一个或多个焊盘与衬底102的前侧106之间建立电连接。夹120可以由诸如铜的导电材料制成，并且可以钎焊或熔接在电子构件114以及衬底102上。此外，夹120可以与相应的电子构件114协作而有助于衬底102的分离的衬底区段112的整体连接。
所示的夹配置对于具有垂直电流的功率半导体芯片可能特别有利。例如，图41至图44中所示的电子构件114可以是在一个主表面上具有漏极焊盘而在另一主表面上具有源极焊盘和栅极焊盘的场效应晶体管芯片。电流可以垂直地流过相应的电子构件114。电子构件114的下主表面上的一个或多个焊盘的连接可以由衬底102建立，而相应的电子构件114的上主表面上的一个或多个焊盘的电连接可以由夹120提供。同时，夹120可以用作连接结构116。
图45至图49示出了根据另一个示例性实施例的在执行制造图49中所示的封装体100的方法期间获得的结构。
图45至图49的实施例与先前描述的实施例的不同之处特别在于，粘合附连膜163附连到衬底102的前侧106，并也填充第一凹部104。然后，电子构件114可以附连到粘合附连膜163。此后，电子构件114的上主表面上的一个或多个焊盘可以通过接合导线164、即通过导线接合与衬底102的前侧106连接。在用于形成第二凹部108的背侧蚀刻期间，粘合附连膜163避免蚀刻剂流动到电子构件114。在包封期间(例如通过模制)，包封物124的材料可以从前侧106通过引线引脚之间的间隙(参见附图标记233)流动到电子构件114的背侧，所述电子构件可以是裸片。因此，所描述的实施例可以使用强粘合裸片附连膜163将引线引脚保持在位。例如，这样的粘合附连膜163可以是DDAF(分切裸片附连膜，Dicing Die AttachFilm)等。在协作或单独的情况下，裸片附连膜163和接合导线164可以用作在第二凹部108的形成期间和在包封期间临时将各个衬底区段112保持在一起的连接结构116，参见图48。
图50至图52示出了根据另一个示例性实施例的在执行制造封装体100的方法期间获得的结构(包封前的图51和包封后的图52中的剖视图，以及图50中的俯视图)。图50示出了相应引脚之间的间隙234。图51示意性地示出了从前侧106的较小的蚀刻深度(参见附图标记235)，这使得能够创建更精细的结构。
图53至图72示出了根据其它示例性实施例的封装体100的结构。
图53示出了可扩展的引脚数的引线框架和相应的片设计。在主方向165上，使得能够实现电子构件114的可扩展尺寸。因此，提供了与不同尺寸的电子构件114兼容的通用引线框架图案。
例如，图54中所示的这种通用片图案也可以具有例如最高达600×600mm2的尺寸。
图55至图59示出了根据示例性实施例的封装体100的进一步设计。
在图60至图62所示的封装体100中，可选地可以仅在外焊盘中提供具有模具化合物的孔。这可以确保改进的粘附性，特别是在应力最高的地方。
图63至图67示出了根据另一个示例性实施例的LGA(接点栅格阵列)-BGA(球式栅格阵列)封装体的衬底102的设计的不同视图。例如，可以使用半蚀刻片。替代性地，可以使用圆形焊盘。例如，对于具有锡球的封装体，可以实现接触焊盘内的完全蚀刻结构。
参考图68和图69，可以提供带有具有圆形焊盘的六边形焊盘图案的衬底102。这允许更高的密度和更大的间距。
图70A示出了根据另一个示例性实施例的具有多侧扇出的封装体100。
图70B示出了带有翻转的铜柱的封装体100的剖视图。
图71示出了根据又一个示例性实施例的具有扇入和扇出选项的封装体100。
图72示出了在作为衬底102的结构化(半蚀刻)铜片上的裸片型电子构件114。图72示出了包括安装在衬底102上的多个(在所示的实施例中为三个)电子构件114的SiP(系统级封装)体系结构中的实施例。
图73至图78示出了根据另一个示例性实施例的在执行制造图78中所示的封装体100的方法期间获得的结构。为了简洁起见，图73至图78示出了两个不同的实施例，一个在所述图的左侧，一个在所述图的右侧。这两个实施例在视觉上由相应的垂直线分开。
在本实施例中，该方法包括将临时载体130安装在衬底102的背侧110上。此后，电子构件114和衬底102的子部分由包封物124包封。此后，临时载体130可以从衬底102移除。
参考图73，示出了在衬底的背侧110上具有多个第二凹部108的板状金属(例如铜)衬底102。与先前描述的实施例不同，首先形成第二凹部108，并且仅在之后才形成第一凹部104。因此，图73中示出了从背侧110加工的半蚀刻铜板。
图74示出了在将临时载体130连接到背侧110之后获得的结构。在图74的左侧，临时载体130是压在背侧110上的金属板(例如铝板)，以便也部分地或完全地填充第二凹部108。替代性地，如图74的右侧所示，可以使用热塑性材料将玻璃板胶合在衬底102的背侧110上，而无需填充第二凹部108。
图75示出了例如通过蚀刻在衬底102的前侧106中创建第一凹部104的过程的结果。如左侧所示，这可通过临时载体130的过蚀刻来完成，从而形成可选的铝的锁定结构174。如图75的右侧所示，可以完成铜板的顶侧蚀刻以在衬底102的前侧106处形成第一凹部104。这可以创建扇入和/或扇出结构或重新路由结构。
图76示出了裸片附连过程的结果。例如，可以使用带有铜柱作为连接结构116的电子构件114。因此，图76示出了将电子构件114安装在衬底102的前侧106上。
根据图77，例如通过模制来包封图76中所示的结构。因此，空的空间充满包封物124的材料。
为了获得图78所示的封装体100，然后可以移除临时载体130。参考图78的左侧，这可以通过蚀刻对铜材料高度敏感的铝衬底来完成。参考图78的右侧，玻璃衬底可以拆卸。这可以通过揭开过程或机械方式来完成。
在面板级制造过程之后，可以执行分切(特别是通过无金属分切)以分离出单独的封装体100。
再次参考图73至图78的左侧，有利地，根据图74，载体130嵌入到衬底102的第二凹部108中。此后，如图75所示，第一凹部104通过蚀刻形成。同时，载体130的材料从第二凹部108移除，从而，暴露第二凹部108。此后，如图77所示，衬底102，包括其第一凹部104、和其第二凹部108的一部分，由包封物124包封。因此，当根据图75蚀刻衬底102的铜材料时，载体130的铝材料液也从限定出第二凹部108的腔中移除。因此，如图77所示，可以实现适当的模制锁定。有利地，载体130的铝材料此时可以最后相对于铜选择性地蚀刻。比较图77和图78，此工艺可以移除载体130。
图79至图82示出了根据另一个示例性实施例的在执行制造图82中所示的封装体100的方法期间获得的结构。更具体地说，图79至图82示出了将导电膏178、例如铜膏印刷在衬底102的前侧106上以促进电子构件114的连接的过程。
如图79所示，导电膏178可以通过模版印刷方法印刷在衬底102的前侧106上，所述衬底102已经通过在前侧106形成第一凹部104和在衬底102的背侧110形成第二凹部108而被分离成衬底区段112。临时载体130从背侧110支撑衬底区段112。如图80所示，可以在印刷的导电膏178与装配在衬底102上的电子构件的焊盘之间建立铜-铜互连。此后，所获得的结构可以由包封物124包封。然后，可以根据图81移除临时载体130。根据图82，然后可以进行无金属分切以分离出单个封装体100，从而例如可通过激光切割完成高速锯切。换句话说，单个化分割通过仅切割通过包封物124的材料来分离出封装体100，参见分离线231。
图83至图88示出了根据另一个示例性实施例的在执行制造图88中所示的封装体100的方法期间获得的结构。根据本实施例，连接结构116包括将电子构件114的上主表面与衬底102的前侧106连接的接合导线164。
图83至图88的实施例与先前描述的实施例的不同之处在于，可在凹部区域中完成用于铜导线的镀银，参见图84中的附图标记238。此外，可以进行清晰的抗蚀剂模版印刷以形成牺牲层239，参见图85。作为一种替代方式，可以进行热塑性腔注射成型。包封物124的形成可以在所描述的实施例中通过压缩模制来进行。在压缩模制之后，包封物124的材料可以从所获得的结构的前侧移除，例如通过磨削或湿式喷砂包封物124的模制材料进行，以暴露牺牲层239(比较图87)。然后可以移除临时载体130。然后可以例如通过湿蚀刻去除牺牲层239的剩余的暴露材料，参见图88。有利地，LTI特征可以通过本实施例创建。也可以获得适当的机械互锁。
图89至图95示出了根据另一个示例性实施例的在执行制造图95中所示的封装体100的方法期间获得的结构。
图89至图95的实施例与先前描述的实施例的不同之处在于，其提供了具有蚀刻的引脚240(参见左侧)和印刷的引脚241(参见右侧)的再分布层流。
如附图标记240所示，可在基于金属板的衬底102中蚀刻(或铸造)引脚。如附图标记241所示，也可以例如使用具有例如约50μm的厚度的铜膏来印刷引脚。比较图91，可以在电子构件114上提供另外的引脚242。如图92所示，可以执行清晰的抗蚀剂模板印刷工艺，参见附图标记239。随后，包封可以通过压缩模制来完成，从而创建包封物124(参见图92)。在包封之后，可以例如使用湿式喷砂从所获得的结构的前侧移除包封材料。如图93所示，由此可以暴露引脚240、241。此后，可以镀覆暴露的引脚240、241，从而形成镀覆结构185(比较图94)。此外，可以在所获得的结构的顶部上形成钝化抗蚀剂，参见附图标记189(也比较图94)。为了获得图95中所示的分离的封装体100，可以通过剥离进行切割。
所描述的实施例的优点在于，其利用包封物124的模制体作为用于形成再分布层的介电层。
图96至图103示出了根据示例性实施例的抗蚀剂印刷的细节的剖视图(图96至图100)和平面视图(图101至图103)。附图标记190表示模板。抗蚀剂用附图标记191示出。如附图标记292所示，可以进行曝光和抗蚀剂显影。发光的抗蚀剂用附图标记244表示。图96示出了(例如玻璃)载体130如何具有附连在其上的衬底102。模板190设置在顶部上。图97示出了带有抗蚀剂191的图96的结构。根据图98，抗蚀剂191的暴露部分被照亮(参见附图标记292)，从而形成了被照亮的抗蚀剂244的一部分。
图104至图110示出了根据另一个示例性实施例的在执行制造图110中所示的封装体100的方法期间获得的结构。
图104至图110的实施例示出了具有带有球形裸片的简单再分布层的封装体100的形成。在所述图的左侧，带有可镀覆的模制化合物的实施例被示出为包封物124。在右侧，形成作为包封物124的正常的模制化合物。
例如，尺寸在40μm至60μm之间的范围内的导电球192、例如铜球可以形成在例如半导体芯片型电子构件114上，参见图106。有利地，在此工艺期间有低公差要求。电子构件114可以安装在由带有凹部的衬底102形成的腔193中，参见图106。有利地，所述腔193应该足够大以用于胶或焊膏印刷。
如图107所示，可以执行清晰的抗蚀剂模板印刷工艺(比较附图标记239)。包封可以通过压缩模制来完成。在模制之后，可在左侧实施例中执行激光钻孔和激光激活过程，比较图108。在图108的右侧，可执行湿式喷砂以从所示结构的前侧移除包封物124的材料。这可能是一个高度选择性的过程。在图108所示的两个实施例中，由此暴露出导电球192。此后，可以进行抗蚀剂去除、镀覆(参见图109中的附图标记185)和干抗蚀剂形成(参见图110中的附图标记250)。最后，比较图110，可以通过蚀刻来完成对单独的封装体100的分切或单个化分割。
图111至图116示出了根据另一个示例性实施例的在执行制造图116中所示的封装体100的方法期间获得的结构。
图111至图116的实施例与先前所述的实施例的不同之处在于平台流(plateauflow)。如附图标记195所示，可以执行跳线附连。图113所示的跳线195可以是诸如球、柱等导电结构。参考图115的左侧，可以执行激光钻孔和激光激活工艺以暴露衬底102的一部分，参见图115中的进入孔252。参考图115的右侧，可以执行软湿式喷砂工艺，替代性地也可执行磨削工艺，以从所示结构的前侧移除包封物124的材料。此后，可以进行镀覆(参见附图标记185)、抗蚀剂钝化(参见附图标记260)以及载体移除(参见附图标记130)和通过蚀刻工艺分切(参见附图标记231)。
图117至图121示出了根据另一个示例性实施例的在执行制造图121中所示的封装体100的方法期间获得的结构。
图117至图121的实施例与先前描述的实施例的不同之处在于实现了带自动接合过程。导体迹线转移带196可以用于此目的，其承载一个或多个导体迹线270，参见图117。导体迹线270可以通过激光熔接、钎焊或微切割连接到衬底102的衬底区段112和/或电子构件114，如图118中的附图标记275示意性地示出的。此后，可以通过剥离或湿化学溶解来移除转移带196(比较图119)。
如图120所示，可以如上所述创建牺牲结构239和包封物124。此后，可以移除临时载体130，并且可以如上所述完成封装体100的单个化分割(参见图121)。
图122至图126示出了根据另一个示例性实施例的在执行制造图126中所示的封装体100的方法期间获得的结构。
图122至图126的实施例与先前描述的实施例的不同之处在于反向流体系结构。再次，左侧示出了作为包封物124的可镀覆的模制化合物，而右侧示出了作为包封物124的标准模制化合物。如图所示，在将包封物124模制到衬底102的背侧110(已经包括背侧凹部108)上之后，对衬底102进行第二侧蚀刻，从而形成前侧凹部104。在将电子构件102与导电球192装配之后，可以进行进一步的铸造或模制过程，从而形成第二包封物280。然后，可通过激光钻孔和激光激活来处理在左侧作为第二包封物280显示的可镀覆模制化合物，从而形成进入孔252。在右侧，可进行铸造或模制，以形成第二包封物280。这之后可进行背侧磨削或湿式喷砂。在右侧，该结构可以是前侧镀覆的(参见附图标记185)，并且可以形成钝化层(参见附图标记260)。此后，可以通过经由蚀刻的分切过程或通过湿化学溶解来分离封装体100。
图127至图132示出了根据另一个示例性实施例的在执行制造图132中所示的封装体100的方法期间获得的结构。图133示出了根据该实施例的封装体100的三维视图。
图127至图133示出了特别适合于功率半导体装置的实施例。在从背侧110半蚀刻金属板型衬底102以形成凹部108之后，可以从背侧110附连临时载体130。此后，导电焊盘198(例如银点)可以形成在衬底102的前侧106上的平坦表面上。随后，可以执行第二半蚀刻以在前侧106处形成凹部104。在将电子构件114附连到衬底102的前侧106之后，接合导线164和/或夹120可以连接在焊盘198与电子构件114之间。此后，可以执行包封过程，例如模制。在已形成包封电子构件114和衬底102的一部分的包封物124之后，可以拆卸临时载体130。各个封装体100可以通过单个化分割过程、例如分切形成。
应当注意，术语“包括”不排除其它元件或特征，并且“一”或“一个”不排除多个。同样，可以组合与不同实施例相关联描述的元件。还应当注意，附图标记不应被解释为限制权利要求的范围。此外，本申请的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、手段、方法和步骤的特定实施例。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、手段、方法或步骤包括在它们的范围内。

Claims (19)

1.一种封装体(100)，其中，所述封装体(100)包括：
·具有位于前侧(106)上的至少一个第一凹部(104)和位于背侧(110)上的至少一个第二凹部(108)的衬底(102)，其中，所述衬底(102)通过所述至少一个第一凹部(104)和所述至少一个第二凹部(108)被分离成多个分离的衬底区段(112)；
·安装在所述衬底(102)的前侧(106)上的电子构件(114)；以及
·填充所述至少一个第一凹部(104)的至少一部分和所述至少一个第二凹部(108)的至少一部分的单个包封物(124)；
·其中，所述包封物(124)沿着所述至少一个衬底区段(112)的垂直延伸尺度(D)的至少一部分周向地完全包围所述衬底区段(112)中的至少一个的侧壁(150)，而沿着所述包封物(124)包围所述至少一个衬底区段(112)所对应的整个垂直延伸尺度(d)不被所述至少一个衬底区段(112)中断；
·其中，所述封装体(100)包括将所述电子构件(114)与分离的衬底区段(112)中的至少两个衬底区段(112)连接并且将所述至少两个衬底区段(112)保持在一起的连接结构(116)。
2.根据权利要求1所述的封装体(100)，其中，所述封装体(100)包括以下特征中的至少一个：
所述包封物(124)沿着所述至少一个衬底区段(112)的垂直延伸尺度(D)的至少一部分完全周向地包围所述衬底区段(112)中的所述至少一个(112的所述侧壁(150)而不被所述至少一个衬底区段(112)中断，使得所述包封物(124)沿着包封物(124)包围所述至少一个衬底区段(112)所对应的整个垂直延伸尺度(d)阻止到所述至少一个衬底区段(112)的侧向电通路；
衬底区段(112)是由蚀刻结构、激光加工结构、通过添加金属沉积形成的结构、通过压印形成的结构、通过热压形成的结构、通过铣削形成的结构以及通过侵蚀形成的结构组成的组中的一种；
具有被包封物(124)完全周向地包围的侧壁(150)的所述至少一个衬底区段(112)的垂直端面电连接到电子构件(114)和/或相对于包封物(124)暴露；
所述至少一个第一凹部(104)和所述至少一个第二凹部(108)一起形成延伸穿过衬底(102)的至少一个通孔。
3.根据权利要求1或2所述的封装体(100)，其中，所述至少一个第一凹部(104)与所述至少一个第二凹部(108)具有不同的、特别是较小的侧向延伸尺度。
4.根据权利要求1至3中任一项所述的封装体(100)，其中，所述封装体(100)包括以下特征中的至少一个：
所述连接结构(116)包括构件附连结构(118)，所述构件附连结构(118)特别是包括焊接结构和底部填充物中的至少一个，通过所述构件附连结构(118)，电子构件(114)附连到衬底(102)的前侧(106)；
所述连接结构(116)包括将电子构件(114)的上主表面与衬底(102)的前侧(106)连接的夹(120)。
5.根据权利要求1至4中任一项所述的封装体(100)，其中，所述衬底区段(112)的至少一部分在前侧(106)与在背侧(110)相比具有不同的、特别是较小的侧向延伸尺度。
6.根据权利要求1至5中任一项所述的封装体(100)，其中，不同的衬底区段(112)具有不同的垂直延伸尺度。
7.根据权利要求1至6中任一项所述的封装体(100)，其中，所述封装体(100)包括安装在所述衬底(102)的前侧(106)上的至少一个另外的电子构件(114)，其中，特别是所述电子构件(114)和所述至少一个另外的电子构件(114)并排布置或垂直叠置地布置。
8.根据权利要求1至7中任一项所述的封装体(100)，其中，所述包封物(124)仅包封所述衬底(102)的一部分和/或所述电子构件(114)的至少一部分，特别是，所述电子构件(114)的一部分相对于所述包封物(124)暴露。
9.根据权利要求1至8中任一项所述的封装体(100)，其中，所述衬底(102)还包括至少部分地填充有包封物(124)的至少一个锁定凹部(126)，从而将所述包封物(124)与所述衬底(102)锁定。
10.一种制造封装体(100)的方法，其中，所述方法包括：
·将载体(130)安装在衬底(102)上和/或上方；
·将至少一个第一凹部(104)形成在所述衬底(102)的前侧(106)上；
·然后，将电子构件(114)安装在衬底(102)的前侧(106)上；以及
·然后，将至少一个第二凹部(108)形成在所述衬底(102)的背侧(110)上，使得所述衬底(102)通过所述至少一个第一凹部(104)和所述至少一个第二凹部(108)被分离成多个分离的衬底区段(112)，并且使得所述分离的衬底区段(112)通过载体(130)至少暂时地保持在一起；
·其中，电子构件(114)在已经形成所述至少一个第二凹部之后有助于将衬底区段(112)保持在一起。
11.根据权利要求10所述的方法，其中，所述方法包括将电子构件(114)安装在所述衬底(102)的前侧(106)上，其中，所述方法特别是包括：
使用由电子构件(114)和与电子构件(114)连接的临时载体组成的配置作为载体(130)，或者
使用电子构件(114)作为载体(130)。
12.根据权利要求11所述的方法，其中，所述方法包括通过将衬底区段(112)保持在一起并形成准备制造的封装体(100)的一部分的连接结构(116)将电子构件(114)与衬底(102)连接。
13.根据权利要求10至12中任一项所述的方法，其中，所述方法包括仅形成填充所述至少一个第一凹部(104)的至少一部分并填充所述至少一个第二凹部(108)的至少一部分的单个包封物(124)。
14.根据权利要求11至13中任一项所述的方法，其中，所述方法包括：
将电子构件(114)的上主表面安装在载体(130)上；
然后，通过包封物(124)包封所述电子构件(114)的至少一部分和所述衬底(102)的仅一部分；
然后，从所述电子构件(114)移除所述载体(130)。
15.根据权利要求11至13中任一项所述的方法，其中，所述方法包括：
将衬底(102)的背侧(110)安装在载体(130)上；
然后，通过包封物(124)包封电子构件(114)的至少一部分和衬底(102)的仅一部分；
然后，从所述衬底(102)移除所述载体(130)。
16.根据权利要求14或15所述的方法，其中，所述方法包括将包封物材料引导通过所述衬底(102)的由所述至少一个第一凹部(104)和所述至少一个第二凹部(108)形成的至少一个通孔，其中，所述方法特别是包括：
使用共同衬底(102)同时制造多个封装体(100)；
使用共同包封物(124)同时包封共同衬底(102)的一部分和所述封装体(100)的多个电子构件(114)的至少一部分；以及
随后通过仅切割通过包封物(124)的材料而不切割通过衬底(102)的材料来分离封装体(100)。
17.根据权利要求11至16中任一项所述的方法，其中，所述方法包括：
用模制型包封物(124)包封电子构件(114)和衬底(102)；以及
然后，特别是通过湿式喷砂或磨削，暴露衬底(102)的背侧(110)的至少一部分。
18.根据权利要求10至17中任一项所述的方法，其中，所述方法包括通过由蚀刻、激光加工、添加加工、喷砂、铣削和激光烧蚀组成的组中的一种形成所述至少一个第一凹部(104)和所述至少一个第二凹部(108)中的至少一个。
19.根据权利要求10至18中任一项所述的方法，其中，所述方法包括：
将载体(130)至少部分地嵌入衬底(102)的所述至少一个第二凹部(108)中；
然后，形成所述至少一个第一凹部(104)，并将载体(130)的材料从所述至少一个第二凹部(108)至少部分地移除；
然后，通过包封物(124)可选地包封衬底(102)的包括所述至少一个第二凹部(108)的至少一部分的部分。
CN202011106277.4A 2019-10-15 2020-10-15 具有分离的衬底区段的封装体 Pending CN112670252A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019127791.4 2019-10-15
DE102019127791.4A DE102019127791B4 (de) 2019-10-15 2019-10-15 Package mit separaten Substratabschnitten und Verfahren zum Herstellen eines Packages

Publications (1)

Publication Number Publication Date
CN112670252A true CN112670252A (zh) 2021-04-16

Family

ID=75155888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011106277.4A Pending CN112670252A (zh) 2019-10-15 2020-10-15 具有分离的衬底区段的封装体

Country Status (3)

Country Link
US (1) US11710684B2 (zh)
CN (1) CN112670252A (zh)
DE (1) DE102019127791B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828032B (zh) * 2021-08-30 2024-01-01 台灣積體電路製造股份有限公司 封裝結構及其形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111306A (en) 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US6815806B1 (en) 2003-07-17 2004-11-09 International Business Machines Corp. Asymmetric partially-etched leads for finer pitch semiconductor chip package
JP2007157846A (ja) 2005-12-01 2007-06-21 Mitsui High Tec Inc 半導体装置の製造方法
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
WO2011026261A1 (en) 2009-09-02 2011-03-10 Tunglok Li Ic package and method for manufacturing the same
CN102842515A (zh) 2011-06-23 2012-12-26 飞思卡尔半导体公司 组装半导体器件的方法
JP2014518455A (ja) 2011-07-03 2014-07-28 イオプレックス リミテッド 熱的に溶融されるパッケージ構成要素を伴うリードキャリア
US8623711B2 (en) 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US10199321B2 (en) 2015-09-03 2019-02-05 Bridge Semiconductor Corporation Interconnect substrate having cavity for stackable semiconductor assembly, manufacturing method thereof and vertically stacked semiconductor assembly using the same
TWI517343B (zh) * 2014-03-25 2016-01-11 恆勁科技股份有限公司 覆晶堆疊封裝結構及其製作方法
KR101905240B1 (ko) * 2015-01-29 2018-10-05 앰코테크놀로지코리아(주) 반도체 패키지 및 이의 제조 방법
KR101647587B1 (ko) * 2015-03-03 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US10727151B2 (en) 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
US10529672B2 (en) 2017-08-31 2020-01-07 Stmicroelectronics, Inc. Package with interlocking leads and manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828032B (zh) * 2021-08-30 2024-01-01 台灣積體電路製造股份有限公司 封裝結構及其形成方法

Also Published As

Publication number Publication date
US20210111108A1 (en) 2021-04-15
DE102019127791B4 (de) 2022-09-01
DE102019127791A1 (de) 2021-04-15
US11710684B2 (en) 2023-07-25

Similar Documents

Publication Publication Date Title
US9613930B2 (en) Semiconductor device and method for manufacturing a semiconductor device
JP5723153B2 (ja) スルーボディ導電性ビアを備えたパッケージ化された集積回路デバイス、及び、それを製造する方法
KR101587561B1 (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
US20090014876A1 (en) Wafer level stacked package having via contact in encapsulation portion and manufacturing method thereof
CN111293088A (zh) 具有激光可激活模塑化合物的半导体封装
US7977161B2 (en) Method of manufacturing a semiconductor package using a carrier
CN103715166A (zh) 用于部件封装件的装置和方法
US7858512B2 (en) Semiconductor with bottom-side wrap-around flange contact
CN101546718A (zh) 半导体装置封装和制造半导体装置封装的方法
KR20060042872A (ko) 반도체장치의 실장 방법
TW200807683A (en) Three-dimensional stackable semiconductor package, matrix, and method of packaging
US10177112B2 (en) Attaching chip attach medium to already encapsulated electronic chip
US10109564B2 (en) Wafer level chip scale semiconductor package
US11710684B2 (en) Package with separate substrate sections
US10930604B2 (en) Ultra-thin multichip power devices
US20170178993A1 (en) Electronic component and methods of manufacturing the same
US11264356B2 (en) Batch manufacture of packages by sheet separated into carriers after mounting of electronic components
TW202226464A (zh) 具有堆疊被動組件的多層半導體封裝
CN112310006A (zh) 具有承载件、层压体和位于两者间的构件的包封的封装体
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
US20240006260A1 (en) Encapsulated package with exposed electrically conductive structures and sidewall recess
US11710686B2 (en) Semiconductor package structures and methods of manufacture
US20240030208A1 (en) Heterogeneous embedded power device package using dam and fill
US20220270960A1 (en) Open-Cavity Package for Chip Sensor
JP2004031561A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination