DE102019127791A1 - Package mit separaten Substratabschnitten - Google Patents

Package mit separaten Substratabschnitten Download PDF

Info

Publication number
DE102019127791A1
DE102019127791A1 DE102019127791.4A DE102019127791A DE102019127791A1 DE 102019127791 A1 DE102019127791 A1 DE 102019127791A1 DE 102019127791 A DE102019127791 A DE 102019127791A DE 102019127791 A1 DE102019127791 A1 DE 102019127791A1
Authority
DE
Germany
Prior art keywords
substrate
electronic component
recess
package
sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019127791.4A
Other languages
English (en)
Other versions
DE102019127791B4 (de
Inventor
Frank Singer
Martin Gruber
Thorsten Meyer
Thorsten Scharf
Peter Strobel
Stefan Woetzel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102019127791.4A priority Critical patent/DE102019127791B4/de
Priority to US17/070,427 priority patent/US11710684B2/en
Priority to CN202011106277.4A priority patent/CN112670252A/zh
Publication of DE102019127791A1 publication Critical patent/DE102019127791A1/de
Application granted granted Critical
Publication of DE102019127791B4 publication Critical patent/DE102019127791B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Ein Package (100), aufweisend ein Substrat (102) mit mindestens einer ersten Aussparung (104) an einer Vorderseite (106) und mindestens einer zweiten Aussparung (108) an einer Rückseite (110), wobei das Substrat (102) durch die mindestens eine erste Aussparung (104) und die mindestens eine zweite Aussparung (108) in eine Mehrzahl separater Substratabschnitte (112) separiert ist, ein elektronisches Bauteil (114), das an der Vorderseite (106) des Substrats (102) montiert ist, und ein einziges Verkapselungsmittel (124), das mindestens einen Teil der mindestens einen ersten Aussparung (104) und mindestens einen Teil der mindestens einen zweiten Aussparung (108) füllt, wobei das Verkapselungsmittel (124) Seitenwände (150) von mindestens einem der Substratabschnitte (112) entlang mindestens eines Teils einer vertikalen Erstreckung (D) des besagten mindestens einen Substratabschnitts (112) vollumfänglich umgibt, ohne durch den besagten mindestens einen Substratabschnitt (112) entlang einer gesamten vertikalen Erstreckung (d) unterbrochen zu werden, über welche hinweg das Verkapselungsmittel (124) den besagten mindestens einen Substratabschnitt (112) umgibt.

Description

  • Hintergrund
  • Die vorliegende Erfindung betrifft ein Package und ein Verfahren zum Herstellen eines Package.
  • Ein Package kann ein elektronisches Bauteil aufweisen, zum Beispiel einen Halbleiterchip, das auf einem Leitungsrahmen montiert ist. Packages können als verkapseltes elektronisches Bauteil verkörpert werden, das auf einem Leitungsrahmen montiert ist, wobei sich elektrische Kontakte aus dem Verkapselungsmittel heraus erstrecken können und mit einer elektronischen Peripherie gekoppelt sein können.
  • Zusammenfassung
  • Es mag ein Bedürfnis bestehen, ein Package mit geringem Aufwand herzustellen.
  • Gemäß einer exemplarischen Ausführungsform ist ein Package bereitgestellt, das ein Substrat mit mindestens einer ersten Aussparung an einer Vorderseite und mindestens einer zweiten Aussparung an einer Rückseite, wobei das Substrat durch die mindestens eine erste Aussparung und die mindestens eine zweite Aussparung in eine Mehrzahl von separaten Substratabschnitten separiert ist, ein an der Vorderseite des Substrats montiertes elektronisches Bauteil, und ein einziges Verkapselungsmittel aufweist, das mindestens einen Teil der mindestens einen ersten Aussparung und mindestens einen Teil der mindestens eine zweiten Aussparung füllt, wobei das Verkapselungsmittel Seitenwände mindestens eines der Substratabschnitte entlang mindestens eines Teils einer (insbesondere entlang einer ganzen) vertikalen Erstreckung des besagten mindestens einen Substratabschnitts vollumfänglich umgibt, ohne von dem besagten mindestens einen Substratabschnitt entlang einer gesamten vertikalen Erstreckung unterbrochen zu werden (insbesondere so, dass das Verkapselungsmittel einen seitlichen elektrischen Zugang zu dem besagten mindestens einen Substratabschnitt verunmöglicht), über die das Verkapselungsmittel den besagten mindestens einen Substratabschnitt umgibt.
  • Gemäß einer anderen exemplarischen Ausführungsform ist ein Verfahren zum Herstellen eines Packages bereitgestellt, wobei das Verfahren ein Montieren eines Trägers an und/oder über einem Substrat aufweist, ein Bilden mindestens einer ersten Aussparung an einer Vorderseite des Substrats und ein Bilden mindestens einer zweiten Aussparung an einer Rückseite des Substrats (insbesondere verbunden mit der mindestens einen ersten Aussparung, um dadurch ein Durchgangsloch zu bilden) aufweist, so dass das Substrat durch die mindestens eine erste Aussparung und die mindestens eine zweite Aussparung in eine Mehrzahl von separaten Substratabschnitten separiert wird und so dass die separaten Substratabschnitte zumindest temporär durch den Träger zusammengehalten werden.
  • Gemäß einer exemplarischen Ausführungsform ist ein Package bereitgestellt, bei dem vorderseitige erste Aussparungen und rückseitige zweite Aussparungen zusammenwirken, um so Öffnungen in einem Substrat zu bilden, das zum mechanischen Tragen und/oder elektrischen Anschließen von einem oder mehreren elektronischen Bauteilen verwendet werden kann. Dadurch entstehen separate elektrisch leitfähige Substratabschnitte, die zum Beispiel mit dem elektronischen Bauteil gekoppelt werden können und/oder mit einer elektronischen Umgebung des Package gekoppelt werden können, um eine ordnungsgemäße elektrische Verbindung innerhalb des Package herzustellen. Zum Beispiel können erste und zweite Aussparungen unterschiedlicher seitlicher und/oder vertikaler Abmessungen und/oder Positionen funktional zusammenwirken, um Umverdrahtungsstrukturen, etc., zu bilden. Der beschriebene Herstellungsprozess ist mit einer gleichzeitigen Herstellung mehrerer Packages als Batch kompatibel, wodurch ein hoher Durchsatz im industriellen Maßstab gefördert wird. Gleichzeitig weisen die hergestellten Packages eine einwandfreie elektrische und mechanische Zuverlässigkeit auf. Vorteilhafterweise kann ein einziges Verkapselungsmittel ausreichen, um Bestandteile des Package zu verkapseln und um auch dazu beizutragen, die Bestandteile und das fertig hergestellte Package zusammenzuhalten. Insbesondere kann ein solches Verkapselungsmittel seitlich mindestens einen Teil der Substratabschnitte zur Unterstützung der mechanischen Integrität des Package seitlich vollumfänglich umgeben. Es kann auch vorteilhaft sein, einen temporären (das heißt nicht Bestandteil des fertig hergestellten Package bildenden) oder einen permanenten (das heißt Bestandteil des fertig hergestellten Package bildenden) Träger zum Zusammenhalten separater Substratabschnitte zu verwenden, die durch Separieren eines zuvor integralen Substrats durch Bildung besagter Aussparungen erzeugt werden können, die von der Vorderseite und der Rückseite zusammenwirken können, um das Substrat zu separieren.
  • In einem Aspekt einer exemplarischen Ausführungsform kann das Package nur ein einziges Verkapselungsmittel (zum Beispiel eine einzelne Mold-Komponente) aufweisen. Das besagte Verkapselungsmittel kann die eine oder mehreren ersten Aussparungen teilweise oder vollständig füllen und kann die eine oder mehreren zweiten Aussparungen teilweise oder vollständig füllen. Mit nur einem einzigen Verkapselungsmittel genügt ein einziger Verkapselungsprozess, was den Herstellungsprozess erheblich vereinfacht. Darüber hinaus kann dies die Anzahl der Materialschnittstellen innerhalb des Package klein halten, was die Haftungseigenschaften und damit die mechanische Leistungsfähigkeit weiter verbessert.
  • In einem weiteren Aspekt einer exemplarischen Ausführungsform kann das Package mit einem Träger hergestellt werden, der - temporär oder permanent - die angesprochenen separierten Substratabschnitte zumindest während eines Teils des Herstellungsprozesses zusammenhält. Durch das Verbinden eines Substrats mit einem solchen Träger ist es zum Beispiel möglich, das Substrat in die besagten einzelnen Substratabschnitte zu separieren, ohne die mechanische Integrität zu verlieren. Zum Beispiel kann das Verbinden des Trägers an das Substrat nach dem Bilden einer oder mehrerer Aussparungen an einer der Vorder- und Rückseite des Substrats und vor dem Bilden weiterer Aussparungen an der jeweils anderen Seite des Substrats erfolgen. Dadurch kann das Substrat durch den angeschlossenen Träger während eines Bildens von Durchgangslöchern durch vorderseitige und rückseitige Bearbeitung mechanisch stabilisiert werden. Somit kann eine hohe räumliche Genauigkeit der Bestandteile des Package gewährleistet werden, was die mechanische Integrität und die elektrische Leistungsfähigkeit des Package verbessern kann.
  • Beschreibung weiterer exemplarischer Ausführungsformen
  • Im Folgenden werden weitere exemplarische Ausführungsformen des Verfahrens und des Package erläutert.
  • Im Rahmen der vorliegenden Anmeldung kann der Begriff „Package“ insbesondere ein elektronisches Gerät bezeichnen, das zum Beispiel eine oder mehrere elektronische Bauteile aufweisen kann, das oder die auf einem Substrat montiert und optional mit einem Verkapselungsmittel verpackt ist oder sind. Weiter optional können ein oder mehrere elektrisch leitfähige Kontaktelemente (zum Beispiel Bonddrähte oder Clips) in ein Package eingebaut werden, zum Beispiel zur elektrischen Kopplung des/der elektronischen Bauteils/e mit dem Substrat.
  • Im Rahmen der vorliegenden Anmeldung kann der Begriff „Substrat“ insbesondere eine Stützstruktur (vorzugsweise, aber nicht notwendigerweise elektrisch leitfähig) bezeichnen, die als eine mechanische Stütze für die eine oder mehrere elektronische Bauteile dient und auch zur elektrischen Verbindung zwischen dem/den elektronischen Bauteil/en und der Peripherie des Package beitragen kann. Mit anderen Worten kann das Substrat eine mechanische Stützfunktion und eine elektrische Verbindungsfunktion erfüllen.
  • Im Rahmen der vorliegenden Anmeldung kann der Begriff „elektronisches Bauteil“ insbesondere einen Halbleiterchip (insbesondere einen Leistungshalbleiterchip), ein aktives elektronisches Gerät (zum Beispiel einen Transistor), ein passives elektronisches Gerät (zum Beispiel eine Kapazität oder eine Induktivität oder einen ohmschen Widerstand), einen Sensor (zum Beispiel ein Mikrofon, einen Lichtsensor oder einen Gassensor), einen Aktor (zum Beispiel einen Lautsprecher) und ein mikroelektromechanisches System (MEMS) aufweisen. Insbesondere kann es sich bei dem elektronischen Bauteil um einen Halbleiterchip mit mindestens einem integrierten Schaltungselement (zum Beispiel einer Diode oder einem Transistor) in einem Oberflächenbereich davon handeln. Das elektronische Bauteil kann ein nackter Chip sein oder kann bereits verpackt oder verkapselt sein.
  • Im Rahmen der vorliegenden Anmeldung kann der Begriff „Aussparung“ insbesondere eine Öffnung, eine Einbuchtung oder ein Blindloch bezeichnen, die oder das sich von einer entsprechenden Hauptoberfläche des zum Beispiel plattenförmigen Substrats in das Material des Substrats erstreckt. So können sich zum Beispiel eine oder mehrere erste Aussparungen von einer Vorderseite der ersten Hauptoberfläche in das zum Beispiel plattenförmige Substrat erstrecken, wohingegen sich die eine oder mehreren zweiten Aussparungen von einer Rückseite oder einer gegenüberliegenden zweiten Hauptoberfläche in das zum Beispiel plattenförmige Substrat erstrecken können. So können sich zum Beispiel eine jeweilige erste Aussparung, die sich von der Vorderseite in das Substrat erstreckt, und eine zugeordnete zweite Aussparung, die sich von der Rückseite in das Substrat erstreckt, so kombinieren, dass sich ein Durchgangsloch bildet, das sich durch das gesamte zum Beispiel plattenförmige Substrat erstreckt. Zum Beispiel können die Aussparungen durch Ätzen, mechanisches Bohren oder Laserbohren, das heißt durch Entfernen von Material des Substrats, gebildet werden.
  • Im Rahmen der vorliegenden Anmeldung kann der Begriff „Substratabschnitte“ insbesondere einzelne inselförmige und (mechanisch und/oder elektrisch) unverbundene Bereiche eines ursprünglich integralen Körpers bezeichnen, der das Substrat bildet. Daher können die Substratabschnitte physisch separierte und gegenseitig beabstandete Abschnitte des Substratkörpers sein.
  • Im Rahmen der vorliegenden Anmeldung kann der Begriff „Verkapselungsmittel“ insbesondere ein im Wesentlichen elektrisch isolierendes und vorzugsweise thermisch leitfähiges Material bezeichnen, das ein elektronisches Bauteil (zum Beispiel hermetisch) umgibt und optional Teil eines Substrats ist, um mechanischen Schutz, elektrische Isolierung und optional einen Beitrag zur Wärmeabfuhr während des Betriebs zu leisten. Ein solches Verkapselungsmittel kann zum Beispiel eine Mold-Verbindung sein. Beim Verkapseln durch Molden kann zum Beispiel Spritzguss-Molden oder Transfer-Molden durchgeführt werden.
  • Ein Hauptpunkt einer exemplarischen Ausführungsform ist die Bereitstellung eines Packaging-Konzepts auf Panel-Ebene, bei dem ein elektronisches Bauteil (insbesondere als Halbleiterchip verkörpert) auf einen halb geätzten Leitungsrahmen-ähnlichen Substratkörper mit dem elektronischen Bauteil zugewandten ersten Aussparungen oder Hohlräumen platziert wird. Das Substrat kann dann nach der Montage des elektronischen Bauteils von der Rückseite bearbeitet (insbesondere geätzt) werden. Das elektronische Bauteil kann optional durch eine oder mehrere Schutzschichten vor einem Ätzmittel geschützt werden, die opfernd sein können (das heißt die nachfolgend entfernt werden können). Das Substrat kann durch die zusammenwirkenden Materialentfernungsverfahren zum Bilden der vorderseitigen ersten Aussparungen und der rückseitigen zweiten Aussparungen in separate Substratabschnitte vereinzelt werden. Die dadurch erzeugten Leitungsrahmen-ähnlichen Substratabschnitte können durch eine Verbindungsstruktur (zum Beispiel eine Chip-Verbindungs/- Montage-Schicht) an Ort und Stelle gehalten werden. Die resultierenden Substratabschnitte (die auch als Leitungsrahmenstrukturen bezeichnet werden können) können einen oder mehrere Hinterschnitte (gebildet durch die zusammenwirkenden ersten und zweiten Aussparungen) zur Erhöhung des Stromkriechabstandes, zum Umleiten und zur Erzielung einer Mold-Verriegelung haben.
  • In einer Ausführungsform sind die Substratabschnitte geätzte Strukturen, das heißt sind durch vorderseitiges Ätzen zum Bilden der einen oder mehreren ersten Aussparungen und durch rückseitige Ätzen zum Bilden der einen oder mehreren zweiten Aussparungen gebildet. Entsprechend kann das Verfahren ein Bilden von mindestens einer der mindestens einer ersten Aussparung und der mindestens einer zweiten Aussparung durch Ätzen aufweisen. Ein Fachmann wird verstehen, dass sich die Form von Substratabschnitten, die durch Ätzen erzeugt werden, erheblich von denen unterscheidet, die durch andere Herstellungsverfahren, wie zum Beispiel Sägen, gebildet werden. In anderen Ausführungsformen können jedoch die ersten und zweiten Aussparungen durch ein anderes Verfahren gebildet werden, zum Beispiel durch Laserschneiden zur Erzeugung laserbearbeiteter Strukturen oder durch additive Verarbeitung. Zusätzlich oder alternativ ist es auch möglich, dass die besagten Strukturen durch additive Metallabscheidung, durch Prägung, durch Heißprägen, durch Fräsen und durch Erosion gebildet werden. Darüber hinaus können Sandstrahlen und Laserablation auch für das Bilden der besagten Strukturen durchgeführt werden.
  • In einer Ausführungsform ist mindestens einer der Substratabschnitte vollumfänglich von dem Verkapselungsmittel umgeben. Es ist auch möglich, dass eine vertikale Endfläche des besagten mindestens einen Substratabschnitts, der vollumfänglich von dem Verkapselungsmittel umgebene Seitenwände hat, elektrisch mit dem elektronischen Bauteil verbunden ist. Zusätzlich oder alternativ ist es möglich, dass eine vertikale Endfläche des besagten vollumfänglich verkapselten Substratabschnitts in Bezug auf das Verkapselungsmittel freigelegt ist. Daher können vollständig verkapselte Substratabschnitte dennoch eine elektrische Funktion an ihrem oberen Ende bzw. ihrem unteren Ende erfüllen.
  • In einer Ausführungsform sind zumindest einige der Substratabschnitte Leiterstrukturen. Während des Betriebs des Package können die besagten Substratabschnitte somit zum Leiten von elektrischem Strom verwendet werden.
  • In einer Ausführungsform bilden die mindestens eine erste Aussparung und die mindestens eine zweite Aussparung mindestens ein Durchgangsloch, das sich durch das Substrat erstreckt. Bilden eine jeweilige der einen oder mehreren ersten Aussparungen und eine zugeordnete der einen oder mehreren zweiten Aussparungen zusammen ein Durchgangsloch, das sich durch die gesamte Dicke des (zum Beispiel plattenförmigen) Substrats erstreckt, können die Aussparungen eine gewünschte Separierung eines zuvor integralen Substratkörpers in mehrere einzelne Substratabschnitte herstellen. Darüber hinaus können solche ein oder mehreren Durchgangslöcher, die sich durch den Substratkörper erstrecken, auch einen Fluss eines noch fließfähigen, flüssigen oder viskosen Vorläufers eines Verkapselungsmittels durch die eine oder mehreren Durchgangslöcher und damit in Lücken des Package fördern. Danach kann das Verkapselungsmaterial durch Aushärtung verfestigt werden und kann zum Beispiel zumindest teilweise innerhalb der Aussparungen verbleiben.
  • In einer Ausführungsform hat die mindestens eine erste Aussparung eine andere, insbesondere eine kleinere, seitliche Erstreckung als die mindestens eine zweite Aussparung. Wenn die erste Aussparung eine kleinere seitliche Breite hat (das heißt eine kleinere Dimension in einer Ebene senkrecht zu einer vertikalen Dickenrichtung eines plattenförmigen Substrats), können die Substratabschnitte eine elektrische Umverdrahtungsfunktion erfüllen. Dies bedeutet, dass sie eine Übertragungsfunktion zum Übersetzen zwischen den kleinen Abmessungen der Halbleiterwelt (zum Beispiel Abmessungen und Abstände von Pads des elektronischen Bauteils) und den größeren Abmessungen einer Montagebasis (zum Beispiel einer Leiterplatte, PCB) ausbilden können, an der das Package montiert werden kann.
  • In einer Ausführungsform bilden die mindestens eine erste Aussparung und die mindestens eine zweite Aussparung mindestens einen Hinterschnitt des Substrats an der Rückseite. Das Bilden eines solchen Hinterschnitts kann die Länge eines Kriechstroms erhöhen, der von einer Außenseite des Package in unerwünschter Weise bis zu dem elektronischen Bauteil in einem Inneren des Package fließt, das vorzugsweise verkapselt ist. Anschaulich gesprochen können solche Hinterschnitte eine komplizierte und lange Trajektorie für einen solchen unerwünschten Kriechstrom schaffen und können somit Kriechströme, die sich in ein Äußeres des Package erstrecken, effizient unterdrücken. Darüber hinaus können solche ein oder mehreren Hinterschnitte auch eine ordnungsgemäße Verriegelung zwischen Verkapselungsmittel und Substratabschnitten fördern.
  • In einer Ausführungsform weist das Package eine Verbindungsstruktur auf, die das elektronische Bauteil mit zumindest einem Teil der Substratabschnitte verbindet und die Substratabschnitte zusammenhält. Entsprechend kann das Verfahren ein Verbinden des elektronischen Bauteils mit dem Substrat durch eine Verbindungsstruktur aufweisen, die zumindest einen Teil der Substratabschnitte zusammenhält und Teil des fertig hergestellten Package ist. Im Rahmen der vorliegenden Anmeldung kann der Begriff „Verbindungsstruktur“ insbesondere einen physischen Körper oder ein Material bezeichnen, der oder das das elektronische Bauteil und die mehreren Substratabschnitte zusammenhält. Mit anderen Worten können die Verbindungskörper und das elektronische Bauteil ohne die Verbindungsstruktur vor dem Einkapseln unverbunden sein. Insbesondere kann es sich bei der Verbindungsstruktur um eine Struktur handeln, die zusätzlich zu einem Verkapselungsmittel bereitgestellt wird. Dadurch kann die Verbindungsfunktion des Verbindungskörpers, der insbesondere die ansonsten einzelnen Substratabschnitte zusammenhält, bereits vor der Verkapselung von Substrat und elektronischem Bauteil wirksam sein, das heißt kann eine ordnungsgemäße Verbindung der Substratabschnitte und des elektronischen Bauteils während der Herstellung eines Package gewährleisten. Um eine elektrische Funktionalität mit einer ordnungsgemäßen mechanischen Integrität zu kombinieren, können die einzelnen Substratabschnitte also, sogar vor dem Verkapseln des Package, durch eine Verbindungsstruktur zusammengehalten werden, die die besagten Substratabschnitte mit dem elektronischen Bauteil verbindet. Durch diese Maßnahme kann die räumliche Genauigkeit der einzelnen Bestandteile des Package auch in einem frühen Stadium des Herstellungsprozesses gewährleistet werden.
  • In einer Ausführungsform weist die Verbindungsstruktur eine Bauteilbefestigungsstruktur auf, die insbesondere mindestens eine von einer Lötstruktur und einer Unterfüllung aufweist, durch die das elektronische Bauteil an der Vorderseite des Substrats befestigt wird. Daher kann die integrale Verbindung der einzelnen Substratabschnitte durch ein Material ausgebildet werden, durch das das elektronische Bauteil montiert wird und das mit dem Substrat verbunden ist. Ein solches Material kann zum Beispiel ein Lötmaterial sein, durch das zum Beispiel mehrere Pads des elektronischen Bauteils mit den unterschiedlichen Substratabschnitten lötverbunden sind.
  • Zusätzlich oder alternativ kann die Verbindungsstruktur durch eine Unterfüllung gebildet werden, die an einer dem Substrat zugewandten Unterseite des elektronischen Bauteils, auf dem es montiert ist, bereitgestellt werden kann. Eine solche Unterfüllung kann auch zum Verbinden der einzelnen Substratabschnitte beitragen. Daher kann das Material der Verbindungsstruktur elektrisch leitfähig sein (zum Beispiel kann es durch mehrere separate Lötpunkte bereitgestellt sein) und/oder kann elektrisch isolierend sein (zum Beispiel eine dielektrische Unterfüllung).
  • In einer Ausführungsform weist die Verbindungsstruktur einen Clip auf, der eine obere Hauptoberfläche des elektronischen Bauteils mit der Vorderseite des Substrats verbindet. Daher kann die Verbindungsstruktur ein Clip sein, der ein Pad an einer oberen Hauptoberfläche des elektronischen Bauteils (das heißt einer Hauptoberfläche des elektronischen Bauteils, die dem Substrat abgewandt ist) elektrisch mit einer Hauptoberfläche des Substrats verbindet, an der das elektronische Bauteil montiert ist. Ein solcher Clip kann somit eine zweifache Funktion erfüllen, das heißt das elektronische Bauteil elektrisch mit dem Substrat verbinden und zusätzlich die einzelnen Substratabschnitte in Zusammenwirkung mit dem elektronischen Bauteil zusammenhalten.
  • In einer Ausführungsform kann es auch möglich sein, dass mindestens ein Bonddraht (der eine obere Hauptoberfläche des elektronischen Bauteils mit der Vorderseite des Substrats verbindet) zu der Verbindungsstruktur beiträgt oder diese bildet. Ein solcher Bonddraht kann zum Beispiel einen kreisförmigen Querschnitt oder einen flachen Querschnitt haben (so dass er dann als Bondband bezeichnet werden kann). Auch durch Bonddrähte kann es möglich sein, das elektronische Bauteil nicht nur elektrisch mit dem Substrat zu verbinden, sondern darüber hinaus kann ein oder mehrere Bonddrähte auch eine Verbindung zwischen dem elektronischen Bauteil und den mehrfachen Substratabschnitten herstellen und so die Substratabschnitte zusammenhalten.
  • In einer Ausführungsform hat zumindest ein Teil der Substratabschnitte eine andere, insbesondere eine kleinere, seitliche Erstreckung an der Vorderseite als an der Rückseite. Insbesondere können die Substratabschnitte dadurch eine Umverdrahtungsstruktur bilden. In Übereinstimmung mit den unterschiedlichen Abmessungen und/oder Positionen der ersten Aussparungen im Vergleich zu den zweiten Aussparungen können auch die einzelnen Substratabschnitte, die durch die ersten und zweiten Aussparungen begrenzt sind, unterschiedliche Abmessungen und/oder Positionen an der Vorderseite und an der Rückseite der Substratstruktur des Substrats aufweisen. Zum Beispiel können die Substratabschnitte an der Rückseite größere Abmessungen haben als an der Vorderseite. Dadurch können die einzelnen Substratabschnitte eine Umverdrahtungsfunktion haben.
  • In einer Ausführungsform haben unterschiedliche Substratabschnitte unterschiedliche vertikale Erstreckungen. Durch unterschiedliche vertikale Erstreckungen ist es ferner möglich, die einzelnen Substratabschnitte so zu konfigurieren, dass die elektrische Funktionalität des entsprechend separierten Substrats verfeinert wird. Zum Beispiel können sich einige der Substratabschnitte über eine größere vertikale Dimension erstrecken als andere der Substratabschnitte.
  • In einer Ausführungsform weist das Package mindestens ein weiteres elektronisches Bauteil auf, das an der Vorderseite des Substrats montiert ist. So können zum Beispiel das elektronische Bauteil und das mindestens eine weitere elektronische Bauteil nebeneinander an den Substratabschnitten angeordnet sein oder können vertikal übereinander und über den Substratabschnitten gestapelt sein. So können zum Beispiel ein erstes elektronisches Bauteil und ein zweites elektronisches Bauteil auf der gleichen vertikalen Ebene des zum Beispiel plattenförmigen Substrats nebeneinander angeordnet werden. Durch die Bereitstellung mehrerer elektronischer Bauteile kann die elektronische Funktionalität des Package weiter verfeinert werden. In einer spezifischen platzsparenden Konfiguration in einer horizontalen Ebene ist es alternativ möglich, ein erstes elektronisches Bauteil und ein zweites elektronisches Bauteil vertikal zu stapeln. Insbesondere kann eine seitliche oder horizontale Erstreckung eines der elektronischen Bauteile größer sein als die des anderen elektronischen Bauteils, so dass das größere elektronische Bauteil das gesamte erste elektronische Bauteil überspannen und abdecken kann. Dies kann es ermöglichen, eine mechanische Schutzfunktion für das kleinere elektronische Bauteil bereitzustellen.
  • In einer Ausführungsform ist das Substrat elektrisch leitfähig. Genauer gesagt kann das Substrat des Package eine strukturierte Metallplatte sein. Die besagte Metallplatte kann planar sein. In entsprechender Weise können die unterschiedlichen Substratabschnitte koplanar sein, das heißt können sich alle innerhalb einer gemeinsamen Ebene befinden, die durch eine zuvor planare Metallplatte definiert ist. Zu Beginn des Herstellungsprozesses ist es möglich, dass das Substrat eine kontinuierliche planare Metallplatte ist, die dann sowohl von der Vorderseite als auch der Rückseite einem Ätzen zum Bilden der Aussparungen unterzogen wird. Durch die Herstellung des Substrats aus einem metallischen Material kann es eine ordnungsgemäße elektrische Leitfähigkeit bereitstellen. Ein Konfigurieren des Substrats als eine Metallplatte, insbesondere als eine planare Metallplatte, kann ein Strukturieren des Substrats in die einzelnen Substratabschnitte mittels der genannten Aussparungen auf eine platzsparende Weise in einer vertikalen Richtung durchgeführt werden. Daher kann ein kompaktes Package erzeugt werden.
  • In einer anderen Ausführungsform weist das Substrat einen Stapel auf, der aus einer zentralen elektrisch isolierenden und thermisch leitfähigen Schicht (zum Beispiel einer Keramikschicht) gebildet ist, die auf beiden gegenüberliegenden Hauptoberflächen von einer jeweiligen elektrisch leitfähigen Schicht (zum Beispiel einer Kupferschicht oder einer Aluminiumschicht, wobei die jeweilige elektrisch leitfähige Schicht eine kontinuierliche oder eine strukturierte Schicht sein kann) bedeckt ist. Insbesondere kann das Substrat als Direct Copper Bonding (DCB) Substrat oder als Direct Aluminium Bonding (DAB) Substrat verkörpert werden.
  • In einer Ausführungsform weist das Package ein Verkapselungsmittel, insbesondere eine Mold-Verbindung, auf, die nur einen Teil des Substrats und zumindest einen Teil des elektronischen Bauteils verkapselt. Auch nach einer temporärem oder permanentem Verbindung der Substratabschnitte durch den Träger oder eine Verbindungsstruktur vor der Verkapselung kann die Bereitstellung eines Verkapselungsmittels dazu führen, dass die einzelnen Bestandteile des Package langfristig an Ort und Stelle geklebt werden.
  • In einer Ausführungsform wird ein Teil des elektronischen Bauteils in Bezug auf das Verkapselungsmittel freigelegt. Dies kann im Hinblick auf Wärmeableitung von dem an einer Oberfläche freigelegten elektronischen Bauteil während des Betriebs des Package vorteilhaft sein.
  • In einer Ausführungsform weist das Package nur ein einziges Verkapselungsmittel auf. Bei Verwendung nur eines einzigen Verkapselungsverfahrens kann eine effiziente und schnelle Herstellung der Packages erreicht werden.
  • In einer Ausführungsform weist das Substrat ferner mindestens eine Verriegelungsaussparung auf, die zumindest teilweise mit Material des Verkapselungsmittels gefüllt ist, um dadurch das Verkapselungsmittel mit dem Substrat zu verriegeln. Durch das Bilden einer oder mehrerer Verriegelungsaussparungen zusätzlich zu den ersten und zweiten Aussparungen kann es möglich sein, dass ein noch fließfähiger Vorläufer des Verkapselungsmittels (zum Beispiel Mold-Material vor einer Verfestigung) in die eine oder mehrere Verriegelungsaussparungen fließen kann, um so eine angemessene gegenseitige Verriegelung zwischen Verkapselungsmaterial und Substrat auszubilden. Solche Verriegelungsaussparungen können zum Beispiel Blindlöcher oder Durchgangslöcher sein, die sich teilweise oder vollständig durch das Substrat erstrecken und vorzugsweise so konfiguriert sind, dass das Substrat nicht zusätzlich zu der Separierfunktion der ersten und zweiten Aussparungen separiert wird.
  • In einer Ausführungsform weist das Verfahren ein Montieren eines elektronischen Bauteils an der Vorderseite des Substrats auf. Insbesondere kann es möglich sein, eine Anordnung zu verwenden, die aus dem elektronischen Bauteil und einem temporären Trägerkörper gebildet ist, der mit dem elektronischen Bauteil als Träger verbunden ist. Alternativ kann es möglich sein, die elektronische Komponente als permanenten Träger zu verwenden.
  • In einer Ausführungsform weist das Verfahren ein Montieren des Trägers vor dem Bilden mindestens einer der mindestens einen ersten Aussparung und der mindestens einen zweiten Aussparung, insbesondere nach dem Bilden der mindestens einer ersten Aussparung und vor dem Bilden der mindestens einer zweiten Aussparung, auf. Folglich kann der Träger das ursprünglich integrale Substrat mechanisch stützen, während es in isolierte inselartige Substratabschnitte separiert wird.
  • In einer Ausführungsform weist das Verfahren ein Entfernen des Trägers nach Abschluss des Bildens der mindestens einen ersten Aussparung und der mindestens einen zweiten Aussparung und vor Abschluss der Herstellung des Package auf. Daher kann der Träger ein temporärer Träger sein, der nicht Teil des fertig hergestellten Package ist.
  • In einer Ausführungsform weist das Verfahren ein Montieren des Trägers an der Vorderseite des Substrats auf, das zu diesem Zeitpunkt bereits eine oder mehrere erste Aussparungen an der Vorderseite aufweisen kann. Dies ist insbesondere zweckdienlich, um anschließend einen oder mehrere zweite Aussparungen an der Rückseite des Substrats zu bilden, um dadurch das Substrat zu separieren. Substratabschnitte können von dem Träger temporär oder permanent zusammengehalten werden.
  • In einer Ausführungsform weist das Verfahren ein Montieren des Trägers auf, der sich im Wesentlichen über die gesamte Erstreckung des Substrats erstreckt. Infolgedessen kann ein einziger Trägerkörper verwendet werden, um mehrere Substratabschnitte zusammenzuhalten, die durch Bilden der oben angesprochenen Aussparungen separiert werden. Dies vereinfacht das Herstellungsverfahren.
  • In einer Ausführungsform weist das Verfahren ein zumindest teilweises Füllen mindestens einer der mindestens einer ersten Aussparung mit einer Schutzstruktur zum Schutz der elektronischen Bauteile während dem Bilden der mindestens einen zweiten Aussparung, insbesondere durch Ätzen, auf. Durch die temporäre Füllung der ersten Aussparungen und/oder zweiten Aussparungen mit einer Schutzstruktur (die auch als eine Opferstruktur bezeichnet werden kann) kann sichergestellt werden, dass ein Materialfluss in unerwünschte Bereiche des Package während der Herstellung zuverlässig vermieden werden kann. So können zum Beispiel die ersten Aussparungen während dem Bilden der zweiten Aussparungen (zum Beispiel durch Nassätzung) mit der besagten Schutzstruktur gefüllt sein, um so zu vermeiden, dass ein Prozessfluid (zum Beispiel ein Nass-Ätzmittel) durch die gegenwärtig gebildeten zweiten Aussparungen und die zuvor gebildeten ersten Aussparungen an eine Vorderseite eines Substrats und bis zu dem empfindlichen elektronischen Bauteil fließt. Nach Abschluss des Bildens der zweiten Aussparungen können die Schutzstrukturen aus den ersten Aussparungen entfernt werden, um so Durchgangslöcher in dem Substrat zu bilden, die das Letztere in einzelne Substratabschnitte separieren. Es ist auch möglich, dass ein solches Schutzmaterial temporär in der/den zweiten Aussparung(en) platziert wird, zum Beispiel beim Molden, um so einen unerwünschten Fluss einer Mold-Verbindung in bestimmte Teile des Package während der Herstellung zu verhindern.
  • In einer Ausführungsform weist das Verfahren ein Entfernen der Schutzstruktur nach dem Bilden der mindestens eine zweite Aussparung auf. Somit kann die Schutzstruktur von temporärer Natur sein, das heißt kann vor Abschluss der Herstellung des Package entfernt werden und kann daher keinen Teil des fertig hergestellten Package bilden.
  • In einer Ausführungsform weist das Verfahren ein Bilden der mindestens einer ersten Aussparung, insbesondere als mindestens ein Blindloch, auf, bevor das elektronische Bauteil an der Vorderseite des Substrats montiert wird. Daher können die ersten Aussparungen bereits vor der Montage der elektronischen Bauteile erzeugt werden, so dass die empfindlichen elektronischen Bauteile (zum Beispiel winzige Halbleiterchips) während der Herstellung der ersten Aussparungen, zum Beispiel durch Nassätzung, zuverlässig vor Beschädigungen bewahrt werden können.
  • In einer Ausführungsform weist das Verfahren ein Bilden der mindestens einen zweiten Aussparung nach dem Montieren des elektronischen Bauteils an der Vorderseite des Substrats auf. Bei dem Bilden der zweiten Aussparungen nach der Montage der einen oder mehreren elektronischen Bauteile an der Vorderseite des Substrats mit bereits erzeugten ersten Aussparungen kann das elektronische Bauteil dazu beitragen, die Substratabschnitte nach der rückseitigen Ätzung zum Bilden der zweiten Aussparungen zusammenzuhalten. Daher kann der Montageprozess vereinfacht werden, da er auf einem integralen Substratkörper durchgeführt werden kann.
  • In einer Ausführungsform weist das Verfahren ein Montieren einer oberen Hauptoberfläche des elektronischen Bauteils auf einem temporären Träger auf, anschließend wird zumindest ein Teil des elektronischen Bauteils und nur ein Teil des Substrats durch ein Verkapselungsmittel verkapselt, und danach wird der temporäre Träger von dem elektronischen Bauteil entfernt. Ein solcher temporärer Träger kann zum Beispiel eine Stützschicht mit einer Klebefläche sein. Alternativ kann ein solcher temporärer Träger zum Beispiel eine klebrige Glasplatte oder Metallplatte (zum Beispiel eine Aluminiumplatte) sein, die während der Produktion auf ein entsprechendes Gegenstück des Package gepresst wird. In der beschriebenen Ausführungsform kann der temporäre Träger temporär an dem einen oder den mehreren elektronischen Bauteilen befestigt werden und kann nach Abschluss des Bildens von einem oder mehreren Packages entfernt werden.
  • In einer anderen Ausführungsform weist das Verfahren ein Montieren der Rückseite des Substrats auf einem temporären Träger auf, danach wird mindestens ein Teil des elektronischen Bauteils und nur ein Teil des Substrats durch ein Verkapselungsmittel verkapselt, und danach wird der temporäre Träger von dem Substrat entfernt. In dieser alternativen Ausführungsform kann der temporäre Träger temporär mit dem Substrat verbunden werden und kann entfernt werden, bevor die Herstellung des einen oder mehreren Packages abgeschlossen ist.
  • In einer Ausführungsform weist das Verfahren ein Verkapseln von zumindest einem Teil des elektronischen Bauteils und von nur einem Teil des Substrats mit einem Verkapselungsmittel des Mold-Typs durch Kompressions-Molden von der Rückseite des Substrats auf. Durch Kompressions-Molden kann das Mold-Material des Verkapselungsmittels von einer Seite des Substrat zugeführt werden, die dem einen oder mehreren elektronischen Bauteilen gegenüberliegt.
  • In einer Ausführungsform weist das Verfahren ein Führen von Verkapselungsmaterial zu dem elektronischen Bauteil durch mindestens ein Durchgangsloch des Substrats auf, das durch die mindestens eine erste Aussparung und die mindestens eine zweite Aussparung gebildet wird. Die Durchgangslöcher in dem Substrat, die die unterschiedlichen Substratabschnitte definieren und/oder ein oder mehrere Durchgangslöcher, die sich durch das Substrat erstrecken, können dann zum Führen von Mold-Material auch zu der Seite des Substrats verwendet werden, an der das eine oder die mehreren elektronischen Bauteile montiert ist oder sind. Infolgedessen können Lücken, die das elektronische Bauteil umgeben, mit Verkapselungsmaterial gefüllt werden.
  • In einer Ausführungsform weist das Verfahren ein simultanes Herstellen einer Mehrzahl von Packages unter Verwendung eines gemeinsamen Substrats und ein anschließendes Separieren der Packages auf. Daher kann das Herstellungsverfahren als ein Batch-Verfahren zum gemeinsamen Herstellen mehrerer Packages auf Panel-Ebene durchgeführt werden. Dies kann den Durchsatz des Herstellungsprozesses verbessern und die Herstellung von Packages im industriellen Maßstab ermöglichen.
  • In einer Ausführungsform weist das Verfahren ein simultanes Verkapseln eines Teils des gemeinsamen Substrats und zumindest eines Teils einer Mehrzahl von elektronischen Bauteilen der besagten Packages unter Verwendung eines gemeinsamen Verkapselungsmittels auf, und beim Separieren der Packages ein Schneiden nur durch Material des Verkapselungsmittels auf, nicht durch Material des Substrats. Durch das Vereinzeln eines Körpers auf Panel-Ebene, der mehrere noch integral verbundene Packages aufweist, indem nur Material des Verkapselungsmittels, aber nicht Material des Substrats entfernt wird, kann der Vereinzelungsprozess erheblich vereinfacht werden. Zum Beispiel ist ein Durchschneiden einer Mold-Verbindung wesentlich einfacher als ein Durchschneiden eines metallischen Materials des Substrats. Dadurch kann die Effizienz der Herstellung der elektronischen Packages erheblich verbessert werden.
  • In einer Ausführungsform weist das Verfahren eine Einkapselung des elektronischen Bauteils und des Substrats mit einem Verkapselungsmittel des Mold-Typs, und danach ein Freilegen von zumindest einem Teil einer Rückseite des Substrats auf, insbesondere durch Nassstrahlen oder Schleifen. Durch Freilegen eines Teils des Substrats nach der Verkapselung kann sichergestellt werden, dass das erhaltene Package mit einer elektronischen Peripherie des Package verbunden werden kann. Zum Beispiel kann das elektronische Package an einem Montagekörper (zum Beispiel einer Leiterplatte) montiert werden, indem eine elektrisch leitfähige Verbindung zwischen dem verkapselten elektronischen Bauteil und dem Montagekörper hergestellt wird. Dies kann zum Beispiel durch Löten des Package über die freiliegenden Oberflächenabschnitte des Substrats an dem Montagekörper erreicht werden.
  • In einer Ausführungsform wird das elektronische Bauteil mittels mindestens einem von einer Gruppe, die aus einer Lötstruktur, einer Sinterstruktur, einer Schweißstruktur und einer Klebstoffstruktur besteht, an dem Substrat montiert. Es sind jedoch auch andere Verbindungsverfahren möglich.
  • In einer Ausführungsform ist das Substrat als Bulk-Struktur zur mechanischen Unterstützung des montierten elektronischen Bauteils und/oder zur elektrischen Kontaktierung des montierten elektronischen Bauteils konfiguriert. Daher kann das Substrat eine Doppelfunktion erfüllen. Zum einen kann das Substrat das elektronische Bauteil (zum Beispiel an einem Chip-Pad) unterstützen, und zusätzlich kann das Substrat das montierte elektronische Bauteil (zum Beispiel über ein elektrisch leitfähiges Verbindungselement wie ein Bonddraht oder ein Clip) elektrisch an die elektronische Umgebung des Package anschließen.
  • In einer Ausführungsform weist das Package eine Mehrzahl von elektronischen Bauteilen auf, die an dem Substrat montiert sind. Somit kann das Package ein oder mehrere elektronische Bauteile aufweisen (zum Beispiel mindestens ein passives Bauteil, zum Beispiel ein Kondensator, und mindestens ein aktives Bauteil, zum Beispiel ein Halbleiterchip).
  • In einer Ausführungsform kann das Verkapselungsmittel ein Mold, insbesondere ein Kunststoff-Mold, aufweisen. Zum Beispiel kann ein entsprechend verkapselter Körper (insbesondere ein elektronisches Bauteil mit Substrat) bereitgestellt werden, indem der Körper oder die Körper zwischen einem oberen Mold-Werkzeug und einem unteren Mold-Werkzeug platziert wird und flüssiges Mold-Material darin eingespritzt wird. Nach einer Verfestigung des Mold-Materials ist das Bilden des Verkapselungsmittels abgeschlossen. Falls dies gewünscht wird, kann das Mold mit Partikeln gefüllt werden, die seine Eigenschaften verbessern, zum Beispiel seine Wärmeabfuhreigenschaften. In anderen exemplarischen Ausführungsformen kann das Verkapselungsmittel auch ein Laminat oder eine Gusskomponente sein.
  • In einer Ausführungsform weist das Package eine elektrisch leitfähige Verbindungsstruktur auf, die das montierte elektronische Bauteil elektrisch mit dem Substrat verbindet. Zum Beispiel kann die elektrisch leitfähige Verbindungsstruktur mindestens eines aus der Gruppe aufweisen, die aus einem Clip, einer Drahtbindung und einer Bandverbindung besteht. Ein Clip kann ein dreidimensional gebogenes plattenartiges Verbindungselement sein, das zwei planare Abschnitte hat, die mit einer oberen Hauptoberfläche des jeweiligen elektronischen Bauteils und mit einer oberen Hauptoberfläche des Substrats zu verbinden sind, wobei die beiden angesprochenen planaren Abschnitte durch einen schrägen Verbindungsabschnitt geführt werden. Als eine Alternative zu einem solchen Clip ist es möglich, eine Drahtverbindung oder Bandverbindung zu verwenden, die ein flexibler elektrisch leitfähiger drahtförmiger oder bandförmiger Körper ist, der einen Endabschnitt hat, der mit der oberen Hauptoberfläche des jeweiligen elektronischen Bauteils verbunden ist und der einen gegenüberliegenden anderen Endabschnitt hat, der elektrisch mit dem Substrat verbunden ist.
  • In einer Ausführungsform weist das mindestens eine elektronische Bauteil mindestens eines aus der Gruppe auf, die aus einer Steuerungsschaltung, einer Treiberschaltung und einer Leistungshalbleiterschaltung besteht. Alle diese Schaltungen können in einen Halbleiterchip oder separat in unterschiedlichen Chips integriert werden. Zum Beispiel kann eine entsprechende Leistungshalbleiteranwendung durch den/die Chip(s) realisiert werden, wobei integrierte Schaltungselemente eines solchen Leistungshalbleiterchips mindestens einen Transistor (insbesondere einen MOSFET, Metalloxid-Halbleiter-Feldeffekttransistor), mindestens eine Diode, etc. aufweisen können. Insbesondere können Schaltkreise hergestellt werden, die eine Halbbrückenfunktion, eine Vollbrückenfunktion, etc., erfüllen.
  • Als Substrat oder Wafer für die Halbleiterchips kann ein Halbleitersubstrat, das heißt ein Siliziumsubstrat, verwendet werden. Alternativ kann ein Siliziumoxid oder ein anderes Isolatorsubstrat bereitgestellt werden. Es ist auch möglich, ein Germaniumsubstrat oder ein III-V-Halbleitermaterial zu implementieren. Exemplarische Ausführungsformen können in GaN- oder SiC-Technologie implementiert werden.
  • Die vorstehenden und andere Gegenstände, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der folgenden Beschreibung und den beigefügten Ansprüchen in Verbindung mit den beigefügten Zeichnungen, in denen entsprechende Teile oder Elemente durch entsprechende Bezugszeichen bezeichnet werden.
  • Figurenliste
  • Die begleitenden Zeichnungen, die beigefügt sind, um ein weiteres Verständnis exemplarischer Ausführungsformen der Erfindung zu vermitteln und ein Teil der Spezifikation sind, veranschaulichen exemplarische Ausführungsformen der Erfindung.
  • In den Zeichnungen:
    • 1 zeigt ein Blockdiagramm eines Verfahrens zum Herstellen von Packages nach einer exemplarischen Ausführungsform.
    • 2 zeigt eine Querschnittsansicht eines Package nach einer exemplarischen Ausführungsform.
    • 3 zeigt Draufsichten von Packages mit unterschiedlichen Flächen und Eingangs-/Ausgangs-Anzahlen nach anderen exemplarischen Ausführungsformen.
    • 4 bis 6 veranschaulichen Strukturen (Querschnittsansichten in 4 und 5 und eine Draufsicht in 6), die bei Durchführung eines Verfahrens zum Herstellen von Packages nach einer anderen exemplarischen Ausführungsform erhalten werden.
    • 7 bis 13 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 13, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 14 bis 17 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 17, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 18 bis 21 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 21, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 22 bis 25 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 25, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 26 bis 29 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 29, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 30 und 31 zeigen dreidimensionale Ansichten eines Package, das nach einem Herstellungsverfahren gemäß 26 bis 29 nach einer exemplarischen Ausführungsform erhalten wird.
    • 32 bis 37 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 37, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 38 bis 40 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 40, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 41 bis 44 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 44, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 45 bis 49 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 49, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 50 bis 52 veranschaulichen Strukturen (Querschnittsansichten in 51 und 52 und eine Draufsicht in 50), die bei Durchführung eines Verfahrens zum Herstellen von Packages nach einer anderen exemplarischen Ausführungsform erhalten werden.
    • 53 bis 72 zeigen Strukturen von Packages nach anderen exemplarischen Ausführungsformen.
    • 73 bis 78 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 78, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 79 bis 82 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 82, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 83 bis 88 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 88, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 89 bis 95 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 95, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 96 bis 103 veranschaulichen Querschnittsansichten (96 bis 100) und Draufsichten (101 bis 103), die Details eines Resist-Druckens nach exemplarischen Ausführungsformen zeigen.
    • 104 bis 110 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 110, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 111 bis 116 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 116, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 117 bis 121 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 121, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 122 bis 126 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 126, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 127 bis 132 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen von Packages, dargestellt in 132, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
    • 133 zeigt eine dreidimensionale Ansicht von Packages, die nach 127 bis 132 erhalten werden.
  • Detaillierte Beschreibung exemplarischer Ausführungsformen
  • Die Darstellung in der Zeichnung ist schematisch und nicht maßgeblich.
  • Bevor exemplarische Ausführungsformen unter Bezugnahme auf die Figuren ausführlicher beschrieben werden, werden einige allgemeine Überlegungen zusammengefasst, auf deren Grundlage exemplarische Ausführungsformen entwickelt wurden.
  • Ein erster Aspekt exemplarischer Ausführungsformen ist die Bereitstellung eines Fan-In/Fan-Out Panel-Level Packaging-Konzepts. Anschaulich gesprochen kann sich dies auf ein Plattformkonzept beziehen, das durch die Verwendung eines Substrat vom Typ eines Leitungsrahmens mit Routingstrukturen einen reduzierten Prozessaufwand ermöglichen kann.
  • Exemplarische Ausführungsformen können es ermöglichen, eine gewünschte Konstruktionsfreiheit für Merkmale wie Skalierbarkeit von Eingangs-/Ausgangs-Anschlüssen und Packagegröße, Merkmale für hohe Zuverlässigkeit (wie die Haftung von Mold an einem Leitungsrahmen, um eine ordnungsgemäße Mold-Verriegelung zu erreichen) und Merkmale für einen Kriechstromabstand zu erhalten. Darüber hinaus kann ein Herstellungsverfahren nach einer exemplarischen Ausführungsform mit geringem Aufwand ausführbar sein, insbesondere unter Vermeidung mehrerer Mold-Prozesse und/oder durch eine Verhinderung einer langsamen Vereinzelung durch Dicing. Nach den unten näher beschriebenen exemplarischen Ausführungsformen kann es möglich sein, sehr filigrane Merkmale (zum Beispiel durch Bilden von rückseitigen Aussparungen zur Erhöhung des Stromkriechabstandes) unter Verwendung einer Substratkonstruktion eines Leitungsrahmen-ähnlichen Typs zu erzeugen. Insbesondere kann das Durchführen einer zweiten Hälfte einer Ätzung eines vorgeätzten Substrats nach dem Anbringen eines Chips an dem zum Beispiel Leitungsrahmen-artigen Substrat eine sehr vorteilhafte Designoption sein. In Bezug auf Molden kann ein einziges Mold-Verfahren nach einer exemplarischen Ausführungsform ausreichend sein, das heißt insbesondere können zusätzliche Unterfüllverfahren entbehrlich sein. Dies kann eine hohe Stabilität und eine reduzierte Anzahl von Prozessstufen kombinieren.
  • Gemäß einer exemplarischen Ausführungsform kann ein elektronisches Bauteil (zum Beispiel ein Chip) an einem halb geätzten metallischen plattenartigen Substrat mit dem elektronischen Bauteil zugewandten Hohlräumen platziert werden. Das Substrat kann nach der Platzierung des elektronischen Bauteils an dem zuvor integralen Substrat von der Rückseite geätzt werden. Das elektronische Bauteil kann vor dem Ätzmittel durch Schutzschichten oder Strukturen geschützt werden, die opferartig sein können (das heißt die vor Abschluss der Herstellung der Packages entfernt werden können). Die vereinzelten Substratabschnitte können durch eine Chip-Verbindung oder Chip-Montageschicht oder durch eine andere geeignete Verbindungsstruktur an Ort und Stelle gehalten werden. Resultierende separierte Substratabschnitte können Hinterschnitte haben, um den Stromkriechabstand vorteilhaft zu erhöhen, was eine elektrische Umleitung und eine Förderung einer Mold-Verriegelung ermöglicht.
  • In einer Ausführungsform können vereinzelte Substratabschnitte durch einen eingebetteten Clip oder Cliprahmen an Ort und Stelle gehalten werden. Vorteilhafterweise können die vereinzelten Substratabschnitte durch eine starke Chip-Montageschicht an Ort und Stelle gehalten werden. Ein Chip oder ein anderes elektronisches Bauteil kann während des Moldens durch ein Massen-Chip-Transfer-Substrat unterstützt werden. Darüber hinaus können Prozeduren mit vollständigen Leitungsrahmen-Routing-Optionen und einer einzigen Moldstufe-Fähigkeit bereitgestellt werden. In einer exemplarischen Ausführungsform kann sogar ein gemischtes Fan-In/Fan-Out Package-Design möglich sein. Sehr filigrane Umleitungsstrukturen innerhalb eines Mold-Körpers oder eines anderen Verkapselungsmittels können ebenfalls möglich sein. Innerhalb eines solchen Mold-Körpers oder einer anderen Art von Verkapselungsmittel können aufgrund der Stromkriech-Anforderungen geringere Abstände möglich werden als auf der Oberfläche des Package. In einer Ausführungsform können einzelne Substratabschnitte (insbesondere einzelne Leitungsrahmen-artige Pins) durch eine oder mehrere interne Mold-Hohlräume fixiert werden (das heißt können umfänglich von Verkapselungsmaterial umgeben sein), die durch eine gesamte Substratdicke reichen können. Optional können nur äußere Leiter-Pins mit einer zusätzlichen Mold-Verankerung versehen werden. Vorteilhafterweise kann Kompressions-Molden von einer Substratseite aus durchgeführt werden, die einem oder mehreren oberflächenmontierten elektronischen Bauteilen abgewandt ist. Eine weitere vorteilhafte Option ist Kompressions-Molden von der entgegengesetzten Seite (an der eine oder mehrere elektronische Bauteile oberflächenmontiert sein können) mit einem Mold-Fluss unter der Komponente mittels Passierens durch Pin-Lücken (das heißt Durchgangslöcher, welche die separierten Substratabschnitte separieren). In verschiedenen Ausführungsformen kann das Substratlayout „planarer Metallplattentyp“ für unterschiedliche Größen elektronischer Bauteile in einer Hauptrichtung universell sein. Darüber hinaus kann eine Anzahl von Eingangs-/Ausgangs-Kontakten sowie eine Größe eines Package skalierbar sein.
  • Nach einem zweiten Aspekt exemplarischer Ausführungsformen kann ein hoch-rationales Packaging-Konzept mit Umleitungsfähigkeit bereitgestellt werden. Insbesondere ist ein Plattformkonzept bereitgestellt, das es ermöglichen kann, hochparallele oder zumindest hochschnelle Verarbeitungsmöglichkeiten von Metallplatten-basierten Packages zu erhalten.
  • Dies kann herkömmliche Probleme wie den hohen Aufwand herkömmlicher sequenzieller oder serieller Prozesse wie Handhaben eines Panels, Vereinzeln, Verdrahten und Befestigen von Chips überwinden. Solche Prozesse können adressiert werden, indem eine parallele Verarbeitung mit geringem Aufwand mit Packageanforderungen wie Merkmale für hohe Zuverlässigkeit (zum Beispiel Haften von Mold an Substratabschnitten, um eine ordnungsgemäße Mold-Verriegelung zu erhalten), Merkmale für Kriechabstand, LTI (Lead Tip Inspection) Merkmale, etc. zusammengeführt werden. Mit exemplarischen Ausführungsformen können sehr filigrane Merkmale (zum Beispiel Hinterschnitt erzeugende rückseitige Aussparungen zur Erhöhung des Stromkriechabstandes) innerhalb einer Leitungsrahmen-ähnlichen Substratkonstruktion bereitgestellt werden.
  • Das erwähnte Substratkonzept kann für eine parallele Handhabung einzelner Geräte ohne Metall innerhalb der Sägestraße sehr vorteilhaft sein. Dies kann zu einer hohen Dicing-Geschwindigkeit führen. Darüber hinaus können alternative Vereinzelungsverfahren, zum Beispiel durch chemische Entfernung von Opferstrukturen, angewendet werden. Zusammen mit dem Letzterem können LTI-Merkmale bereitgestellt werden. Ein einziges Molden ohne zusätzliche Unterfüllverfahren oder Ähnliches kann in exemplarischen Ausführungsformen ausreichend sein. Für die Verdrahtung werden einfache und hochgradig parallele Ansätze in den Blick genommen, da sie, insbesondere bei großen Substraten, den Fertigungsaufwand reduzieren können.
  • In einer Ausführungsform kann ein halb-geätztes Metallplatten-basiertes Substrat an einem temporären Träger montiert werden, der den halb geätzten Strukturen des Substrats zugewandt ist. Die zweiten halb geätzten Strukturen können in der montierten Stufe an der anderen Seite des Substrats (zum Beispiel aus Kupfer hergestellt) geätzt werden. Es können sehr filigrane Strukturen und Umleitungs-Merkmale erzeugt werden. Optional können resultierende Leitungsrahmen-Inseln oder Substratabschnitte in Position fixiert werden.
  • Vorteilhafterweise können ein oder mehrere Opferschichten an den Umfangsabmessungen einzelner Geräte innerhalb eines Panels in Form des Substrats aufgebracht werden. Folglich kann eine hochgradig parallele Vereinzelung durch Auflösen des Opfermaterials angewendet werden. Nach einer Chips-Befestigung und einem Draht-Bonding kann in einer Verarbeitungsstufe der Mold-Körper gebildet werden, der alle Hinterschnitte des Substrats sowie die Vorder- und Rückseite des Chips oder eines anderen elektronischen Bauteils abdeckt. Darüber hinaus kann es möglich sein, dass ein großes Panel mit mehreren Bereichen eines großen Substrats gebildet werden kann. Bei einem Verdrahten unter Verwendung einer Umverdrahtungsschicht (RDL) kann das Verkapselungsmittel (insbesondere ein einziger Mold-Körper) als dielektrische Schicht der RDL verwendet werden.
  • 1 zeigt ein Blockdiagramm eines Verfahrens zum Herstellen eines Package nach einer exemplarischen Ausführungsform.
  • Unter Bezugnahme auf Block 200 kann das Verfahren ein Montieren eines Trägers an und/oder über einem Substrat aufweisen.
  • Unter Bezugnahme auf Block 210 kann das Verfahren ein Bilden von mindestens einer ersten Aussparung an einer Vorderseite des Substrats aufweisen.
  • Unter Bezugnahme auf Block 220 kann das Verfahren ein Bilden von mindestens einer zweiten Aussparung an einer Rückseite des Substrats aufweisen, so dass das Substrat durch die mindestens eine erste Aussparung und die mindestens eine zweite Aussparung in eine Mehrzahl von separaten Substratabschnitten separiert wird und so dass die separaten Substratabschnitte zumindest temporär durch den Träger zusammengehalten werden.
  • 2 zeigt eine Querschnittsansicht eines Package 100 nach einer exemplarischen Ausführungsform.
  • Das dargestellte Package 100 weist ein Substrat 102 mit einer ersten Aussparung 104 an einer Vorderseite 106 und einer zweiten Aussparung 108 an einer Rückseite 110 auf. Darüber hinaus wird das Substrat 102 durch die erste Aussparung 104 und die zweite Aussparung 108 in separate Substratabschnitte 112 separiert. Darüber hinaus ist ein elektronisches Bauteil 114 an der Vorderseite 106 des Substrats 102 montiert. Ferner ist ein einziges Verkapselungsmittel 124 bereitgestellt, das die erste Aussparung 104 und einen Teil der zweiten Aussparung 108 füllt. Das Verkapselungsmittel 124 umgibt vollumfänglich Seitenwände 150 der Substratabschnitte 112 entlang eines Teils einer vertikalen Erstreckung D des Substratabschnitts 112, ohne durch die besagten Substratabschnitte 112 unterbrochen zu werden. Somit verunmöglicht das Verkapselungsmittel 124 einen seitlichen elektrischen Zugang zu den besagten Substratabschnitten 112 entlang einer gesamten vertikalen Erstreckung d, über die das Verkapselungsmittel 124 die besagten Substratabschnitte 112 umgibt.
  • 3 zeigt Draufsichten von Packages 100 mit unterschiedlichen Flächen A und unterschiedlichen Eingangs-/ Ausgangs-Anzahlen X nach anderen exemplarischen Ausführungsformen. Mit einer Fläche A von 100% können 32 Eingangs-/Ausgangs-Anschlüsse oder Pins ausgebildet werden. Eine Fläche A=100% entspricht einer Packagelänge L von 5 mm. Mit nur 64 % von dieser Fläche können 36 Eingangs-/Ausgangs-Anzahlen ausgebildet werden. Die gleiche Menge von 32 Eingangs-/Ausgangs-Anschlüssen kann mit einer Fläche von 36% ausgebildet werden. In einem anderen Design entspricht eine Fläche von 36% 28 Eingangs-/Ausgangs-Anschlüssen. Mit 30% der Fläche können sogar 24 Pins oder Anschlüsse zur Verfügung gestellt werden. In einem alternativen Design entspricht eine Fläche von 30% 26 Anschlüssen oder Pins. Mit der Flächenreduzierung von 100% auf 30% kann der Pad-Pitch beibehalten werden. Exemplarische Ausführungsformen können für eine fortgesetzte Größenreduzierung sorgen. Darüber hinaus kann eine reduzierte Anzahl von Verarbeitungsstufen für die Herstellung von Packages 100 nach exemplarischen Ausführungsformen ausreichen. Ein solches Package-Fertigungskonzept ist auch in Bezug auf Eingangs-/AusgangsAnschlüsse skalierbar. Daher kann eine hohe Flexibilität eines Package-Designers mit der Möglichkeit kombiniert werden, eine Fan-In- und/oder Fan-Out-Struktur bereitzustellen.
  • 4 bis 6 veranschaulichen Strukturen (Querschnittsansichten in 4 und 5 und eine Draufsicht in 6), die bei Durchführung eines Verfahrens zum Herstellen eines Package 100 gemäß einer anderen exemplarischen Ausführungsform erhalten werden. Die Querschnittsansicht von 4 entspricht einer Querschnittstrajektorie, die in 6 als A-A bezeichnet wird. 5 zeigt die Querschnittsansicht von Figure 4 nach Verkapseln durch ein Verkapselungsmittel 124.
  • Das dargestellte Package 100 weist ein Kupfersubstrat 102 mit einer Mehrzahl von ersten Aussparungen 104 an einer Vorderseite 106 und einer Mehrzahl von zweiten Aussparungen 108 an einer Rückseite 110 des Substrats 102 auf. In der gezeigten Ausführungsform ist das Substrat 102 eine geätzte strukturierte Metallplatte, insbesondere eine strukturierte planare Kupferplatte. Wie gezeigt, wird das Substrat 102 durch Ätzen der Aussparungen 104, 108 in eine Mehrzahl von separaten Substratabschnitten 112 separiert, so dass sie sich paarweise zu Durchgangslöchern verbinden. Folglich sind die Substratabschnitte 112 geätzte Strukturen, die Leiterstrukturen bilden. Ein elektronisches Bauteil 114, wie zum Beispiel ein Halbleiterchip, ist an der Vorderseite 106 des Substrats 102 montiert. Ein einziges Verkapselungsmittel 124 des Mold-Typs füllt die Aussparungen 104, 108 vollständig aus. Genauer gesagt umgibt das Verkapselungsmittel 124 Seitenwände 150 des zentralen Substratabschnitts 112 vollumfänglich in einer ringförmigen Weise und bildet dadurch einen geschlossenen Ring, ohne durch den besagten zentralen Substratabschnitt 112 unterbrochen zu werden. Folglich verunmöglicht das Verkapselungsmittel 124 einen seitlichen elektrischen Zugang zu dem besagten zentralen Substratabschnitt 112. Eine obere vertikale Endfläche des besagten Substratabschnitts 112, der vollumfänglich von dem Verkapselungsmittel 124 umgebende Seitenwände 150 hat, ist elektrisch mit dem elektronischen Bauteil 114 verbunden. Eine untere vertikale Endfläche des besagten Substratabschnitts 112 ist in Bezug auf das Verkapselungsmittel 124 so freigelegt, dass sie elektrisch mit einer elektronischen Umgebung des Package 100 durch Lötstrukturen 230 oder dergleichen verbunden werden kann.
  • Eine Verbindungsstruktur 116 verbindet das elektronische Bauteil 114 mit den Substratabschnitten 112 und hält die Substratabschnitte 112 zusammen. Genauer gesagt weist die Verbindungsstruktur 116 eine Bauteilbefestigungsstruktur 118 auf, die ein Kupfer-Pillar mit einer angeschlossenen Lötstruktur sein kann.
  • Zusammen bilden die erste Aussparungen 104 und die zweiten Aussparungen 108 Durchgangslöcher, die sich durch das Substrat 102 erstrecken. Wie gezeigt, haben die ersten Aussparungen 104 eine kleinere seitliche oder horizontale Erstreckung als die jeweils zugeordnete zweite Aussparung 108. Aufgrund der dargestellten Konfiguration bilden die erste Aussparungen 104 und die zweite Aussparungen 108 Hinterschnitte des Substrats 102 an der Rückseite 110. Durch die beschriebene Konfiguration der Aussparungen 104, 108 haben die Substratabschnitte 112 an der Vorderseite 106 eine kleinere seitliche Erstreckung als an der Rückseite 110. Daher bilden die Substratabschnitte 112 eine in dem dielektrischen Verkapselungsmittel 124 verkapselte Umverdrahtungsstruktur.
  • Verkapselungsmittel 124, das hier als Mold-Verbindung ausgebildet ist, verkapselt einen Teil des Substrats 102 und des elektronischen Bauteils 114. Vorteilhafterweise weist das Package 100 nur ein einziges Verkapselungsmittel 124 auf, um den Herstellungsprozess einfach zu machen.
  • Unter Bezugnahme auf die Ausführungsform von 4 bis 6 kann ein Package 100 mit Fan-In-/Fan-Out-Architektur bereitgestellt werden. Das Bezugszeichen 150 gibt den Pitch an, der zum Beispiel in einem Bereich von 300 µm bis 800 µm liegen kann. Eine maximale Dicke 151 des Substrats 102 kann in einem Bereich von 100 µm bis 400 µm liegen, zum Beispiel 185 µm. Wie mit dem Bezugszeichen 152 angegeben, kann im Vergleich zu einer Oberfläche eines Package ein geringerer Abstand für Kriechstrom innerhalb des Verkapselungsmittels 124 (das in der gezeigten Ausführungsform ein Mold-Körper ist) möglich sein. Eine Dimension 153 kann zum Beispiel in einem Bereich zwischen 150 µm und 250 µm liegen. Eine Dimension 154 kann zum Beispiel in einem Bereich zwischen 150 µm und 450 µm liegen.
  • Vorteile der Ausführungsform von 4 bis 6 sind, dass eine hochdichte Fan-In-/Fan-Out-Architektur zur Verfügung gestellt wird. Darüber hinaus kann das Verkapselungsmittel 124, hier als Mold-Körper verkörpert, so bereitgestellt werden, dass es möglich ist, eine hohe mechanische Integrität und eine starke Unterdrückung von Kriechströmen in dem Package 100 zu erreichen.
  • 7 bis 13 veranschaulichen Strukturen, die bei Durchführung eines Verfahrens zum Herstellen eines Package 100, dargestellt in 13, gemäß einer anderen exemplarischen Ausführungsform erhalten werden.
  • Unter Bezugnahme auf 7 werden erste Aussparungen 104 als Blindlöcher an der Vorderseite 106 des Substrats 102 erzeugt, bevor elektronische Bauteile 114 an der Vorderseite 106 des Substrats 102 montiert werden. Dies schützt die elektronischen Bauteile 114 vor einer aggressiven chemischen Einwirkung, zum Beispiel vor einem Ätzfluid.
  • Unter Bezugnahme auf 8 ist eine Hauptoberfläche jedes einzelnen von mehreren elektronischen Bauteilen 114 an einem temporären Träger 130 montiert. Die dargestellte Anordnung ist kompatibel mit einem Batch-Herstellungsverfahren, das heißt erlaubt eine gleichzeitige Herstellung einer Mehrzahl von Packages 100 mit einem gemeinsamen Substrat 102 und einem gemeinsamen temporären Träger 130. Der temporäre Träger 130 ist hier als eine Stützschicht oder Platte 155 mit einer Klebeschicht 156 darauf verkörpert. 8 zeigt den Chip-Transfer, das heißt das Montieren der elektronischen Bauteile 114 auf der Klebefläche des temporären Trägers 130.
  • Unter Bezugnahme auf 9 kann die in 8 dargestellte Anordnung umgedreht werden. Anschließend wird die besagte Anordnung der elektronischen Bauteile 114 an dem temporären Träger 130 an der Vorderseite 106 des Substrats 102 montiert, das gemäß 7 präpariert worden ist. Wie gezeigt, erstreckt sich der Träger 130 im Wesentlichen über die gesamte horizontale Erstreckung des Substrats 102. An dem temporären Träger 130 befestigt kann die Anordnung mehrerer elektronischer Bauteile 114 parallel auf die Vorderseite 106 des noch integral verbundenen Substrats 102 übertragen werden.
  • Es sollte erwähnt werden, dass unterschiedliche mögliche Optionen für die Konfiguration des temporären Trägers 130 möglich sind. Zum Beispiel kann der temporäre Träger 130 ein Trägerkörper mit Klebetape (zum Beispiel Glas mit Thermoplast, Dicing-Tape, etc.), ein PDMS (Polydimethylsiloxan) Substrat, das es ermöglicht, mittels Van Der Waals Kräften verbunden zu werden, ein Stützkörper (zum Beispiel eine Platte) unter Verwendung von Glas, Metall, Keramik, Polymer oder Silizium, etc. sein.
  • Unter Bezugnahme auf 10 sind die elektronischen Bauteile 114 durch Anschlussstrukturen 116 an den elektronischen Bauteilen 114 mit dem Substrat 102 verbunden, zum Beispiel durch Löten.
  • Danach werden an einer Rückseite 110 des Substrats 102 zweite Aussparungen 108 gebildet, so dass das Substrat 102 in eine Mehrzahl von separaten Substratabschnitten 112 separiert wird. Diese Separierung wird durch ein Bilden von Durchgangslöchern in dem Substrat 102 durch die Kombination der ersten Aussparungen 104 und der zweiten Aussparungen 108, die mit der ersten Aussparungen 104 verbunden sind, erreicht. Die zweiten Aussparungen 108 werden nach Montieren des temporären Trägers 130 mit den elektronischen Bauteilen 114 an der Vorderseite 106 des Substrats 102 gebildet. Wie gezeigt, erfolgt das Montieren des Trägers 130 erst nach einem Bilden der ersten Aussparungen 104 und vor einem Bilden der zweiten Aussparungen 108. Anschaulich gesprochen werden die separaten Substratabschnitte 112 durch den Träger 130 in Zusammenwirkung mit den elektronischen Bauteilen 114 und der Verbindungsstruktur 116 daran temporär zusammengehalten. Mit anderen Worten sind die elektronischen Bauteile 114 an dem temporären Träger 130 mit dem Substrat 102 durch Verbindungsstrukturen 116 verbunden, die die einzelnen inselförmigen Substratabschnitte 112 zusammenhalten.
  • Wie in 10 dargestellt, können die elektronischen Bauteile 114 des Chip-Typs parallel zu der Vorderseite 106 der vorderseitig geätzten Metallplatte des Substrats 102 befestigt werden. Eine solche Verbindung kann zum Beispiel durch Löten, Schweißen (zum Beispiel nanoverdrahtet), etc. hergestellt werden. Um die in 10 dargestellte Struktur zu erhalten, kann mit dem Substrat 102 eine zweite oder rückseitige Ätzung zum Bilden der zweiten Aussparungen 108 an der Rückseite 110 des plattenförmigen metallischen Substrats 102 durchgeführt werden. Die erste Ätzung ist an der Vorderseite 106 des Substrats 102 durchgeführt worden, um die in 7 dargestellte Struktur zu erhalten, das heißt durch eine vorderseitige Ätzung.
  • Unter Bezugnahme auf 11 werden die elektronischen Bauteile 114 und das Substrat 102, das inzwischen in separate inselartige Substratabschnitte 112 separiert wurde, durch ein gemeinsames homogenes Verkapselungsmittel 124 verkapselt. Verkapselungsmittel 124 kann als Verkapselungsmittel 124 eines Mold-Typs konfiguriert werden, was durch Kompressions-Molden erzeugt werden kann und von der Rückseite 110 des Substrats 102 zugeführt werden kann. Vorteilhafterweise werden die separierten Substratabschnitte 112 des Substrats 102 und die Mehrzahl der elektronischen Bauteile 114 gleichzeitig unter Verwendung von nur einem gemeinsamen Verkapselungsmittel 124 verkapselt. Wie gezeigt, sind die meisten der Substratabschnitte 112 vollumfänglich von dem Verkapselungsmittel 124 umgeben.
  • Da der Träger 130 mit den elektronischen Bauteilen 114 daran an der Vorderseite 106 des Substrats 102 montiert wird, bleibt die Rückseite 110 frei und für die rückseitige Ätzung freigelegt. Dadurch wird es möglich, die zweiten Aussparungen 108 an der Rückseite 110 zu bilden, die mit den ersten Aussparungen 104 an der Vorderseite 106 verbunden sind, um dadurch Durchgangslöcher zu bilden, die sich durch das gesamte Substrat 102 erstrecken und das Letztere in die mehreren Substratabschnitte 112 separiert.
  • Es ist nur ein einziges Verkapselungsmittel 124 bereitgestellt, das die ersten Aussparungen 104 füllt und die zweiten Aussparungen 108 füllt. Mit anderen Worten kann der Herstellungsprozess mit nur einem einzigen Verkapselungsprozess während der gesamten Herstellung von Packages 100 durchgeführt werden. Dies hält die Anzahl von Materialschnittstellen klein und den Herstellungsprozess einfach. Um die in 11 dargestellte Struktur zu erhalten, kann zum Beispiel ein Mold-unterstütztes Mold-Verfahren zum Füllen leerer Lücken zwischen dem mit Aussparungen versehenen Substrat 102 und den daran montierten elektronischen Bauteilen 114 mit Material des Verkapselungsmittels 124 durchgeführt werden.
  • Unter Bezugnahme auf 12 wird der temporäre Träger 130 von einem integralen Körper entfernt, der aus den elektronischen Bauteilen 114, dem strukturierten Substrat 102 und dem Verkapselungsmittel 124 gebildet ist. Das Verfahren weist daher ein Entfernen des temporären Trägers 130 nach Vervollständigen der ersten Aussparungen 104 und der zweiten Aussparungen 108 und vor Vervollständigen der Herstellung des Packages 100 auf. Die Bereitstellung des temporären Trägers 130 kann eine mechanische Integrität der Mehrfachkörper-Zwischenstruktur gewährleisten, die beim Separieren des Substrats 102 in einzelne unverbundene Substratabschnitte 112 durch Bildung der zweiten Aussparungen 108 erhalten wird. Der temporäre Träger 130 kann nach der Verkapselung von den noch integral verbundenen mehreren Packages 100 abgenommen und entfernt werden. Nach der Verkapselung hat der erhaltene integrale Mehrfach-Package-Körper eine ausreichende mechanische Stabilität, um seine Bestandteile auch ohne den temporären Träger 130 ordnungsgemäß zusammenzuhalten.
  • Der in 12 dargestellte Körper kann dann einem Materialentfernungsverfahren zum Freilegen der Substratabschnitte 112 an der Rückseite 110 unterzogen werden, zum Beispiel durch rückseitiges Nassstrahlen oder Schleifen. Es ist auch möglich, ein folienunterstütztes Mold-Verfahren mit einem nachfolgenden Entgratungsprozess zu kombinieren.
  • Unter Bezugnahme auf 13 können die Packages 100 vom zuvor integralen Mehrfach-Package-Körper separiert oder vereinzelt werden, indem entlang von Separationslinien 231 nur durch Material des Verkapselungsmittels 124 geschnitten wird, nicht durch Material des Substrats 102. Um die einzelnen Packages 100 zu erhalten, die in 13 dargestellt sind, kann der Körper, der nach dem Freilegen von Teilen des Substrats 102 erhalten wurde, geschnitten werden. Daher wird ein einfacher Vereinzelungsprozess erreicht, der ein Schneiden durch metallische Teile des Mehrfach-Package-Körpers entbehrlich macht. Vorteilhafterweise kann eine ordnungsgemäße Verriegelung zwischen Substrat 102 und Verkapselungsmittel 124 erhalten werden. Darüber hinaus sind die elektronischen Bauteile 114 des Chip-Typs an ihrer oberen Hauptoberfläche freigelegt, was im Zusammenhang mit Wärmeabfuhr während des Betriebs der Packages 100 vorteilhaft sein kann.
  • 14 bis 17 veranschaulichen Strukturen, die während des Durchführens eines Verfahrens zum Herstellen eines Package 100 erhalten werden, das in 17 dargestellt ist, gemäß einer anderen exemplarischen Ausführungsform. In dieser Ausführungsform weist das Herstellungsverfahren ein Führen von Verkapselungsmaterial zu dem elektronischen Bauteil 114 durch die Durchgangslöcher des Substrats 102 auf, die durch die ersten Aussparungen 104 und die zweiten Aussparungen 108 gebildet werden. Vorteilhafterweise weist das Substrat 102 ferner eine Verriegelungsaussparung 126 auf, die das Substrat 102 nicht in die separaten Substratabschnitte 112 separiert und mit Material des Verkapselungsmittels 124 gefüllt ist, um dadurch das Verkapselungsmittel 124 mit dem Substrat 102 zu verriegeln.
  • Gemäß 14 ist ein Substrat 102 mit ersten Aussparungen 104 an der Vorderseite 106 dargestellt. In 15 ist ein elektronisches Bauteil 114 an dem halb geätzten integralen Substrat 102 befestigt. Nach dem Chip-Anbringen kann die in 15 dargestellte Struktur von der Rückseite 110 geätzt werden, um die zweiten Aussparungen 108 zu bilden (die in einer horizontalen Ebene größer als die ersten Aussparungen 104 sind), um dadurch die in 16 dargestellte Struktur zu erhalten. Wie durch Bezugszeichen 156 angegeben ist, kann dieses Ätzverfahren auch Kupfer-Pillars in dem Substrat 102 erzeugen. Um das in 17 dargestellte Package 100 zu erhalten, kann ein Mold-Prozess durchgeführt werden, um das Verkapselungsmittel 124 des Mold-Typs zu bilden. Wie gezeigt, kann/können die Verriegelungsaussparung(en) 126 zur Erzielung einer besseren Mold-Verriegelung oder -Verankerung dienen. Wenn das Package 100 in einem Batch-Verfahren zusammen mit mehreren anderen Packages gebildet wird, kann ein Dicing-Verfahren durchgeführt werden.
  • 18 bis 21 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen eines Packung 100 erhalten werden, das in 21 dargestellt ist, gemäß einer anderen exemplarischen Ausführungsform. Die Ausführungsform von 18 bis 21 unterscheidet sich von der Ausführungsform von 14 bis 17 insbesondere dadurch, dass zwischen der Vorderseite 106 des Substrats 106 und dem elektronischen Bauteil 114 eine Unterfüllung 232 bereitgestellt ist. Eine solche Unterfüllung 232 kann auch die ersten Aussparungen 104 an der Vorderseite 106 des Substrats 102 füllen. Das elektronische Bauteil 114 kann somit während einem rückseitigen Ätzen zum Bilden der zweiten Aussparungen 108 durch die als Ätzstopp funktionierende Unterfüllung 232 geschützt werden.
  • 22 bis 25 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen eines Package 100 erhalten werden, das in 25 dargestellt ist, gemäß einer anderen exemplarischen Ausführungsform. Die Ausführungsform von 22 bis 25 unterscheidet sich von den zuvor beschriebenen Ausführungsformen insbesondere dadurch, dass die Verkapselung vor der rückseitigen Ätzung zum Bilden der zweiten Aussparungen 108 durchgeführt wird. Darüber hinaus kann, wie in 25 dargestellt, ein optionales rückseitiges Füll- oder Mold-Verfahren zur Füllung der zweiten Aussparungen 108 durchgeführt werden. Mit dieser Maßnahme kann ein weiteres Verkapselungsmittel 158 gebildet werden, das die zweiten Aussparungen 108 füllt.
  • 26 bis 29 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen eines Package 100 erhalten werden, das in 29 gezeigt ist, gemäß einer anderen exemplarischen Ausführungsform. 30 und 31 zeigen dreidimensionale Ansichten eines Package 100, das nach einem Herstellungsverfahren gemäß 26 bis 29 nach einer exemplarischen Ausführungsform erhalten wird. Die Ausführungsform von 26 bis 31 unterscheidet sich von der unter Bezugnahme auf 22 bis 25 beschriebenen Ausführungsform dadurch, dass zusätzlich zu den ersten Aussparungen 104 und den zweiten Aussparungen 108 weitere Durchgangslöcher gebildet werden (zum Beispiel mit einer kegelstumpfförmigen Gestalt), die sich durch das Substrat 102 erstrecken und als Verriegelungsaussparungen 126 dienen, die mit Material des Verkapselungsmittels 124 gefüllt werden sollen, um die mechanische Integrität des Package 100 zu verstärken. Während der (zum Beispiel Mold-Typ) Verkapselung können die besagten Durchgangslöcher auch mit Mold-Masse gefüllt werden. In der beschriebenen Ausführungsform können die zweiten Aussparungen 108 von Verkapselungsmaterial ungefüllt bleiben.
  • 32 bis 37 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen eines Package 100, das in 37 gezeigt ist, erhalten werden, gemäß einer anderen exemplarischen Ausführungsform. In dieser Ausführungsform weist das Herstellungsverfahren ein Füllen der ersten Aussparungen 104 mit einer Opferschutzstruktur 128 zum Schutz der elektronischen Bauteile 114 während eines Bildens der zweiten Aussparungen 108 durch Ätzen auf. Die Schutzstruktur 128 kann nach dem Bilden der zweiten Aussparungen 108 entfernt werden.
  • Die in 32 bis 37 dargestellte Ausführungsform unterscheidet sich von der in 14 bis 17 dargestellten Ausführungsform insbesondere dadurch, dass die Schutzstruktur 128 (oder Opferschicht) gebildet wird, um die ersten Aussparungen 104 während dem Bilden der zweiten Aussparungen 108 temporär zu füllen. Dadurch wird ein Nass-Ätzmittel oder werden andere Prozessfluide vom Fließen von der Rückseite 110 des Substrats 102 zu seiner Vorderseite 106 und daher zu dem elektronischen Bauteil 114 während dem Bilden der zweiten Aussparungen 108 durch rückseitiges Ätzen gehindert. Wie gezeigt, kann die Schutzstruktur 128 oder Opferschicht nach der rückseitigen Ätzung entfernt werden. Als Ergebnis kann eine Mold-Verbindung auch die ersten Aussparungen 104 füllen und kann zwischen der Vorderseite 106 und der Rückseite 110 des Substrats 102 fließen. Bezugszeichen 126 zeigt ein Loch innerhalb eines Leiter-Pins, das als eine Verriegelungsaussparung während der Verkapselung dient.
  • 38 bis 40 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen eines Package 100, das in 40 dargestellt ist, erhalten werden, gemäß einer anderen exemplarischen Ausführungsform. Das hergestellte Package 100 weist ein weiteres elektronisches Bauteil 114 auf, das an der Vorderseite 106 des Substrats 102 montiert ist. Genauer gesagt sind das elektronische Bauteil 114 und das weitere elektronische Bauteil 114 an der Vorderseite 106 des Substrats 102 oberflächenmontiert und sind gleichzeitig in einer vertikal gestapelten Konfiguration angeordnet.
  • Die Ausführungsform von 38 bis 40 unterscheidet sich von der Ausführungsform von 22 bis 24 insbesondere dadurch, dass 38 bis 40 eine gestapelte Anordnung von zwei oberflächenmontierten elektronischen Bauteilen 114 zeigen. Ein erstes elektronisches Bauteil 114 wird an die Vorderseite 106 des Substrats 102 gelötet. Ein weiteres elektronisches Bauteil 114 wird ebenfalls an die Vorderseite 106 des Substrats 102 gelötet, hat aber eine größere seitliche Erstreckung, so dass es so angeordnet ist, dass es das kleinere elektronische Bauteil 114 abdeckt, das somit in einer Lücke zwischen dem größeren weiteren elektronischen Bauteil 114 und dem Substrat 102 untergebracht ist. Durch Pillars 162, die das größere weitere elektronische Bauteil 114 mit der Vorderseite 106 des Substrats 102 verbinden, kann ein ausreichend großer Spalt oder ein Unterbringungsvolumen erzeugt werden. Nach einer Oberflächenmontage der elektronischen Bauteile 114 kann ein Mold-Verfahren durchgeführt werden, gefolgt von einer Rückätzung zum Bilden der zweiten Aussparungen 108.
  • 41 bis 44 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen eines Package 100, das in 44 gezeigt ist, gemäß einer anderen exemplarischen Ausführungsform erhalten werden. In der dargestellten Ausführungsform weist die Verbindungsstruktur 116 Clips 120 auf, die eine obere Hauptoberfläche der elektronischen Bauteile 114 mit der Vorderseite 106 des Substrats 102 verbinden.
  • Die Ausführungsform von 41 bis 44 unterscheidet sich von den zuvor beschriebenen Ausführungsformen dadurch, dass gemäß 41 bis 44 Clips 120 bereitgestellt sind, um eine obere Hauptoberfläche der elektronischen Bauteile 114 elektrisch und mechanisch mit der Vorderseite 106 des Substrats 102 zu verbinden. Mit dieser Maßnahme kann eine elektrische Verbindung zwischen einem oder mehreren Pads an der oberen Hauptoberfläche der elektronischen Bauteile 114 und der Vorderseite 106 des Substrats 102 hergestellt werden. Die Clips 120 können aus einem elektrisch leitfähigen Material wie Kupfer hergestellt werden und können auf den elektronischen Bauteilen 114 sowie auf dem Substrat 102 gelötet oder verschweißt werden. Darüber hinaus können die Clips 120 in Zusammenwirkung mit dem jeweiligen elektronischen Bauteil 114 zum integralen Verbinden der einzelnen Substratabschnitte 112 des Substrats 102 beitragen.
  • Die gezeigte Clipkonfiguration kann besonders vorteilhaft für Leistungshalbleiterchips mit einem vertikalen Stromfluss sein. Zum Beispiel können die in 41 bis 44 dargestellten elektronischen Bauteile 114 Feldeffekttransistorchips mit einem Drain-Pad an einer Hauptoberfläche und einem Source-Pad und einem Gate-Pad an der anderen Hauptoberfläche sein. Der Strom kann vertikal durch das jeweilige elektronische Bauteil 114 fließen. Die Verbindung der einen oder mehrerer Pads an der unteren Hauptoberfläche des elektronischen Bauteils 114 kann durch das Substrat 102 ausgebildet werden, wohingegen ein elektrischer Anschluss eines oder mehrerer Pads an der oberen Hauptoberfläche des jeweiligen elektronischen Bauteils 114 durch den Clip 120 bereitgestellt werden kann. Gleichzeitig können die Clips 120 als Verbindungsstruktur 116 fungieren.
  • 45 bis 49 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen eines Package 100, das in über 49 gezeigt ist, erhalten werden, gemäß einer anderen exemplarischen Ausführungsform.
  • Die Ausführungsform von 45 bis 49 unterscheidet sich von der zuvor beschriebenen Ausführungsform insbesondere dadurch, dass an der Vorderseite 106 des Substrats 102 ein klebriger Befestigungsfilm 163 befestigt ist und auch die ersten Aussparungen 104 ausfüllt. Das elektronische Bauteil 114 kann dann an dem klebrigen Befestigungsfilm 163 befestigt werden. Danach können ein oder mehrere Pads an einer oberen Hauptoberfläche des elektronischen Bauteils 114 durch Bonddrähte 164, das heißt durch Drahtbonden, mit der Vorderseite 106 des Substrats 102 verbunden werden. Bei der rückseitigen Ätzung zum Bilden der zweiten Aussparungen 108 vermeidet der klebrige Befestigungsfilm 163 einen Fluss von Ätzmittel zu dem elektronischen Bauteil 114. Während der Verkapselung (zum Beispiel durch Molden) kann Material des Verkapselungsmittels 124 von der Vorderseite 106 durch Lücken (siehe Bezugszeichen 233) zwischen Leiter-Pins zu der Rückseite des elektronischen Bauteils 114 fließen, das ein Chip sein kann. Daher kann die beschriebene Ausführungsform einen stark klebenden Chip-Befestigungsfilm 163 verwenden, um Leiter-Pins an Ort und Stelle zu halten. Zum Beispiel kann ein solcher klebriger Chip-Befestigungsfilm 163 ein DDAF (Dicing Die Attach Film), etc. sein. In Zusammenwirkung oder allein können der Chip-Befestigungsfilm 163 und die Bonddrähte 164 als eine Verbindungsstruktur 116 dienen, die die einzelnen Substratabschnitte 112 während dem Bilden der zweiten Aussparungen 108 und während der Verkapselung vorläufig zusammenhält, siehe 48.
  • 50 bis 52 veranschaulichen Strukturen (Querschnittsansichten in 51 vor der Verkapselung und 52 nach der Verkapselung und eine Draufsicht in 50), die bei der Durchführung eines Verfahrens zum Herstellen eines Package 100 gemäß einer anderen exemplarischen Ausführungsform erhalten werden. 50 zeigt Lücken 234 zwischen den jeweiligen Pins. 51 zeigt schematisch eine kleinere Ätztiefe (siehe Bezugszeichen 235) von der Vorderseite 106, was die Erzeugung feinerer Strukturen ermöglicht.
  • 53 bis 72 zeigen Strukturen von Packages 100 nach anderen exemplarischen Ausführungsformen.
  • 53 zeigt einen skalierbaren Pin-Count Leadframe und ein entsprechendes Sheet-Design. In einer Hauptrichtung 165 wird eine skalierbare Größe elektronischer Bauteile 114 ermöglicht. Daher ist ein universelles Leitungsrahmen-Muster bereitgestellt, das mit elektronischen Bauteilen 114 unterschiedlicher Abmessungen kompatibel ist.
  • Zum Beispiel kann solch eine universelle Sheet-Strukturierung, die in 54 dargestellt ist, auch Dimensionen von zum Beispiel bis zu 600 x 600 mm2 aufweisen.
  • 55 bis 59 zeigen weitere Designs von Packages 100 nach exemplarischen Ausführungsformen.
  • In den in 60 bis 62 dargestellten Packages 100 ist es optional möglich, Löcher mit Mold-Verbindung nur in äußeren Pads bereitzustellen. Dies kann eine verbesserte Haftung insbesondere dort gewährleisten, wo die Belastung am höchsten ist.
  • 63 bis 67 zeigen unterschiedliche Ansichten eines Designs des Substrats 102 eines LGA- (Land Grid Array)-BGA- (Ball Grid Array) Package nach einer anderen exemplarischen Ausführungsform. Zum Beispiel kann ein halb geätztes Sheet verwendet werden. Alternativ können rund geformte Pads verwendet werden. Volle Ätzstrukturen innerhalb von Kontaktpads können implementiert werden, zum Beispiel für ein Package mit Zinnkugeln.
  • Unter Bezugnahme auf 68 und 69 kann ein Substrat 102 mit einem hexagonalen Pad-Muster mit rund geformten Pads bereitgestellt werden. Dies ermöglicht eine höhere Dichte und einen größeren Abstand.
  • 70A zeigt ein Package 100 nach einer weiteren exemplarischen Ausführungsform mit mehrseitigem Fan-Out.
  • 70B zeigt eine Querschnittsansicht eines Package 100 mit geflipptem Kupfer-Pillar.
  • 71 zeigt ein Package 100 nach einer weiteren exemplarischen Ausführungsform mit Fan-In- und Fan-Out-Optionen.
  • 72 zeigt ein elektronisches Bauteil 114 vom Chip-Typ an einem strukturierten (halb geätzten) Kupferblech als Substrat 102. 72 zeigt eine Ausführungsform in SiP-Architektur (System-in-Packung), die eine Mehrzahl von (in der dargestellten Ausführungsform drei) elektronischen Bauteilen 114 aufweist, die an dem Substrat 102 montiert sind.
  • 73 bis 78 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen eines Packung 100 erhalten werden, das in 78 dargestellt ist, gemäß einer anderen exemplarischen Ausführungsform. Aus Gründen der Knappheit zeigen 73 bis 78 zwei unterschiedliche Ausführungsformen, eine auf der linken Seite und eine auf der rechten Seite der besagten Figuren. Die beiden Ausführungsformen sind optisch durch eine entsprechende vertikale Linie separiert.
  • In dieser Ausführungsform weist das Verfahren ein Montieren eines temporären Trägers 130 an der Rückseite 110 des Substrats 102 auf. Im Folgenden werden das elektronische Bauteil 114 und ein Teilabschnitt des Substrats 102 mit einem Verkapselungsmittel 124 verkapselt. Danach kann der temporäre Träger 130 von dem Substrat 102 entfernt werden.
  • Unter Bezugnahme auf 73 ist ein plattenförmiges metallisches (zum Beispiel aus Kupfer hergestelltes) Substrat 102 mit einer Mehrzahl von zweiten Aussparungen 108 an seiner Rückseite 110 dargestellt. Im Gegensatz zu den zuvor beschriebenen Ausführungsformen werden zunächst die zweiten Aussparungen 108 gebildet, und erst später werden die ersten Aussparungen 104 gebildet. Daher ist in 73 eine halb geätzte Kupferplatte dargestellt, die von der Rückseite 110 her bearbeitet wird.
  • 74 zeigt eine Struktur, die nach dem Verbinden eines temporären Trägers 130 mit der Rückseite 110 erhalten wird. Auf der linken Seite von 74 ist der temporäre Träger 130 eine Metallplatte (zum Beispiel eine Aluminiumplatte), die auf die Rückseite 110 gepresst wird, um so auch die zweiten Aussparungen 108 teilweise oder vollständig zu füllen. Alternativ kann, wie auf der rechten Seite der 74 dargestellt, eine Glasplatte unter Verwendung von einem thermoplastischen Material an die Rückseite 110 des Substrats 102 geklebt werden, ohne die zweiten Aussparungen 108 zu füllen.
  • 75 zeigt das Ergebnis eines Prozesses der Erzeugung von ersten Aussparungen 104 in der Vorderseite 106 des Substrats 102, zum Beispiel durch Ätzen. Wie auf der linken Seite gezeigt, kann dies durch Überätzung des temporären Trägers 130 erreicht werden, wodurch optionale Verriegelungsstrukturen 174 aus Aluminium gebildet werden. Wie auf der rechten Seite der 75 dargestellt, kann die oberseitige Ätzung der Kupferplatte zum Bilden der ersten Aussparungen 104 an der Vorderseite 106 des Substrats 102 durchgeführt werden. Dadurch können Fan-In- und/oder Fan-Out-Strukturen oder Umleitungsstrukturen erzeugt werden.
  • 76 zeigt das Ergebnis eines Chip-Befestigungsprozesses. Zum Beispiel können elektronische Bauteile 114 mit Kupfer-Pillars als Verbindungsstrukturen 116 verwendet werden. Somit zeigt 76 ein Montieren der elektronischen Bauteile 114 an der Vorderseite 106 des Substrats 102.
  • Gemäß 77 ist die in 76 dargestellte Struktur verkapselt, zum Beispiel durch Molden. Dadurch werden Leerräume mit Material von Verkapselungsmittel 124 gefüllt.
  • Um die in 78 dargestellten Packages 100 zu erhalten, kann dann der temporäre Träger 130 entfernt werden. Unter Bezugnahme auf die linke Seite von 78 kann dies durch Ätzen des Aluminiumsubstrats erreicht werden, hochempfindlich bezüglich Kupfermaterial. Bezogen auf die rechte Seite von 78 kann das Glassubstrat abgenommen werden. Dies kann durch einen Abhebevorgang oder auf mechanische Weise erreicht werden.
  • Dicing kann (insbesondere durch metallloses Dicing) durchgeführt werden, um einzelne Packages 100 nach einem Herstellungsprozess auf Panel-Ebene zu trennen.
  • Wiederum unter Bezugnahme auf die linke Seite von 73 bis 78 wird der Träger 130 vorteilhafterweise in die zweiten Aussparungen 108 des Substrats 102 gemäß 74 eingeführt. Danach und wie in 75 dargestellt werden die ersten Aussparungen 104 durch Ätzen gebildet. Gleichzeitig wird Material des Trägers 130 von den zweiten Aussparungen 108 entfernt, die dadurch freigelegt werden. Im Folgenden werden das Substrat 102 einschließlich seiner ersten Aussparungen 104 und eines Teils seiner zweiten Aussparungen 108 mit Verkapselungsmittel 124 gekapselt, wie in 77 dargestellt. Daher wird beim Ätzen des Kupfermaterials des Substrats 102 gemäß 75 auch Aluminiummaterial des Trägers 130 aus den Hohlräumen entfernt, die die zweiten Aussparungen 108 definieren. Dadurch kann eine ordnungsgemäße Mold-Verriegelung erreicht werden, wie in 77 dargestellt. Vorteilhafterweise kann das Aluminiummaterial des Trägers 130 dann am Ende selektiv in Bezug auf Kupfer geätzt werden. Bei diesem Verfahren kann der Träger 130 entfernt werden, vergleiche 77 und 78.
  • 79 bis 82 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen eines Package 100, das in 82 gezeigt ist, erhalten werden, gemäß einer anderen exemplarischen Ausführungsform. Genauer gesagt zeigen 79 bis 82 einen Prozess des Druckens einer elektrisch leitfähigen Paste 178, zum Beispiel einer Kupferpaste, an der Vorderseite 106 des Substrats 102 zur Förderung des Anschlusses der elektronischen Bauteile 114.
  • Wie in 79 dargestellt, kann die elektrisch leitfähige Paste 178 durch Schablonendruck an der Vorderseite 106 des Substrats 102 gedruckt werden, das durch das Bilden der ersten Aussparungen 104 in der Vorderseite 106 und der zweiten Aussparungen 108 in der Rückseite 110 des Substrats 102 bereits in die Substratabschnitte 112 separiert ist. Ein temporärer Träger 130 stützt die Substratabschnitte 112 von der Rückseite 110. Wie in 80 dargestellt, kann zwischen der gedruckten elektrisch leitfähigen Paste 178 und Pads der elektronischen Bauteile 114, die auf dem Substrat 102 montiert sind, ein Kupfer-Kupfer-Verbund ausgebildet werden. Danach kann die erhaltene Struktur mit Verkapselungsmittel 124 eingekapselt werden. Der temporäre Träger 130 kann dann gemäß 81 entfernt werden. Gemäß 82 kann dann zum Separieren der einzelnen Packages 100 metallloses Dicing durchgeführt werden, um so ein Hochgeschwindigkeitssägen, zum Beispiel durch Laserschneiden, zu erreichen. Mit anderen Worten separiert die Vereinzelung die Packages 100 durch Schneiden ausschließlich durch Material des Verkapselungsmittels 124, siehe Separationslinien 231.
  • 83 bis 88 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen eines Package 100, das in 88 gezeigt ist, erhalten werden, gemäß einer anderen exemplarischen Ausführungsform. Gemäß dieser Ausführungsform weist die Verbindungsstruktur 116 einen Bonddraht 164 auf, der eine obere Hauptoberfläche des elektronischen Bauteils 114 mit der Vorderseite 106 des Substrats 102 verbindet.
  • Die Ausführungsform von 83 bis 88 unterscheidet sich von den zuvor beschriebenen Ausführungsformen dadurch, dass ein Silber-Plating für Kupferdrähte in einem Aussparungsbereich erfolgen kann, siehe Bezugszeichen 238 in 84. Darüber hinaus kann ein Schablonendruck mit klarem Resist durchgeführt werden, um eine Opferschicht 239 zu bilden, siehe 85. Alternativ kann eine thermoplastische Hohlrauminjektion durchgeführt werden. Das Bilden von Verkapselungsmittel 124 kann in der beschriebenen Ausführungsform durch Kompressions-Molden erfolgen. Nach dem Kompression-Molden kann Material der Verkapselung 124 von der Vorderseite der erhaltenen Struktur entfernt werden, zum Beispiel durch Schleifen oder Nassstrahlen von Mold-Material des Verkapselungsmittels 124, um die Opferschicht 239 freizulegen (vergleiche 87). Der temporäre Träger 130 kann dann entfernt werden. Verbleibendes freiliegendes Material der Opferschicht 239 kann dann entfernt werden, zum Beispiel durch Nassätzen, siehe 88. Vorteilhafterweise kann durch diese Ausführungsform ein LTI-Merkmal erzeugt werden. Eine ordnungsgemäße mechanische Verriegelung kann auch erhalten werden.
  • 89 bis 95 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen eines Package 100, dargestellt in 95, nach einer anderen exemplarischen Ausführungsform erhalten werden.
  • Die Ausführungsform von 89 bis 95 unterscheidet sich von den zuvor beschriebenen Ausführungsformen durch einen Umverdrahtungsschicht-Fluss mit geätzten Pins 240 (siehe linke Seite) und gedruckten Pins 241 (siehe rechte Seite).
  • Wie durch Bezugszeichen 240 dargestellt, können Pins in dem metallplattenbasierten Substrat 102 geätzt (oder geprägt) werden. Wie mit Bezugszeichen 241 gezeigt ist, können die Pins auch gedruckt werden, zum Beispiel mit einer Kupferpaste mit einer Dicke von zum Beispiel ungefähr 50 µm. Weitere Pins 242 können an den elektronischen Bauteilen 114 bereitgestellt werden, siehe 91. Wie in 92 dargestellt, kann ein Schablonendruck mit klarem Resist durchgeführt werden, siehe Bezugszeichen 239. Anschließend kann eine Verkapselung durch Kompressions-Molden erfolgen, um dadurch Verkapselungsmittel 124 zu erzeugen (siehe 92). Nach der Verkapselung kann Verkapselungsmaterial von der Vorderseite der erhaltenen Struktur entfernt werden, zum Beispiel durch Nassstrahlen. Die Pins 240, 241 können dadurch freigelegt werden, wie in 93 dargestellt. Danach können die freigelegten Pins 240, 241 zu Plating-Strukturen 185 plattiert werden (siehe 94). Darüber hinaus kann ein Passivierungsresist über der erhaltenen Struktur gebildet werden, siehe Bezugszeichen 189 (vergleiche auch 94). Um die in 95 dargestellten separaten Packages 100 zu erhalten, kann Dicing durch Stripping durchgeführt werden.
  • Die beschriebene Ausführungsform hat den Vorteil, dass sie den Mold-Körper des Verkapselungsmittels 124 als dielektrische Schicht zum Bilden einer Umverdrahtungsschicht verwendet.
  • 96 bis 103 veranschaulichen Querschnittsansichten (96 bis 100) und Draufsichten (101 bis 103), die Details eines Resistdruckens nach exemplarischen Ausführungsformen zeigen. Bezugszeichen 190 bezeichnet eine Schablone. Ein Resist wird mit Bezugszeichen 191 dargestellt. Wie mit Bezugszeichen 292 angegeben, kann eine Belichtung und eine Entwicklung des Resists durchgeführt werden. Der belichtete Resist ist mit Bezugszeichen 244 gekennzeichnet. 96 zeigt, wie ein (zum Beispiel Glas-) Träger 130 ein Substrat 102 darauf angebracht hat. Schablone 190 ist an einer Oberseite zur Verfügung gestellt. 97 zeigt die Struktur von 96 mit Resist 191. Gemäß 98 werden freigelegte Teile des Resists 191 belichtet (siehe Bezugszeichen 292), um dadurch Teile von belichtetem Resist 244 zu bilden.
  • 104 bis 110 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen von Packages 100, dargestellt in 110, nach einer anderen exemplarischen Ausführungsform erhalten werden.
  • Die Ausführungsform von 104 zu 110 zeigt das Bilden von Packages 100 mit einer einfachen Umverdrahtungsschicht mit Chips, die mit Kugeln versehen sind. Auf der linken Seite der besagten Figuren ist eine Ausführungsform mit einer plating-fähigen Mold-Verbindung als Verkapselungsmittel 124 dargestellt. Auf der rechten Seite wird eine normale Mold-Verbindung als Verkapselungsmittel 124 gebildet.
  • Elektrisch leitfähige Kugeln 192, zum Beispiel Kupferkugeln, die zum Beispiel eine Dimension in einem Bereich zwischen 40 µm und 60 µm aufweisen, können an den elektronischen Bauteilen 114, die zum Beispiel vom Halbleiterchip-Typ sind, ausgebildet werden, siehe 106. Vorteilhafterweise gibt es während dieses Verfahrens niedrige Toleranzanforderungen. Elektronisches Bauteil 114 kann in einem Hohlraum 193 montiert werden, der durch das mit Aussparungen versehene Substrat 102 gebildet wird, siehe 106. Vorteilhafterweise sollte der besagte Hohlraum 193 groß genug für den Druck von Klebstoff oder Lötpaste sein.
  • Wie in 107 dargestellt, kann ein Schablonendruckverfahren mit klarem Resist durchgeführt werden (vergleiche Bezugszeichen 239). Die Verkapselung kann durch Kompressions-Molden erfolgen. Nach dem Molden kann ein Laserbohr- und Laseraktivierungs-Prozess bei der Ausführungsform auf der linken Seite durchgeführt werden, vergleiche 108. Auf der rechten Seite von 108 kann nassgestrahlt werden, um Material des Verkapselungsmittels 124 von der Vorderseite der dargestellten Struktur zu entfernen. Dies kann ein hochselektiver Prozess sein. In beiden in 108 dargestellten Ausführungsformen werden dadurch die elektrisch leitfähigen Kugeln 192 freigelegt. Danach können Resistentfernung, Plating (siehe Bezugszeichen 185 in 109) und Bilden eines Trockenresists (siehe Bezugszeichen 250 in 110) durchgeführt werden. Schließlich kann das Dicing oder die Vereinzelung der einzelnen Packages 100 durch Ätzen erreicht werden, vergleiche 110.
  • 111 bis 116 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen von Package 100, dargestellt in 116, nach einer anderen exemplarischen Ausführungsform erhalten werden.
  • Die Ausführungsform von 111 bis 116 unterscheidet sich von den zuvor beschriebenen Ausführungsformen durch einen Plateaufluss. Wie durch Bezugszeichen 195 angegeben, kann eine Jumper-Befestigung durchgeführt werden. Die in 113 dargestellten Jumper 195 können elektrisch leitfähige Strukturen wie Kugeln, Säulen, etc., sein. Unter Bezugnahme auf die linke Seite von 115 kann ein Laserbohr- und ein Laseraktivierungs-Prozess durchgeführt werden, um Teile des Substrats 102 freizulegen, siehe Zugangslöcher 252 in 115. Unter Bezugnahme auf die rechte Seite von 115 kann ein sanftes Nassstrahlverfahren, alternativ ein Schleifverfahren, durchgeführt werden, um Material des Verkapselungsmittels 124 von der Vorderseite der dargestellten Struktur zu entfernen. Danach können ein Plating (siehe Bezugszeichen 185), eine Resist-Passivierung (siehe Bezugszeichen 260) und eine Träger-Entfernung (siehe Bezugszeichen 130) und Dicing durch ein Ätzverfahren durchgeführt werden (siehe Bezugszeichen 231).
  • 117 bis 121 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen von Packages 100, dargestellt in 121, nach einer anderen exemplarischen Ausführungsform erhalten werden.
  • Die Ausführungsform von 117 zu 121 unterscheidet sich von den zuvor beschriebenen Ausführungsformen durch die Implementierung eines automatischen Tape-Verklebungsverfahrens. Zu diesem Zweck kann ein Leiterbahnen-Übertragungstape 196 verwendet werden, das eine oder mehrere Leiterbahnen 270 trägt, siehe 117. Die Leiterbahnen 270 können durch Laserschweißen, Löten oder Mikroschneiden mit den Substratabschnitten 112 des Substrats 102 und/oder dem elektronischen Bauteil 114 verbunden werden, wie schematisch durch das Bezugszeichen 275 in 118 dargestellt. Danach kann das Übertragungstape 196 durch Abziehen oder nasschemische Auflösung entfernt werden (siehe 119).
  • Wie in 120 dargestellt, können die Opferstrukturen 239 und Verkapselungsmittel 124 wie oben beschrieben erzeugt werden. Danach kann der temporäre Träger 130 entfernt und die Vereinzelung der Packages 100 wie oben beschrieben durchgeführt werden (siehe 121).
  • 122 bis 126 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen von Packages 100, dargestellt in 126, nach einer anderen exemplarischen Ausführungsform erhalten werden.
  • Die Ausführungsform von 122 bis 126 unterscheidet sich von den zuvor beschriebenen Ausführungsformen durch eine Reverse-Flow-Architektur. Auch hier zeigt die linke Seite eine plating-fähige Mold-Verbindung als Verkapselungsmittel 124, wohingegen die rechte Seite eine Standard-Mold-Verbindung als Verkapselungsmittel 124 zeigt. Wie gezeigt, wird nach dem Molden des Verkapselungsmittel 124 zu der Rückseite 110 des Substrats 102 (bereits aufweisend rückseitige Aussparungen 108) die Ätzung an der zweiten Seite des Substrats 102 durchgeführt, um dadurch die vorderseitigen Aussparungen 104 zu bilden. Nach Montage der elektronischen Bauteile 102 mit elektrisch leitfähigen Kugeln 192 kann ein weiterer Guss- oder Mold-Prozess durchgeführt werden, um dadurch ein zweites Verkapselungsmittel 280 zu bilden. Die auf der linken Seite als zweites Verkapselungsmittel 280 dargestellte plating-fähige Mold-Verbindung kann dann durch Laserbohren und Laseraktivierung behandelt werden, um dadurch Zugangslöcher 252 zu bilden. Auf der rechten Seite kann Gießen oder Molden zum Bilden des zweiten Verkapselungsmittels 280 durchgeführt werden. Es kann ein rückseitiges Schleifen oder Nassstrahlen folgen. Auf der rechten Seite kann die Struktur vorderseitig plattiert werden (siehe Bezugszeichen 185), und es kann eine Passivierungsschicht (siehe Bezugszeichen 260) gebildet werden. Danach können die Packages 100 durch ein Schneiden-durch-Ätzen-Verfahren oder durch nasschemisches Auflösen separiert werden.
  • 127 bis 132 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen von Packages 100, dargestellt in 132, nach einer anderen exemplarischen Ausführungsform erhalten werden. 133 zeigt eine dreidimensionale Ansicht von Packages 100 entsprechend einer solchen Ausführungsform.
  • 127 bis 133 zeigen eine Ausführungsform, die sich besonders für Leistungshalbleitervorrichtungen eignet. Nach halber Ätzung des Substrats 102 vom Typ einer Metallplatte von der Rückseite 110 zum Bilden der Aussparungen 108 kann von der Rückseite 110 her ein temporärer Träger 130 angebracht werden. Danach kann an der planaren Oberfläche an der Vorderseite 106 des Substrats 102 ein elektrisch leitfähiges Pad 198 (zum Beispiel ein Silber-Spot) gebildet werden. Anschließend kann eine zweite halbe Ätzung für das Bilden der Aussparungen 104 an der Vorderseite 106 durchgeführt werden. Nach dem Anbringen des elektronischen Bauteils 114 an der Vorderseite 106 des Substrats 102 kann ein Bonddraht 164 und/oder ein Clip 120 zwischen dem Pad 198 und dem elektronischen Bauteil 114 verbunden werden. Danach kann ein Verkapselungsprozess durchgeführt werden, zum Beispiel Molden. Nach dem Bilden des Verkapselungsmittels 124, das das elektronische Bauteil 114 und einen Teil des Substrats 102 einkapselt, kann der temporäre Träger 130 abgenommen werden. Die einzelnen Packages 100 können durch einen Vereinzelungsprozess, zum Beispiel Dicing, gebildet werden.
  • Es sei darauf hingewiesen, dass der Begriff „aufweisend“ andere Elemente oder Merkmale nicht ausschließt und „ein“ eine Mehrzahl nicht ausschließt. Auch Elemente, die in Verbindung mit unterschiedlichen Ausführungsformen beschrieben werden, können kombiniert werden. Es ist auch darauf hinzuweisen, dass Bezugszeichen nicht als Beschränkung des Schutzumfangs der Ansprüche auszulegen sind. Außerdem soll sich der Schutzumfang der vorliegenden Anmeldung nicht auf die besonderen Ausführungsformen des Prozesses, der Maschine, der Herstellung, der Zusammensetzung von Materie, der Mittel, der Verfahren und der in der Spezifikation beschriebenen Schritte beschränken. Die beigefügten Ansprüche sollen dementsprechend solche Prozesse, Maschinen, Herstellung, Zusammensetzungen von Materie, Mittel, Verfahren oder Schritte in ihren Schutzumfang einbeziehen.

Claims (20)

  1. Ein Package (100), wobei das Package (100) aufweist: • ein Substrat (102) mit mindestens einer ersten Aussparung (104) an einer Vorderseite (106) und mindestens einer zweiten Aussparung (108) an einer Rückseite (110), wobei das Substrat (102) durch die mindestens eine erste Aussparung (104) und die mindestens eine zweite Aussparung (108) in eine Mehrzahl separater Substratabschnitte (112) separiert ist; • ein elektronisches Bauteil (114), das an der Vorderseite (106) des Substrats (102) montiert ist; und • ein einziges Verkapselungsmittel (124), das mindestens einen Teil der mindestens einen ersten Aussparung (104) und mindestens einen Teil der mindestens einen zweiten Aussparung (108) füllt; • wobei das Verkapselungsmittel (124) Seitenwände (150) von mindestens einem der Substratabschnitte (112) entlang mindestens eines Teils einer vertikalen Erstreckung (D) des besagten mindestens einen Substratabschnitts (112) vollumfänglich umgibt, ohne durch den besagten mindestens einen Substratabschnitt (112) entlang einer gesamten vertikalen Erstreckung (d) unterbrochen zu werden, über welche hinweg das Verkapselungsmittel (124) den besagten mindestens einen Substratabschnitt (112) umgibt.
  2. Das Package (100) nach Anspruch 1, aufweisend mindestens eines der folgenden Merkmale: wobei das Verkapselungsmittel (124) die besagten Seitenwände (150) des besagten mindestens einen der Substratabschnitte (112) entlang mindestens eines Teils der vertikalen Erstreckung (D) des besagten mindestens einen Substratabschnitts (112) vollumfänglich umgibt, ohne durch den besagten mindestens einen Substratabschnitt (112) unterbrochen zu werden, so dass das Verkapselungsmittel (124) einen seitlichen elektrischen Zugang zu dem besagten mindestens einen Substratabschnitt (112) entlang der gesamten vertikalen Erstreckung (d) verunmöglicht, über die das Verkapselungsmittel (124) den besagten mindestens einen Substratabschnitt (112) umgibt; wobei die Substratabschnitte (112) eines aus einer Gruppe sind, die besteht aus geätzten Strukturen, laserbearbeiteten Strukturen, durch additive Metallabscheidung gebildete Strukturen, durch Bedrucken gebildete Strukturen, durch Heißprägen gebildete Strukturen, durch Fräsen gebildete Strukturen, und durch Erosion gebildete Strukturen; wobei eine vertikale Endfläche des besagten mindestens einen Substratabschnitts (112), der vollumfänglich von dem Verkapselungsmittel (124) umgebende Seitenwände (150) hat, elektrisch mit dem elektronischen Bauteil (114) verbunden ist und/oder in Bezug auf das Verkapselungsmittel (124) freigelegt ist; wobei die mindestens eine erste Aussparung (104) und die mindestens eine zweite Aussparung (108) zusammen mindestens ein Durchgangsloch bilden, das sich durch das Substrat erstreckt (102).
  3. Das Package (100) nach Anspruch 1 oder 2, wobei die mindestens eine erste Aussparung (104) eine andere, insbesondere eine kleinere, seitliche Erstreckung als die mindestens eine zweite Aussparung (108) hat.
  4. Das Package (100) nach einem der Ansprüche 1 bis 3, aufweisend eine Verbindungsstruktur (116), die das elektronische Bauteil (114) mit den Substratabschnitten (112) verbindet und die Substratabschnitte (112) zusammenhält.
  5. Das Package (100) nach Anspruch 4, aufweisend mindestens eines der folgenden Merkmale: wobei die Verbindungsstruktur (116) eine Bauteilbefestigungsstruktur (118) aufweist, die insbesondere mindestens eines von einer Lötstruktur und einer Unterfüllung aufweist, durch die das elektronische Bauteil (114) an der Vorderseite (106) des Substrats (102) befestigt ist; wobei die Verbindungsstruktur (116) einen Clip (120) aufweist, der eine obere Hauptoberfläche des elektronischen Bauteils (114) mit der Vorderseite (106) des Substrats (102) verbindet.
  6. Das Package (100) nach einem der Ansprüche 1 bis 5, wobei zumindest ein Teil der Substratabschnitte (112) eine andere, insbesondere eine kleinere, seitliche Erstreckung an der Vorderseite (106) als an der Rückseite (110) hat.
  7. Das Package (100) nach einem der Ansprüche 1 bis 6, wobei unterschiedliche Substratabschnitte (112) unterschiedliche vertikale Erstreckungen haben.
  8. Das Package (100) nach einem der Ansprüche 1 bis 7, aufweisend mindestens ein weiteres elektronisches Bauteil (114), das an der Vorderseite (106) des Substrats (102) montiert ist, wobei insbesondere das elektronische Bauteil (114) und das mindestens eine weitere elektronische Bauteil (114) nebeneinander oder vertikal gestapelt angeordnet sind.
  9. Das Package (100) nach einem der Ansprüche 1 bis 8, wobei das Verkapselungsmittel (124) nur einen Teil des Substrats (102) und/oder zumindest einen Teil des elektronischen Bauteils (114) verkapselt, wobei insbesondere ein Teil des elektronischen Bauteils (114) in Bezug auf das Verkapselungsmittel (124) freigelegt ist.
  10. Das Package (100) nach einem der Ansprüche 1 bis 9, wobei das Substrat (102) ferner mindestens eine Verriegelungsaussparung (126) aufweist, die zumindest teilweise mit dem Verkapselungsmittel (124) gefüllt ist, um dadurch das Verkapselungsmittel (124) mit dem Substrat (102) zu verriegeln.
  11. Ein Verfahren zum Herstellen eines Package (100), wobei das Verfahren aufweist: • Montieren eines Trägers (130) an und/oder über einem Substrat (102); • Bilden von mindestens einer ersten Aussparung (104) an einer Vorderseite (106) des Substrats (102); • Bilden von mindestens einer zweiten Aussparung (108) an einer Rückseite (110) des Substrats (102), so dass das Substrat (102) durch die mindestens eine erste Aussparung (104) und die mindestens eine zweite Aussparung (108) in eine Mehrzahl von separaten Substratabschnitten (112) separiert wird und so dass die separierten Substratabschnitte (112) zumindest temporär durch den Träger (130) zusammengehalten werden.
  12. Das Verfahren nach Anspruch 11, wobei das Verfahren ein Montieren eines elektronischen Bauteils (114) an der Vorderseite (106) des the Substrats (102) aufweist, wobei das Verfahren insbesondere aufweist: Verwenden einer Anordnung, die aus dem elektronischen Bauteil (114) und einem temporären Trägerkörper gebildet ist, der mit dem elektronischen Bauteil (114) als der Träger (130) verbunden ist, oder Verwenden des elektronischen Bauteils (114) als den Träger (130).
  13. Das Verfahren nach Anspruch 12, wobei das Verfahren ein Verbinden des elektronischen Bauteils (114) mit dem Substrat (102) durch eine Verbindungsstruktur (116) aufweist, welche die Substratabschnitte (112) zusammenhält und Teil des fertig hergestellten Package (100) ist.
  14. Das Verfahren nach einem der Ansprüche 11 bis 13, wobei das Verfahren das Bilden nur eines einzigen Verkapselungsmittels (124) aufweist, das mindestens einen Teil der mindestens einen ersten Aussparung (104) füllt und mindestens einen Teil der mindestens einen zweiten Aussparung (108) füllt.
  15. Das Verfahren nach einem der Ansprüche 12 bis 14, wobei das Verfahren aufweist: Montieren einer oberen Hauptoberfläche des elektronischen Bauteils (114) auf dem Träger (130); danach Verkapseln mindestens eines Teils des elektronischen Bauteils (114) und nur eines Teils des Substrats (102) durch ein Verkapselungsmittel (124); danach Entfernen des Trägers (130) von dem elektronischen Bauteil (114).
  16. Das Verfahren nach einem der Ansprüche 12 bis 14, wobei das Verfahren aufweist: Montieren der Rückseite (110) des Substrats (102) an dem Träger (130); danach Verkapseln von mindestens einem Teil des elektronischen Bauteils (114) und von nur einem Teil des Substrats (102) durch ein Verkapselungsmittel (124); danach Entfernen das Trägers (130) von dem Substrat (102) .
  17. Das Verfahren nach Anspruch 15 oder 16, wobei das Verfahren ein Führen von Verkapselungsmaterial durch mindestens ein Durchgangsloch des Substrats (102) aufweist, das durch die mindestens eine erste Aussparung (104) und die mindestens eine zweite Aussparung (108) gebildet wird, wobei das Verfahren insbesondere aufweist: simultanes Herstellen einer Mehrzahl von Packages (100) unter Verwendung eines gemeinsamen Substrats (102); simultanes Verkapseln eines Teils des gemeinsamen Substrats (102) und mindestens eines Teils einer Mehrzahl elektronischer Bauteile (114) der besagten Packages (100) unter Verwendung eines gemeinsamen Verkapselungsmittels (124); und anschließendes Separieren der Packages (100) durch Schneiden nur durch Material des Verkapselungsmittels (124), nicht durch Material des Substrats (102).
  18. Das Verfahren nach einem der Ansprüche 12 bis 17, wobei das Verfahren aufweist: Verkapseln der elektronischen Komponente (114) und des Substrats (102) mit einem Mold-Typ Verkapselungsmittel (124) verkapseln; und danach Freilegen von zumindest einem Teil einer Rückseite (110) des Substrats (102), insbesondere durch Nassstrahlen oder Schleifen.
  19. Das Verfahren nach einem der Ansprüche 11 bis 18, wobei das Verfahren das Bilden von mindestens einer der mindestens einer ersten Aussparung (104) und der mindestens einen zweiten Aussparung (108) durch eines aus der Gruppe aufweist, die besteht aus Ätzen, Laserbearbeitung, additiver Bearbeitung, Sandstrahlen, Fräsen und Laserablation.
  20. Das Verfahren nach einem der Ansprüche 11 bis 19, wobei das Verfahren aufweist: Einsetzen des Trägers (130) zumindest teilweise in die mindestens eine zweite Aussparung (108) des Substrats (102); danach Bilden der mindestens einen ersten Aussparung (104) und zumindest teilweise Entfernen von Material des Trägers (130) aus der mindestens einer zweiten Aussparung (108) ; danach optional Verkapseln eines Teils des Substrats (102) einschließlich mindestens eines Teils der mindestens eine zweiten Aussparung (108) durch ein Verkapselungsmittel (124) .
DE102019127791.4A 2019-10-15 2019-10-15 Package mit separaten Substratabschnitten und Verfahren zum Herstellen eines Packages Active DE102019127791B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102019127791.4A DE102019127791B4 (de) 2019-10-15 2019-10-15 Package mit separaten Substratabschnitten und Verfahren zum Herstellen eines Packages
US17/070,427 US11710684B2 (en) 2019-10-15 2020-10-14 Package with separate substrate sections
CN202011106277.4A CN112670252A (zh) 2019-10-15 2020-10-15 具有分离的衬底区段的封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019127791.4A DE102019127791B4 (de) 2019-10-15 2019-10-15 Package mit separaten Substratabschnitten und Verfahren zum Herstellen eines Packages

Publications (2)

Publication Number Publication Date
DE102019127791A1 true DE102019127791A1 (de) 2021-04-15
DE102019127791B4 DE102019127791B4 (de) 2022-09-01

Family

ID=75155888

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019127791.4A Active DE102019127791B4 (de) 2019-10-15 2019-10-15 Package mit separaten Substratabschnitten und Verfahren zum Herstellen eines Packages

Country Status (3)

Country Link
US (1) US11710684B2 (de)
CN (1) CN112670252A (de)
DE (1) DE102019127791B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11855058B2 (en) * 2021-08-30 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379997B1 (en) * 1993-12-06 2002-04-30 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US20070148822A1 (en) * 2005-12-23 2007-06-28 Tessera, Inc. Microelectronic packages and methods therefor
US20130154120A1 (en) * 2011-12-15 2013-06-20 Byung Tai Do Integrated circuit packaging system with package-on-package and method of manufacture thereof
US20180040551A1 (en) * 2015-09-03 2018-02-08 Bridge Semiconductor Corporation Interconnect substrate having cavity for stackable semiconducotr assembly, manufacturing method thereof and vertically stacked semiconductor assembly using the same
US20180342438A1 (en) * 2017-05-25 2018-11-29 Infineon Technologies Ag Semiconductor Chip Package Having a Cooling Surface and Method of Manufacturing a Semiconductor Package

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815806B1 (en) 2003-07-17 2004-11-09 International Business Machines Corp. Asymmetric partially-etched leads for finer pitch semiconductor chip package
JP2007157846A (ja) 2005-12-01 2007-06-21 Mitsui High Tec Inc 半導体装置の製造方法
WO2011026261A1 (en) 2009-09-02 2011-03-10 Tunglok Li Ic package and method for manufacturing the same
CN102842515A (zh) 2011-06-23 2012-12-26 飞思卡尔半导体公司 组装半导体器件的方法
JP2014518455A (ja) 2011-07-03 2014-07-28 イオプレックス リミテッド 熱的に溶融されるパッケージ構成要素を伴うリードキャリア
TWI517343B (zh) * 2014-03-25 2016-01-11 恆勁科技股份有限公司 覆晶堆疊封裝結構及其製作方法
KR101905240B1 (ko) * 2015-01-29 2018-10-05 앰코테크놀로지코리아(주) 반도체 패키지 및 이의 제조 방법
KR101647587B1 (ko) * 2015-03-03 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US10529672B2 (en) 2017-08-31 2020-01-07 Stmicroelectronics, Inc. Package with interlocking leads and manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379997B1 (en) * 1993-12-06 2002-04-30 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US20070148822A1 (en) * 2005-12-23 2007-06-28 Tessera, Inc. Microelectronic packages and methods therefor
US20130154120A1 (en) * 2011-12-15 2013-06-20 Byung Tai Do Integrated circuit packaging system with package-on-package and method of manufacture thereof
US20180040551A1 (en) * 2015-09-03 2018-02-08 Bridge Semiconductor Corporation Interconnect substrate having cavity for stackable semiconducotr assembly, manufacturing method thereof and vertically stacked semiconductor assembly using the same
US20180342438A1 (en) * 2017-05-25 2018-11-29 Infineon Technologies Ag Semiconductor Chip Package Having a Cooling Surface and Method of Manufacturing a Semiconductor Package

Also Published As

Publication number Publication date
US11710684B2 (en) 2023-07-25
DE102019127791B4 (de) 2022-09-01
US20210111108A1 (en) 2021-04-15
CN112670252A (zh) 2021-04-16

Similar Documents

Publication Publication Date Title
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102011000751B4 (de) Halbleiter-Bauelement mit einem einen Hohlraum aufweisenden Träger und Herstellungsverfahren
DE102012107696B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung einschließlich Schleifschritte
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE10250621B4 (de) Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102015115999B4 (de) Elektronische Komponente
DE102009042920B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102015107445A1 (de) Package für elektronische Vorrichtungen mit Metallblöcken
DE102016118784A1 (de) Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102020101098B4 (de) Leadframe, gekapseltes Package mit gestanzter Leitung und gesägten Seitenflanken, und entsprechendes Herstellungsverfahren
DE102014117594A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102015109953A1 (de) Herstellung elektronischer Bauelemente
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE102011001306B4 (de) Verfahren zur Herstellung von Halbleiter-Kapselungen
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102016101887B4 (de) Verfahren zum Herstellen eines Package mit Befestigung eines Chipbefestigungsmediums an einem bereits gekapselten elektronischen Chip
WO2017129698A1 (de) Herstellung eines multichip-bauelements
DE102019127791B4 (de) Package mit separaten Substratabschnitten und Verfahren zum Herstellen eines Packages

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102019009321

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative