CN102413641A - 多层型线路板及其制造方法 - Google Patents

多层型线路板及其制造方法 Download PDF

Info

Publication number
CN102413641A
CN102413641A CN2011102026604A CN201110202660A CN102413641A CN 102413641 A CN102413641 A CN 102413641A CN 2011102026604 A CN2011102026604 A CN 2011102026604A CN 201110202660 A CN201110202660 A CN 201110202660A CN 102413641 A CN102413641 A CN 102413641A
Authority
CN
China
Prior art keywords
insulating barrier
resin insulating
filler
range
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102026604A
Other languages
English (en)
Inventor
前田真之介
平野训
椎叶优树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN102413641A publication Critical patent/CN102413641A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

公开了一种多层型线路板及其制造方法。多层型线路板包括由绝缘树脂材料制成的外部树脂绝缘层，外部树脂绝缘层包含属于无机填料的填料，外部树脂绝缘层的外表面限定芯片安装区域和孔，利用填充在外部树脂绝缘层与电子芯片之间的底部填充材料而将电子芯片安装于芯片安装区域，导体部经由孔暴露。制造方法包括：通过激光加工在外部树脂绝缘层中形成孔的孔形成步骤；在孔形成步骤之后从外部树脂绝缘层的孔的内部除去污迹的去污处理步骤；以及在去污处理步骤之后减少暴露于外部树脂绝缘层的外表面的填料的量的填料减少步骤。

Description

多层型线路板及其制造方法
技术领域
本发明涉及一种多层型线路板及其制造方法，在所述多层型线路板中，多个树脂绝缘层和导体层彼此交替地层叠。
背景技术
半导体集成电路芯片(以下称为“IC芯片”)具有诸如计算机用微处理器等各种应用。近年来，存在以下趋势：在IC芯片上以更小的端子间距(pitch)设置越来越多的端子，用于IC芯片的更高的运转速度和性能。所述多个端子通常被成列地彼此靠近地配置在IC芯片的底侧并通过倒装芯片接合(flip-chipbonding)被连接到主板的端子。然而，由于IC芯片的端子间距和主板的端子间距之间的差异很大，难以将IC芯片直接安装到主板。因此，通常是，通过将IC芯片安装到芯片安装线路板而制成半导体封装，然后将该半导体封装安装到主板。
作为半导体封装的芯片安装线路板，实践中已经使用多层型线路板，在该多层型线路板中，多个堆积层(build-up layer)形成在芯基板的顶侧和底侧。多层型线路板使用诸如树脂基板等作为芯基板，其中该树脂基板由树脂浸渍玻璃纤维材料(例如，玻璃/环氧树脂)形成并且厚度比堆积层的厚度大很多，以获得高刚性并用作加强件。此外，电气布线(例如通孔导体)形成为贯通芯基板，用于芯基板的顶侧的和底侧的堆积层之间的电连接。
为了IC芯片的高速运转，近年来，高频信号已被应用到IC芯片。在这种情况中，将IC芯片安装于堆积线路板导致高频信号的传递损失或IC芯片的电路故障，并且由于电气布线在芯基板中产生高电感，所以将IC芯片安装于堆积线路板成为与IC芯片的高速运转干涉的缘由。作为上述问题的解决方案，日本特开2009-117703号公报(简称为“JP2009-117703A”)提出了如下的无芯多层型线路板，该无芯多层型线路板不具有较厚的芯基板，以缩短多层型线路板的总体布线长度并减小用于IC芯片的高速运转的高频信号的传递损失。
在JP2009-117703A中，堆积层设置有交替的树脂绝缘层和导体层。树脂绝缘层由相同的树脂材料形成，该树脂绝缘层不但包括作为最外层堆积层的外部树脂绝缘层而且包括作为内部堆积层的内部树脂绝缘层，而导体层通过例如在树脂绝缘层上进行电镀而形成。在该类型的多层型线路板中，二氧化硅填料通常被添加到树脂绝缘层，以改善树脂绝缘层粘接到导体层的粘接性以及减小树脂绝缘层的热膨胀系数。此外，连接端子形成于外部树脂绝缘层，并通过倒装芯片接合经由焊料凸块(solder bump)而被连接到IC芯片；属于液体固化树脂的底部填充(underfill)材料被填充在外部树脂绝缘层和IC芯片之间的间隙中以改善焊料凸块的热疲劳寿命。
发明内容
然而，外部树脂绝缘层中所包含的二氧化硅填料暴露于外部树脂绝缘层的表面，而使底部填充材料的流动性劣化。更具体地，由于以下事实：树脂绝缘层和底部填充材料是疏水的，而二氧化硅填料是亲水的，所以，随着暴露于外部树脂绝缘层的二氧化硅填料的增加，二氧化硅填料对底部填充材料的流动产生较高阻力。由此，产生以下问题：底部填充材料填充外部树脂绝缘层和IC芯片之间的间隙花费较长的时间，在外部树脂绝缘层和IC芯片之间的间隙中产生空隙。
考虑到上述内容，本发明的目的是提供一种多层型线路板及其制造方法，该多层型线路板具有作为最外层堆积层的外部树脂绝缘层，在外部树脂绝缘层上限定芯片安装区域，电子芯片被安装于芯片安装区域，使得底部填充材料能够精确地、可靠地密封外部树脂绝缘层和电子芯片之间的间隙。
根据本发明的一个方面，提供一种多层型线路板的制造方法，所述多层型线路板包括层叠布线部分，所述层叠布线部分具有多个彼此交替地层叠的树脂绝缘层和导体层，所述树脂绝缘层包括作为所述层叠布线部分的最外层的外部树脂绝缘层和作为所述层叠布线部分的内层的内部树脂绝缘层，所述外部树脂绝缘层由与所述内部树脂绝缘层相同的绝缘树脂材料制成，所述外部树脂绝缘层包含无机氧化物填料，并且在所述外部树脂绝缘层的外表面限定芯片安装区域和孔，利用填充在所述外部树脂绝缘层和电子芯片之间的间隙中的底部填充材料而将电子芯片安装于所述芯片安装区域，导体部经由所述孔暴露，所述制造方法包括：通过激光加工在所述外部树脂绝缘层中形成所述孔的孔形成步骤；在所述孔形成步骤之后从所述外部树脂绝缘层的孔的内部除去污迹的去污处理步骤；以及在所述去污处理步骤之后减少暴露于所述外部树脂绝缘层的所述外表面的所述填料的量的填料减少步骤。
根据本发明的另一方面，提供一种多层型线路板，其包括：层叠布线部分，所述层叠布线部分具有多个彼此交替地层叠的树脂绝缘层和导体层，所述树脂绝缘层包括作为所述层叠布线部分的最外层的外部树脂绝缘层和作为所述层叠布线部分的内层的内部树脂绝缘层，所述外部树脂绝缘层由与所述内部树脂绝缘层相同的绝缘树脂材料制成，所述外部树脂绝缘层包含无机氧化物填料，并且在所述外部树脂绝缘层的外表面限定芯片安装区域，利用填充在所述外部树脂绝缘层和电子芯片之间的间隙中的底部填充材料而将所述电子芯片安装于所述芯片安装区域，其中，存在于所述外部树脂绝缘层的所述外表面的填料的量低于存在于所述外部树脂绝缘层的内部的填料的量。
从以下说明，也可理解本发明的其他目的和特征。
附图说明
图1是具有根据本发明的一个实施方式的多层型线路板的半导体封装的示意性截面图。
图2至图9是示出用于制造根据本发明的一个实施方式的多层型线路板的工艺步骤的示意图。
图10是示出多层型线路板的树脂绝缘层的表面的扫描式电子显微镜(SEM)图像的示意图。
图11至图14是示出用于制造根据本发明的一个实施方式的多层型线路板的工艺步骤的示意图。
图15至图16是示出用于制造根据本发明的另一实施方式的多层型线路板的工艺步骤的示意图。
具体实施方式
下面将借助于以下实施方式详细说明本发明，其中，同样的部件和部分用相同的附图标记表示，以避免对这些部件和部分重复说明。这里需要注意的是，在以下说明中，诸如“顶部”和“底部”等方向性术语仅用于图示目的，并不会将本发明限制于任何的特定取向。
参照图1，根据本发明的一个实施方式的半导体封装10具有球栅阵列(BGA)构造，该球栅阵列构造包括多层型线路板11和IC芯片12。然而，半导体封装10的构造并不限于BGA构造。可选择地，半导体封装10可以具有针栅阵列(PGA)构造、焊盘栅格阵列(LGA)构造或任何其它构造。
IC芯片12的形式并不受特别地限制。IC芯片12可以是用作计算机中的微处理器的DRAM(动态随机存取存储器)或SRAM(静态随机存取存储器)。尽管在本实施方式中IC芯片12被安装于多层型线路板11，但是，诸如芯片电容器、MEMS(微电子机械系统)等另一类型的电子芯片或者诸如芯片晶体管、芯片二极管、芯片电阻器、芯片线圈、芯片感应器等任何其他的芯片部件可以用来代替IC芯片。
在本实施方式中，多层型线路板11被设计为不具有芯基板的无芯线路板。如图1所示，多层型线路板11具有层叠布线部分30(作为层叠结构)，层叠布线部分30具有顶部主面31和底部主面32。芯片安装区域29设置在层叠布线部分30的顶面31，其中，IC芯片12安装于芯片安装区域29。层叠布线部分30包括彼此交替地层叠为堆积层的树脂绝缘层21、22、23、24和25以及导体层26。这里，在层叠布线部分30的顶面暴露的作为最外层堆积层的树脂绝缘层25有时候被称为“外部树脂绝缘层”，设置在层叠布线部分30内部的作为内部堆积层的树脂绝缘层22、23和24有时候被称为“内部树脂绝缘层”。外部树脂绝缘层25具有顶面(外表面)和面向相邻的内部树脂绝缘层24的底面(内表面)，在顶面上限定有芯片安装区域29。在本实施方式中，外部树脂绝缘层25用作阻焊剂(solder resist)并且具有通过激光加工而形成在其中的多个孔，使得导体部经由孔43暴露于芯片安装区域29。
树脂绝缘层21-25由相同的绝缘树脂材料形成。由于外部树脂绝缘层25由与内部树脂绝缘层22-24相同的绝缘树脂材料形成，所以，与外部树脂绝缘层25由与内部树脂绝缘层22-24的材料不同的材料制成的情况相比，能够减小由外部树脂绝缘层25与内部树脂绝缘层22-24之间的热膨胀系数的差别而产生的影响，由此能够有效地防止多层型线路板11的翘曲。
树脂绝缘层21-25的树脂材料可根据树脂绝缘层21-25所需的电阻性、耐热性、防潮性等适当地选择。树脂绝缘层21-25的树脂材料的合适的示例为：诸如环氧树脂、酚醛树脂、聚氨酯树脂、硅树脂、聚酰亚胺树脂等热固性树脂；以及诸如聚碳酸酯树脂、丙烯酸树脂、聚缩醛树脂、聚丙烯树脂等热塑性树脂。
此外，填料被添加到树脂绝缘层21-25的各树脂绝缘层。填料的示例为诸如二氧化硅、二氧化钛、氧化铝等无机氧化物。其中，二氧化硅填料由于其低介电常数和低线性膨胀系数而是优选的。通过将这种二氧化硅填料添加到树脂绝缘层21-25而能够提高多层型线路板11的品质。
在本实施方式中，树脂绝缘层21-25由如下的绝缘树脂材料形成：该绝缘树脂材料被称为堆积材料，并且含有作为主成分的热固性环氧树脂(利用光照射不可固化)和作为添加剂的二氧化硅填料。
另一方面，在本实施方式中，导体层26通过诸如减除法、半加成法或全加成法等任何已知的电路形成方法由诸如铜等形成。
多层型线路板11具有多个连接端子41和45以及分别地形成于连接端子41和45的焊料凸块44和47。连接端子41被成列地配置，经由外部树脂绝缘层25的各孔43暴露于层叠布线部分30的顶面31的芯片安装区域29，并且经由焊料凸块44被电连接到IC芯片12的面接触端子28。连接端子45被成列地配置于层叠布线部分30的底面32并且经由焊料凸块47被电连接到主板。
多层型线路板11还具有多个导通孔33和导通导体34，导通孔33形成在树脂绝缘层21-24中，导通导体34形成在导通孔33中，用于将导体层26电连接到连接端子41和45。各导通孔33被形成为锥台状并且朝向层叠布线部分30的底面32向下逐渐变细窄。能够通过对树脂绝缘层21-24激光加工而形成这些导通孔33。各导通导体34的形状与导通孔33的形状对应，从而直径朝向层叠布线部分30的顶面31逐渐增大。
再次参照图1，半导体封装10包括填充在外部树脂绝缘层25和IC芯片12之间(特别地，连接端子41、焊料凸块44和面接触端子28之间)的间隙中的底部填充材料49，以利用底部填充材料49密封多层型线路板11和IC芯片12之间的连接部位。
如后面将要论述的那样，在制造期间(参见例如图7)，填料的某些粒子57暴露于外部树脂绝缘层25的顶面(外表面)。在本实施方式中，使存在于外部树脂绝缘层25的顶面的填料的量小于存在于外部树脂绝缘层25的内部的填料的量，更进一步地，使存在于外部树脂绝缘层25的顶面的填料的量小于存在于外部树脂绝缘层25的内部的填料的量并且小于存在于外部树脂绝缘层25的底面的填料的量。由此能够确保底部填充材料49在外部树脂绝缘层25的顶面上的流动性，使得底部填充材料49能够在短时间内适当地、可靠地密封外部树脂绝缘层25和IC芯片12之间的间隙，而不产生空隙。
可通过以下步骤制造多层型线路板11和半导体封装10。
首先，制备诸如玻璃基板/环氧基板等具有足够强度的支撑基板50。在支撑基板50上堆积(build up)树脂绝缘层21-25和导体层26，由此形成层叠布线部分30。
更具体地，如图2所示，通过将一片作为树脂绝缘基部覆层51的诸如环氧树脂等绝缘树脂基材接合到支撑基板50而形成基板介质52。然后，将层叠金属片材54放置到基板介质52的基部覆层51上。在本实施方式中，层叠金属片材54具有通过例如金属电镀可拆装地层叠在一起的两片铜箔膜55和56，该金属电镀为诸如镀铬、镀镍、镀钛或其复合电镀等。当将这种层叠金属片材54放置到基部覆层51上时，在基部覆层51和层叠金属片材54之间施加粘接剂，使得在后续工艺步骤中层叠金属片材54不会与基部覆层51分离。
如图3所示，树脂绝缘层21被制成片材状，被放置在基板介质52上以覆盖层叠金属片材54，然后接合到基板介质52。由于树脂绝缘层21不仅被粘接到层叠金属片材54而且还围绕层叠金属片材54被粘接到基部覆层51的一部分，所以，利用树脂绝缘层21密封层叠金属片材54。
如图4所示，通过使用诸如准分子激光器、UV激光器或CO2激光器等的激光加工在树脂绝缘层21的指定位置形成导通孔33。随后，通过利用诸如高锰酸钾溶液等蚀刻溶液的去污处理(desmear treatment)从导通孔33除去污迹(smear)。可选择地，可以通过利用诸如O2等离子体的等离子体除灰来进行去污处理。
在去污处理之后，通过对导通孔33施加化学镀铜和电解镀铜而在导通孔33中形成导通导体34。可以通过任何的传统的已知技术来施加化学镀铜和电解镀铜。通过诸如半加成法等任何已知的方法来蚀刻所获得的铜镀膜，由此如图5所示，使树脂绝缘层21上的导体层26图案化。可选择地，可通过溅射或化学气相沉积(CVD)涂布薄铜膜、随后对薄铜膜或铜箔进行蚀刻或者通过压印导电的铜膏而形成导体层26。
如图6所示，以与上述方式相同的方式相继形成树脂绝缘层22-25、其他导体层26和连接端子41。
此后，在本实施方式中相继地进行孔形成步骤、去污处理步骤、填料减少步骤和热固化步骤。
在孔形成步骤中，通过激光加工在外部树脂绝缘层25中形成孔43，使得连接端子41经由孔43暴露。
接着，如图7所示，在去污处理步骤中，通过利用诸如高锰酸钾溶液或O2等离子体等的去污处理而从孔43去除污迹。通过去污处理步骤，外部树脂绝缘层25的顶面和孔43的壁面被细微地粗糙化，填料粒子57中的一些填料粒子暴露于外部树脂绝缘层25的顶面和孔43的壁面。
在去污处理步骤之后的填料减少步骤中，进行清洗处理以减少暴露于外部树脂绝缘层25的顶面和孔43的壁面的填料的量，用于提高底部填充材料49的流动性。
清洗处理的一个有效的方法是高压水清洗，如图8所示，通过高压水清洗，高压水W1被喷射到外部树脂绝缘层25，以从外部树脂绝缘层25的顶面清洗填料。为了确保填料的清洗和减少，高压水W1的压力优选为100kgf/cm2以上，更优选为300kgf/cm2以上。此外，优选地，在室温下持续进行高压水清洗1分钟以上，以确保填料的清洗和减少。在本实施方式中，通过在室温下以500kgf/cm2持续地喷射高压水W1大约2分钟来进行高压水清洗。
通过高压水清洗处理，大表面(例如，粒子表面面积的一半以上)暴露于外部树脂绝缘层25的顶面的填料粒子57被洗去。由于去除了填料粒子57，如图9所示，在外部树脂绝缘层25的顶面形成凹部58。另一方面，深深地嵌入外部树脂绝缘层25的填料粒子57仍然暴露于外部树脂绝缘层25的顶面。由此，能够将存在(残留)并暴露于外部树脂绝缘层25的顶面的填料粒子57的量有效地减少到比存在(残留)于外部树脂绝缘层25的内部的填料粒子57的量小并且比存在(残留)于外部树脂绝缘层25的底面的填料粒子57的量小的水平，以提高底部填充材料49在外部树脂绝缘层25的顶面的流动性。
如图10所示，通过对树脂绝缘层25的顶面拍摄SEM图片59，在SEM图片59上绘制对角线L1并测量对角线L1上的填料粒子57的总长度(即，与对角线L1重叠的填料粒子57的宽度的总和)能够估计外部树脂绝缘层25的顶面的填料粒子57的量。通过比较填料减少步骤之前和之后的测量结果可以确认，在填料减少步骤之前，存在于外部树脂绝缘层25的顶面的填料粒子57的量与存在于外部树脂绝缘层25的内部的填料粒子57的量和存在于外部树脂绝缘层25的底面的填料粒子57的量相等，而在填料减少步骤之后，存在于外部树脂绝缘层25的顶面的填料粒子57的量比存在于外部树脂绝缘层25的内部的填料粒子57的量少并且比存在于外部树脂绝缘层25的底面的填料粒子57的量少。
此外，底部填充材料49相对于树脂绝缘层25的顶面的接触角被用于底部填充材料49在外部树脂绝缘层25的顶面的流动性的测量。接触角越小，底部填充材料49越易于与外部树脂绝缘层25的顶面一致以及散开并在外部树脂绝缘层25的顶面上流动。
执行实际测量以证实在本实施方式的填料减少步骤中高压水清洗处理的填料减少效果。在填料减少步骤之前，存在于外部树脂绝缘层25的顶面和内部的填料粒子57的量大约是83％，底部填充材料49相对于外部树脂绝缘层25的顶面的接触角大约是24°。另一方面，在填料减少步骤之后，存在于外部树脂绝缘层25的顶面的填料粒子57的量大约是37％，底部填充材料49相对于外部树脂绝缘层25的顶面的接触角大约是11°。
通过改变高压水清洗处理的各种条件(例如高压水W1的压力、温度、喷射时间等)来执行进一步测量，由此调整在填料减少步骤之后存在于外部树脂绝缘层25的顶面的填料的量。结果，已发现，为了将底部填充材料49的流动性提高到不会在外部树脂绝缘层25和IC芯片12之间的间隙中导致空隙的有利水平，优选地，在填料减少步骤之后存在于外部树脂绝缘层25的外表面的填料的量在大约30％至大约70％的范围中。当存在于外部树脂绝缘层25的外表面的填料的量处于该优选的范围中时，底部填充材料49相对于外部树脂绝缘层25的外表面的接触角为大约10°至20°。
清洗处理的可选择的有效方法为使用超声波的超声清洗。将超声清洗和高压水清洗组合是可行的，即，在使超声波遍及(propagate through)高压水的同时利用高压水清洗外部树脂绝缘层25的顶面。
清洗处理的另一可选择的有效方法为碱性清洗。将碱性清洗与高压水清洗和超声清洗中的任一种或两种组合是可行的。碱性清洗与高压水清洗和/或超声清洗的组合使得能够同时进行物理处理和化学处理以增大清洗处理的填料减少效果。
由此，通过超声清洗处理或碱性清洗处理，存在(残留)并暴露于外部树脂绝缘层25的顶面的填料粒子57的量能够以与上述高压水清洗处理相同的方式被有效地减少到比存在(残留)于外部树脂绝缘层25的内部的填料粒子57的量小并且比存在(残留)于外部树脂绝缘层25的底面的填料粒子57的量小的水平。
在填料减少步骤中，通过清洗处理还可以减少暴露于孔43的壁面的填料粒子57。如上所述，在孔形成步骤期间，在外部树脂绝缘层25中通过激光加工而形成孔43，使得从孔43的壁面突出的填料粒子57的量低于从外部树脂绝缘层25的顶面突出的填料粒子57的量。由此，在填料减少步骤中从外部树脂绝缘层25的顶面洗去的填料粒子57的量高于在填料减少步骤中从孔43的壁面洗去的填料粒子57的量。即，在填料减少步骤之后存在(残留)并暴露于外部树脂绝缘层25的顶面的填料粒子57的量低于在填料减少步骤之后存在(残留)于孔43的壁面的填料粒子57的量；在填料减少步骤之后存在(残留)于孔43的壁面的填料粒子57的量低于存在(残留)于外部树脂绝缘层25的内部的填料粒子57的量，更进一步地，低于存在(残留)于外部树脂绝缘层25的内部的填料粒子57的量并且低于存在(残留)于外部树脂绝缘层25的底面的填料粒子57的量。
优选地，通过去除填料粒子57而在外部树脂绝缘层25的顶面形成的凹部58的数量与残留并暴露于外部树脂绝缘层25的顶面的填料粒子57的数量的比例为50％以上。当通过从外部树脂绝缘层25的顶面除去填料粒子57而以这种比例形成凹部58时，能够确保底部填充材料49在外部树脂绝缘层25的顶面的足够的流动性。
此外，通过填料减少步骤中的清洗处理，不仅能够除去填料，而且还能够除去粘接到外部树脂绝缘层25的顶面和孔43的壁面的任何异物(例如树脂碎片等)。
在填料减少步骤之后，在热固化步骤中通过热压处理来固化树脂绝缘层21-25。在形成各层时使树脂绝缘层21-25固化到一定程度并且在热固化步骤中使树脂绝缘层21-25完全固化是可行的。
如果在填料减少步骤之前进行热固化步骤，则通过外部树脂绝缘层25的固化而固定填料粒子57，由此通过清洗处理难以从外部树脂绝缘层25的顶面清洗填料粒子57。然而，在本实施方式中，在热固化步骤之前进行填料减少步骤。由于外部树脂绝缘层25还未完全固化并且在进行填料减少步骤时较软，所以，在填料减少步骤中能够确实可靠地减少存在于外部树脂绝缘层25的顶面的填料粒子57的量。
通过以上堆积工艺，可以获得布线层叠体60，在该布线层叠体60中，层叠金属片材54、树脂绝缘层21-25和导体层26层叠于基板介质52。这里，布线层叠体60的位于层叠金属片材54上的部分与多层型线路板11的层叠布线部分30对应。
此后，利用切割机从布线层叠体60切出层叠布线部分30。此时，沿着层叠布线部分30与其周边部61之间的边界同时切割层叠体60和基板介质52(支撑基板50和基部覆层51)，使得被树脂绝缘层21密封的层叠金属片材54的外边缘暴露。一旦从层叠体60除去周边部61，树脂绝缘层21和基部覆层51之间的接触便消失。由此，仅经由层叠金属片材54将层叠布线部分30接合到基板介质52。
如图12所示，层叠金属片材54的铜箔膜55和56彼此拆分，以使层叠布线部分30与基板介质52分离并且使层叠布线部分30(树脂绝缘层21)的底面32处的铜箔膜55暴露。如图13所示，铜箔膜55通过蚀刻被图案化，并被形成为树脂绝缘层21上的连接端子45。
随后，如图14所示，通过利用焊料球安装机将焊料球安装于连接端子41并在指定温度下通过加热对焊料球回流焊而在树脂绝缘层24的连接端子41上形成焊料凸块44。此外，以与上述方式相同的方式将焊料凸块47形成于树脂绝缘层21上的连接端子45。由此，完成多层型线路板11。
然后，通过使IC芯片12的面接触端子28与多层型线路板11的焊料凸块44对准，通过加热对焊料凸块44回流焊由此使面接触端子28和焊料凸块44彼此接合，来将IC芯片12安装于多层型线路板11的芯片安装区域29。
最后，将属于液体固化树脂的底部填充材料49填充到外部树脂绝缘层25和IC芯片12之间的间隙中。如上所述，在填料减少步骤中，暴露于外部树脂绝缘层25的顶面的会对底部填充材料49的流动产生阻力的填料(填料粒子57)的量已被减少，以提高底部填充材料49在外部树脂绝缘层25上的流动性。因此，能够在短时间内将底部填充材料49有效地填充遍及外部树脂绝缘层25和IC芯片12之间的间隙，而不会在外部树脂绝缘层25和IC芯片12之间的间隙中引起空隙，使得底部填充材料49能够适当地、可靠地密封多层型线路板11和IC芯片12之间的间隙中的连接部位。如图1所示，在由底部填充材料49密封多层型线路板11和IC芯片12之间的连接部位后完成半导体封装10。
日本专利申请No.2010-165397(2010年7月22日提交)的全部内容通过引用包含于此。
尽管已经参考本发明的以上具体实施方式说明了本发明，但是本发明并不限于该示例性实施方式。本领域的技术人员根据上述示教能够想到上述实施方式的各种变形和改变。
例如，虽然在上述实施方式中多层型线路板11并未设置有芯基板，但是可在如下的多层型线路板中实施本发明，在该多层型线路板中，层叠布线部分在芯基板的两侧形成有堆积层。
经由外部树脂绝缘层25的孔43暴露的导体部并不限于用于电连接到IC芯片12的连接端子43，而可以是不受特别限制的任何形式，例如为用于电连接到另一电子芯片的连接端子。
例如，可选择地，可以在图15和图16所示的多层型线路板11A中实施本发明。除了经由外部树脂绝缘层25的孔43暴露的导体部的形状是以从外部树脂绝缘层25的顶面部分地突出的柱状之外，多层型线路板11A的结构与多层型线路板11的结构相同。
更具体地，如图15所示，多层型线路板11A具有多个连接端子41和多个柱状端子61，连接端子41被配置在外部树脂绝缘层25(作为阻焊剂)的下方，柱状端子61是例如通过在各连接端子41上镀铜而形成的铜柱，并且各柱状端子61均具有利用镍/金镀膜62涂覆的顶面(外表面)。在该情况中，柱状端子61与导体部对应。
可通过以下步骤制造多层型线路板11A。以与上述方式相同的方式进行堆积工艺直到填料减少步骤和热固化步骤。此后，通过化学镀铜将镀膜涂布到外部树脂绝缘层25的顶面和孔43的全部。用于平版印刷(lithographic)应用的干膜层叠于该镀膜并进行曝光和显影，由此在外部树脂绝缘层25的顶面形成抗镀剂。在施加抗镀剂的状态中，在外部树脂绝缘层25的顶面可选择地进行电解镀铜。于是，如图15所示形成柱状端子61。在去除抗镀剂和镀膜之后，在外部树脂绝缘层25的顶面形成抗蚀剂。利用切割机切割所得到的布线层叠体60。随后，层叠金属片材54的铜箔膜55和56彼此拆分，以使层叠布线部分30与基板介质52分离。层叠布线部分30的底面32的铜箔膜55通过蚀刻而图案化，并且形成为连接端子45。除去抗蚀剂。化学镀镍和化学镀金相继地施加于柱状端子61和连接端子45，使得镍/金镀膜62形成于柱状端子61和连接端子45中的每一方。由此，完成多层型线路板11A。
此外，经由外部树脂绝缘层25的孔43暴露的导体部不限于用于电连接到电子芯片的导体部，而可以是用于诸如定位多层型线路板11和电子芯片等其它目的的导体部。
参考所附的权利要求书限定本发明的范围。

Claims (16)

1.一种多层型线路板的制造方法，所述多层型线路板包括层叠布线部分，所述层叠布线部分具有多个彼此交替地层叠的树脂绝缘层和导体层，所述树脂绝缘层包括作为所述层叠布线部分的最外层的外部树脂绝缘层和作为所述层叠布线部分的内层的内部树脂绝缘层，所述外部树脂绝缘层由与所述内部树脂绝缘层相同的绝缘树脂材料制成，所述外部树脂绝缘层包含无机氧化物填料，并且在所述外部树脂绝缘层的外表面限定芯片安装区域和孔，利用填充在所述外部树脂绝缘层和电子芯片之间的间隙中的底部填充材料而将所述电子芯片安装于所述芯片安装区域，导体部经由所述孔暴露，所述制造方法包括：
通过激光加工在所述外部树脂绝缘层中形成所述孔的孔形成步骤；
在所述孔形成步骤之后从所述外部树脂绝缘层的孔的内部除去污迹的去污处理步骤；以及
在所述去污处理步骤之后减少暴露于所述外部树脂绝缘层的所述外表面的所述填料的量的填料减少步骤。
2.根据权利要求1所述的多层型线路板的制造方法，其特征在于，所述导体部是用于连接到所述电子芯片的连接端子。
3.根据权利要求1所述的多层型线路板的制造方法，其特征在于，所述导体部是以从所述外部树脂绝缘层的所述外表面部分地突出的方式形成于连接端子的柱状端子。
4.根据权利要求1所述的多层型线路板的制造方法，其特征在于，所述填料减少步骤包括在100kgf/cm2以上的高压水压力下对所述外部树脂绝缘层的所述外表面进行高压水清洗处理。
5.根据权利要求4所述的多层型线路板的制造方法，其特征在于，在室温下持续进行所述高压水清洗处理1分钟以上。
6.根据权利要求4所述的多层型线路板的制造方法，其特征在于，通过使超声波遍及高压水来进行所述高压水清洗处理。
7.根据权利要求1所述的多层型线路板的制造方法，其特征在于，所述填料减少步骤包括对所述外部树脂绝缘层的所述外表面进行超声清洗处理。
8.根据权利要求1所述的多层型线路板的制造方法，其特征在于，所述填料减少步骤包括对所述外部树脂绝缘层的所述外表面进行碱性清洗处理。
9.根据权利要求1所述的多层型线路板的制造方法，其特征在于，所述树脂绝缘层的所述绝缘树脂材料含有作为主成分的热固性树脂，所述制造方法还包括：在所述填料减少步骤之后，通过热处理固化所述外部树脂绝缘层的热固化步骤。
10.根据权利要求1所述的多层型线路板的制造方法，其特征在于，所述填料是二氧化硅填料。
11.一种多层型线路板，其包括：
层叠布线部分，所述层叠布线部分具有多个彼此交替地层叠的树脂绝缘层和导体层，所述树脂绝缘层包括作为所述层叠布线部分的最外层的外部树脂绝缘层和作为所述层叠布线部分的内层的内部树脂绝缘层，所述外部树脂绝缘层由与所述内部树脂绝缘层相同的绝缘树脂材料制成，所述外部树脂绝缘层包含无机氧化物填料，并且在所述外部树脂绝缘层的外表面限定芯片安装区域，利用填充在所述外部树脂绝缘层和电子芯片之间的间隙中的底部填充材料而将所述电子芯片安装于所述芯片安装区域，
其中，存在于所述外部树脂绝缘层的所述外表面的填料的量低于存在于所述外部树脂绝缘层的内部的填料的量。
12.根据权利要求11所述的多层型线路板，其特征在于，
所述外部树脂绝缘层中形成有孔，导体部经由所述孔暴露；
存在于所述外部树脂绝缘层的所述外表面的填料的量低于存在于所述孔的壁面的填料的量；
存在于所述孔的壁面的填料的量低于存在于所述外部树脂绝缘层的内部的填料的量。
13.根据权利要求11所述的多层型线路板，其特征在于，通过去除所述填料而在所述外部树脂绝缘层的所述外表面形成的凹部的数量与暴露于所述外部树脂绝缘层的所述外表面的填料的数量的比例为50％以上。
14.根据权利要求11所述的多层型线路板，其特征在于，所述填料是二氧化硅填料。
15.根据权利要求12所述的多层型线路板，其特征在于，所述导体部是用于连接到所述电子芯片的连接端子。
16.根据权利要求12所述的多层型线路板，其特征在于，所述导体部是以从所述外部树脂绝缘层的所述外表面部分地突出的方式形成于连接端子的柱状端子。
CN2011102026604A 2010-07-22 2011-07-18 多层型线路板及其制造方法 Pending CN102413641A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010165397 2010-07-22
JP2010-165397 2010-07-22

Publications (1)

Publication Number Publication Date
CN102413641A true CN102413641A (zh) 2012-04-11

Family

ID=45492634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102026604A Pending CN102413641A (zh) 2010-07-22 2011-07-18 多层型线路板及其制造方法

Country Status (5)

Country Link
US (1) US8609995B2 (zh)
JP (1) JP5643724B2 (zh)
KR (1) KR101596066B1 (zh)
CN (1) CN102413641A (zh)
TW (1) TWI513393B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104838732A (zh) * 2012-12-27 2015-08-12 优志旺电机株式会社 除渣处理方法及除渣处理装置
CN112423463A (zh) * 2019-08-23 2021-02-26 鹏鼎控股(深圳)股份有限公司 多层电路板及其制作方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952540B2 (en) * 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP6115009B2 (ja) * 2012-02-17 2017-04-19 株式会社村田製作所 積層基板の製造方法および積層基板構造
TWI694557B (zh) * 2012-03-26 2020-05-21 先進封裝技術私人有限公司 半導體基板、半導體封裝件及其製造方法
EP2846615A4 (en) 2012-04-26 2016-05-11 Ngk Spark Plug Co MULTILAYER WELDING SUBSTRATE AND MANUFACTURING METHOD THEREFOR
CN102672296A (zh) * 2012-06-05 2012-09-19 哈尔滨工业大学 多层堆叠芯片低温超声键合形成单金属间化合物焊点的方法
JP6021504B2 (ja) * 2012-08-08 2016-11-09 キヤノン株式会社 プリント配線板、プリント回路板及びプリント回路板の製造方法
US9202753B2 (en) * 2013-01-30 2015-12-01 Infineon Technologies Ag Semiconductor devices and methods of producing these
US9016552B2 (en) * 2013-03-15 2015-04-28 Sanmina Corporation Method for forming interposers and stacked memory devices
US10194537B2 (en) 2013-03-25 2019-01-29 International Business Machines Corporation Minimizing printed circuit board warpage
JP2015041728A (ja) * 2013-08-23 2015-03-02 ウシオ電機株式会社 デスミア処理方法およびデスミア処理装置
JP2015061026A (ja) * 2013-09-20 2015-03-30 ウシオ電機株式会社 配線基板材料の製造方法および配線基板材料
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
JP6409390B2 (ja) * 2014-07-28 2018-10-24 住友ベークライト株式会社 配線基板、半導体パッケージ、電子装置、配線基板の製造方法、および半導体パッケージの製造方法
KR101584916B1 (ko) * 2014-10-13 2016-01-14 안우영 질화알미늄이 코팅된 고분자 볼을 첨가한 솔더 레지스터의 제조방법
CN105722299B (zh) 2014-12-03 2018-08-31 恒劲科技股份有限公司 中介基板及其制法
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
WO2017217126A1 (ja) * 2016-06-17 2017-12-21 株式会社村田製作所 樹脂多層基板の製造方法
KR102140001B1 (ko) * 2016-12-02 2020-07-31 가부시키가이샤 아루박 배선 기판의 가공 방법
WO2018228858A1 (en) 2017-06-12 2018-12-20 Philips Lighting Holding B.V. Method and apparatus for driving an led
JP7359531B2 (ja) * 2018-06-07 2023-10-11 新光電気工業株式会社 配線基板、配線基板の製造方法及び半導体パッケージの製造方法
KR101991236B1 (ko) * 2018-07-27 2019-06-20 이규근 고주파수대역의 안테나 제조방법
CN115547846A (zh) * 2019-02-21 2022-12-30 奥特斯科技(重庆)有限公司 部件承载件及其制造方法和电气装置
JP7430990B2 (ja) * 2019-06-26 2024-02-14 新光電気工業株式会社 配線基板の製造方法
US11596055B2 (en) * 2019-12-27 2023-02-28 Intel Corporation Apparatus and system of a printed circuit board (PCB) including a radio frequency (RF) transition
KR102403966B1 (ko) * 2020-07-13 2022-05-31 주식회사 테라온 고방열 igbt 전력 반도체 패키지 및 제조 방법
US20220415737A1 (en) * 2021-06-25 2022-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
WO2024005101A1 (ja) * 2022-06-30 2024-01-04 太陽ホールディングス株式会社 回路基板およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070798A (ja) * 1983-09-27 1985-04-22 富士通株式会社 層間絶縁層
US5962925A (en) * 1997-11-10 1999-10-05 Matsushita Electric Industrial Co., Ltd. Mounting structure of electronic component having bumps
US20090314526A1 (en) * 2006-01-30 2009-12-24 Kyocera Corporation Resin Film, Adhesive Sheet, Circuit Board, and Electronic Apparatus

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69121456T2 (de) * 1990-05-09 1996-12-19 Hoffmann La Roche Stabilisiertes Harnsäurereagens
JPH0794871A (ja) * 1993-09-27 1995-04-07 Hitachi Chem Co Ltd 多層配線板の製造法
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
US5882954A (en) * 1997-10-06 1999-03-16 Ford Motor Company Method for adhering a metallization to a substrate
US6674017B1 (en) 1998-12-24 2004-01-06 Ngk Spark Plug Co., Ltd. Multilayer-wiring substrate and method for fabricating same
JP2000244127A (ja) 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
US6413620B1 (en) * 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル＆インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
JP3913632B2 (ja) * 2002-07-30 2007-05-09 日本特殊陶業株式会社 ビルドアップ多層プリント配線板の製造方法
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
JP2007299875A (ja) * 2006-04-28 2007-11-15 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JP5224784B2 (ja) 2007-11-08 2013-07-03 新光電気工業株式会社 配線基板及びその製造方法
US8391015B2 (en) * 2008-03-17 2013-03-05 Ibiden Co., Ltd. Capacitor-incorporated printed wiring board and electronic component

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070798A (ja) * 1983-09-27 1985-04-22 富士通株式会社 層間絶縁層
US5962925A (en) * 1997-11-10 1999-10-05 Matsushita Electric Industrial Co., Ltd. Mounting structure of electronic component having bumps
US20090314526A1 (en) * 2006-01-30 2009-12-24 Kyocera Corporation Resin Film, Adhesive Sheet, Circuit Board, and Electronic Apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104838732A (zh) * 2012-12-27 2015-08-12 优志旺电机株式会社 除渣处理方法及除渣处理装置
CN104838732B (zh) * 2012-12-27 2017-11-10 优志旺电机株式会社 除渣处理方法及除渣处理装置
CN112423463A (zh) * 2019-08-23 2021-02-26 鹏鼎控股(深圳)股份有限公司 多层电路板及其制作方法

Also Published As

Publication number Publication date
US20120018194A1 (en) 2012-01-26
JP2012044158A (ja) 2012-03-01
US8609995B2 (en) 2013-12-17
TW201223380A (en) 2012-06-01
TWI513393B (zh) 2015-12-11
KR20120010209A (ko) 2012-02-02
JP5643724B2 (ja) 2014-12-17
KR101596066B1 (ko) 2016-02-19

Similar Documents

Publication Publication Date Title
CN102413641A (zh) 多层型线路板及其制造方法
RU2327311C2 (ru) Способ встраивания компонента в основание
KR100736635B1 (ko) 베어칩 내장형 인쇄회로기판 및 그 제조 방법
US9159693B2 (en) Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
JP2008085089A (ja) 樹脂配線基板および半導体装置
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
US20110283535A1 (en) Wiring board and method of manufacturing the same
US20160293514A1 (en) Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same
JP2009253261A (ja) 高密度回路基板及びその形成方法
JP2015149477A (ja) 埋め込み基板、印刷回路基板及びその製造方法
CN107146781A (zh) 一种用于bot封装的双面有芯板结构及其制造方法
JP4497548B2 (ja) 配線基板
CN102498755A (zh) 电子元器件模块及其制造方法
US8322596B2 (en) Wiring substrate manufacturing method
US10129980B2 (en) Circuit board and electronic component device
JP2008141136A (ja) 多層配線基板及び素子搭載装置
US20120118618A1 (en) Printed circuit board and method for manufacturing the same
CN107104091B (zh) 一种半埋入线路基板结构及其制造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR100671541B1 (ko) 함침 인쇄회로기판 제조방법
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
KR20120097327A (ko) 다층 배선기판
KR101089923B1 (ko) 인쇄회로기판의 제조방법
JP2007150111A (ja) 配線基板
JP2009123916A (ja) 部品内蔵型多層プリント配線板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120411