CN112423463A - 多层电路板及其制作方法 - Google Patents

多层电路板及其制作方法 Download PDF

Info

Publication number
CN112423463A
CN112423463A CN201910785810.5A CN201910785810A CN112423463A CN 112423463 A CN112423463 A CN 112423463A CN 201910785810 A CN201910785810 A CN 201910785810A CN 112423463 A CN112423463 A CN 112423463A
Authority
CN
China
Prior art keywords
layer
substrate
base material
material layer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910785810.5A
Other languages
English (en)
Inventor
徐筱婷
何明展
胡先钦
沈芾云
韦文竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN201910785810.5A priority Critical patent/CN112423463A/zh
Priority to US16/583,567 priority patent/US20210059058A1/en
Publication of CN112423463A publication Critical patent/CN112423463A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers

Abstract

一种多层电路板，所述多层电路板包括：一第一连接基板，所述第一连接基板包括一第二基材层及一形成在所述第二基材层上的第一基材层；所述第一基材层及所述第二基材层为热可塑性基材，所述第一基材层的热熔温度低于所述第二基材层的热熔温度；所述第一基材层包括第一绝缘填充剂；及压合在所述第一连接基板相背两面的第一电路基板和第二电路基板，所述第一电路基板包括一第一外层导电线路层，所述第一基材层与所述第一外层导电线路层粘贴且包覆所述第一外层导电线路层。本发明还提供一种电路板的制作方法。本发明提供的电路板的厚度均匀性佳且能够降低因第一基材层的流动造成的线路漂离。

Description

多层电路板及其制作方法
技术领域
本发明涉及多层电路板制作领域，尤其涉及一种高频的多层电路板及其制作方法。
背景技术
高频传输的信号线路的信号衰减主要来自于介质损耗引起的衰减，而介质损耗与介质损耗因数及相对介电常数呈正比。业内高频电路板的普遍制作方法是采用液晶高分子聚合物(Liquid Crystal Polymer，LCP)等低介电损耗的材料作为包覆信号线路的基材层。由于LCP在受热后流动性较大，在增层压合时，LCP层因其流动性，易造成LCP层的厚度变化不均匀且会带动LCP层上的导电线路一路移位，从而导致线路漂离，尤其，当用于复合基材电路板，或者LCP层厚度不同，基材熔融点及流动性差别大，致使压合时介质平整度降低，线路漂离问题则更加突出。
发明内容
有鉴于此，本发明提供一种厚度均匀性佳且能够降低因第一基材层的流动造成的线路漂离的电路板。
还有必要提供一种上述电路板的制作方法。
一种多层电路板，所述多层电路板包括：一第一连接基板，所述第一连接基板包括一第二基材层及一形成在所述第二基材层上的第一基材层；所述第一基材层及所述第二基材层为热可塑性基材，所述第一基材层的热熔温度低于所述第二基材层的热熔温度；所述第一基材层包括第一绝缘填充剂；及压合在所述第一连接基板相背两面的第一电路基板和第二电路基板，所述第一电路基板包括一第一外层导电线路层，所述第一基材层与所述第一外层导电线路层粘贴且包覆所述第一外层导电线路层。
进一步地，所述第一基材层还包括第一树脂，所述第一绝缘填充剂分散在所述第一树脂内，用于降低所述第一基材层的流动性，所述第一绝缘填充剂在所述第一基材层中所占的质量百分比为15％-50％。
进一步地，所述第一树脂及所述第二基材层的介电常数Dk及介质损耗因数Df满足：2.1≦Dk≦3.3，0.002≦Df≦0.01。
进一步地，所述第一电路基板及所述第二电路基板分别包括至少一外层基材层，所述外层基材层为热可塑性基材，所述第一基材层的热熔温度低于所述外层基材层的热熔温度。
进一步地，所述第一连接基板还包括一形成在所述第二基材层上且与所述第一基材层相背的第三基材层，所述第三基材层与所述第一基材层材质相同；所述第二电路基板包括一第二外层导电线路层，所述第三基材层与所述第二外层导电线路层粘贴且包覆所述第二外层导电线路层。
一种多层电路板的制作方法，包括步骤：提供一第一连接板，所述第一连接基板包括一第二基材层及一形成在所述第二基材层上的至少一第一基材层；所述第一基材层包括第一绝缘填充剂；所述第一基材层的热熔温度低于所述第二基材层的热熔温度；及在所述第一连接基板的所述第一基材层的相背的两表面上热压第一电路基板及第二电路基板；所述第一电路基板包括一第一外层导电线路层；所述第一基材层受热熔融与所述第一外层导电线路层粘贴且包覆所述第一外层导电线路层。
进一步地，所述第一基材层还包括第一树脂，所述第一绝缘填充剂均匀分散在所述第一树脂内，用于降低所述第一基材层的流动性，所述第一绝缘填充剂在所述第一基材层中所占的质量百分比为15％-50％。
进一步地，所述第一基材层及第二基材层的介电常数Dk及介质损耗因数Df满足：2.1≦Dk≦3.3，0.002≦Df≦0.01。
进一步地，所述第一连接基板的制作方法，包括：提供一第一离型膜，所述第一离型膜包括一第一基材层；所述第一基材层包括第一绝缘填充剂，所述第一绝缘填充剂用于降低所述第一基材层的流动性；及在所述第一离型膜的所述第一基材层的一表面上贴合一基板，形成一第一连接基板；所述基板包括一第二基材层，所述第一基材层形成在所述第二基材层上，所述第一基材层及所述第二基材层为热可塑性基材，所述第一基材层的热熔温度低于所述第二基材层的热熔温度。
进一步地，在“在所述第一离型膜的所述第一基材层的一表面上贴合一基板”的步骤的同时，还包括步骤：在所述基板的所述第二基材层上压合一第二离型膜层，所述第二离型膜层包括一第三基材层，所述第三基材层与所述第一基材层材质相同；所述第二电路基板包括一第二外层导电线路层，所述第三基材层与所述第二外层导电线路层粘贴且包覆所述第二外层导电线路
本发明提供的多层电路板及其制作方法，在第二基材层的至少一表面上贴附一第二基材层，并在第二基材内添加绝缘填充剂，且使得所述第一基材层的热熔温度低于所述第二基材层的热熔温度；在压合时，所述第一基材层软化流动，所述第二基材层不被软化，从而保证所述第二基材层的厚度的均匀性；另外，由于所述第一基材层内添加有绝缘的填充剂，可以降低所述第一基材层的流动性，在压合时，所述第一基材层可以给外层导电线路层提供支撑力，从而可以降低因第一基材层的流动造成的线路漂离。
附图说明
图1为本发明较佳实施例提供的一种第一离型膜的剖视图。
图2是在图1所示的第一离型膜的一表面上压合一单面覆铜基板后的剖视图。
图3是在图2所带有单面覆铜基板的第一离型膜上形成至少一导通孔后的剖视图。
图4是在图3所示的导通孔内填充导电膏后的剖视图。
图5是去除图4所示的第一离型膜的保护膜且将覆铜基板的铜箔层制作形成第一导电线路层，形成一第一连接基板后的剖视图。
图6是提供一第一电路基板、图5所示的第一连接基板及结构与图5所示的第一连接基板的结构相同的第二连接基板后的剖视图。
图7是将图6所示的第一电路基板、第一连接基板、第二连接基板压合在一起形成多层电路板后的剖视图。
图8是在一第二基材层的两相背的表面上分别压合一第一离型膜及一第二离型膜后的剖视图。
图9是在图8所示的压合有第一离型膜及第二离型膜的第二基材层上形成至少一导通孔后的剖视图。
图10是在图9所示的导通孔内填充导电膏，并去除第一离型膜及第二离型膜上的保护膜，形成第一连接基板后的剖视图。
图11是在图10所示的第一连接基板的相背两表面分别压合一第一电路基板及一第二电路基板，形成多层电路板后的剖视图。
图12是本发明提供的另一种多层电路板的剖视图。
主要元件符号说明
Figure BDA0002178000740000041
Figure BDA0002178000740000051
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为能进一步阐述本发明达成预定发明目的所采取的技术手段及功效，以下结合附图1-12及较佳实施方式，对本发明提供的多层电路板及其制作方法的具体实施方式、结构、特征及其功效，作出如下详细说明。
请参阅图1-7，本发明第一实施例提供一种多层电路板100的制作方法，包括如下步骤：
第一步，请参阅图1，提供一第一离型膜10。
其中，所述第一离型膜10包括一第一基材层11及一形成在所述第一基材层11上的第一保护膜层12。
其中，所述第一基材层11包括第一树脂及均匀分散在所述第一树脂内的第一绝缘填充剂，所述第一绝缘填充剂用于降低所述第一基材层11的流动性。
其中，所述第一绝缘填充剂在所述第一基材层11中所占的质量百分比为15％-50％。
其中，所述第一绝缘填充剂呈颗粒状或纤维状。
其中，所述第一绝缘填充剂为不同形状及尺寸的二氧化硅等。
其中，所述第一树脂的材质为热可塑性基材，具体地，所述第一树脂的材质可以为液晶聚合物(liquid crystal polymer，LCP)、改性聚酰亚胺(modify PI，MPI)、聚酰亚胺(polyimide，PI)、环氧树脂、聚苯硫醚(polyphenylene sulfide，PPS)、聚四氟乙烯(polytetrafluoroethylene，PTFE)等介质损耗因数Df及介电常数Dk低的材料中的至少一种。
在本实施方式中，所述第一树脂的介质损耗因数Df及介电常数Dk满足：2.1≦Dk≦3.3，0.002≦Df≦0.01。
所述第一基材层11的厚度范围是：12um-50um。
第二步，请参阅图2，在所述第一离型膜10的第一基材层11上贴合一基板20。
在本实施方式中，所述基板20包括一第二基材层21及一形成在所述第二基材层21上的第一铜箔层22。所述第二基材层21压合在所述第一基材层11上。所述第一基材层11的热熔温度低于所述第二基材层21的热熔温度。
其中，所述第二基材层21的材质为热可塑性基材，具体地，所述第二基材层21的材质可以为液晶聚合物(liquid crystal polymer，LCP)、改性聚酰亚胺(modify PI，MPI)、聚酰亚胺(polyimide，PI)、环氧树脂、聚苯硫醚(polyphenylene sulfide，PPS)、聚四氟乙烯(polytetrafluoroethylene，PTFE)等介质损耗因数Df及介电常数Dk低的材料中的至少一种。
在本实施方式中，所述第二基材层的介质损耗因数Df及介电常数Dk满足：2.1≦Dk≦3.3，0.002≦Df≦0.01。
其中，所述第二基材层21的厚度范围是：25um-100um。
优选地，所述第一基材层11的厚度小于所述第二基材层21的厚度。
第三步，请参阅图3-4，在所述第一离型膜10及所述基板20上形成至少一导通孔31，之后在所述导通孔31内填充导电膏32。
在本实施方式中，所述导通孔31贯穿所述第一基材层11、所述第一保护膜层12及所述第二基材层21。所述导电膏32的一端与所述第一铜箔层22电接触。
第四步，请参阅图5，去除所述第一保护膜层12，并将所述第一铜箔层制作形成一第一导电线路层23，形成一第一连接基板110。
在本实施方式中，所述第一连接基板110包括一第一基材层11、一贴合在所述第一基材层11上的第二基材层21及一形成在所述第二基材层21上的第一导电线路层23。所述第一连接基板110还包括至少一贯穿所述第一基材层11、所述第一保护膜层12及所述第二基材层21的导通孔31及填充在所述导通孔31内的导电膏32。在其他实施方式中，所述第一连接基板110还可以不包括所述第一导电线路层23。
其中，所述第一基材层11包括第一树脂及均匀分散在所述第一树脂内的第一绝缘填充剂，所述第一绝缘填充剂用于降低所述第一基材层11的流动性。所述第一绝缘填充剂在所述第一基材层11中所占的质量百分比为15％-50％。所述第一绝缘填充剂呈颗粒状或纤维状。所述第一绝缘填充剂为不同形状及尺寸的二氧化硅等。
其中，所述第一树脂的材质为热可塑性基材，具体地，所述第一树脂的材质可以为液晶聚合物(liquid crystal polymer，LCP)、改性聚酰亚胺(modify PI，MPI)、聚酰亚胺(polyimide，PI)、环氧树脂、聚苯硫醚(polyphenylene sulfide，PPS)、聚四氟乙烯(polytetrafluoroethylene，PTFE)等介质损耗因数Df及介电常数Dk低的材料中的至少一种。
在本实施方式中，所述第一树脂的介质损耗因数Df及介电常数Dk满足：2.1≦Dk≦3.3，0.002≦Df≦0.01。其中，所述第一基材层11的厚度范围是：12um-50um。
其中，所述第一基材层11的热熔温度低于所述第二基材层21的热熔温度。
其中，所述第二基材层21为热可塑性基材，具体地，所述第二基材层21的材质可以为液晶聚合物(liquid crystal polymer，LCP)、改性聚酰亚胺(modify PI，MPI)、聚酰亚胺(polyimide，PI)、环氧树脂、聚苯硫醚(polyphenylene sulfide，PPS)、聚四氟乙烯(polytetrafluoroethylene，PTFE)等介质损耗因数Df及介电常数Dk低的材料中的至少一种。
在本实施方式中，所述第二基材层的介质损耗因数Df及介电常数Dk满足：2.1≦Dk≦3.3，0.002≦Df≦0.01。其中，所述第二基材层21的厚度范围是：25um-100um。
其中，所述导电膏32凸出于所述第一基材层11。其中，所述导电膏32凸出所述第一基材层11的高度大于10um。
其中，所述导通孔31的孔径在75mm-150mm之间。在本实施方式中，所述导通孔31为盲孔。
第五步，请参阅图6-7，提供一第一电路基板120、一所述第一连接基板110及一第二连接基板150，并将所述第一电路基板120、所述第一连接基板110及所述第二连接基板150依次热压在一起，形成所述多层电路板100。
在本实施方式中，所述多层电路板100包括顺次叠设在一起的一第一电路基板120、一第一连接基板110及一第二连接基板150。在本实施方式中，所述第一连接基板110包括一第一基材层11、一贴合在所述第一基材层11上的第二基材层21及一形成在所述第二基材层21上的第一导电线路层23。所述第一连接基板110还包括至少一贯穿所述第一基材层11、所述第一保护膜层12及所述第二基材层21的导通孔31及填充在所述导通孔31内的导电膏32。
其中，所述第一基材层11包括第一树脂及均匀分散在所述第一树脂内的第一绝缘填充剂，所述第一绝缘填充剂用于降低所述第一基材层11的流动性。所述第一绝缘填充剂在所述第一基材层11中所占的质量百分比为15％-50％。所述第一绝缘填充剂呈颗粒状或纤维状。所述第一绝缘填充剂为不同形状及尺寸的二氧化硅等。
其中，所述第一树脂的材质可以为液晶聚合物(liquid crystal polymer，LCP)、改性聚酰亚胺(modify PI，MPI)、聚酰亚胺(polyimide，PI)、环氧树脂、聚苯硫醚(polyphenylene sulfide，PPS)、聚四氟乙烯(polytetrafluoroethylene，PTFE)等介质损耗因数Df及介电常数Dk低的材料中的至少一种。
在本实施方式中，所述第一树脂的介质损耗因数Df及介电常数Dk满足：2.1≦Dk≦3.3，0.002≦Df≦0.01。
其中，所述第一基材层11的厚度范围是：12um-50um。
其中，所述第一基材层11的热熔温度低于所述第二基材层21的热熔温度。
其中，所述第二基材层21的材质可以为液晶聚合物(liquid crystal polymer，LCP)、改性聚酰亚胺(modify PI，MPI)、聚酰亚胺(polyimide，PI)、环氧树脂、聚苯硫醚(polyphenylene sulfide，PPS)、聚四氟乙烯(polytetrafluoroethylene，PTFE)等介质损耗因数Df及介电常数Dk低的材料中的至少一种。
在本实施方式中，所述第二基材层的介质损耗因数Df及介电常数Dk满足：2.1≦Dk≦3.3，0.002≦Df≦0.01。
其中，所述第二基材层21的厚度范围是：25um-100um。
优选地，所述第一基材层11的厚度小于所述第二基材层21的厚度。
其中，所述导电膏32凸出于所述第一基材层11。所述导电膏32凸出所述第一基材层11的高度大于10um。
其中，所述导通孔31的孔径在75mm-150mm之间。在本实施方式中，所述导通孔31为盲孔。
其中，所述第一电路基板120可以为柔性电路基板、硬性电路基板或软硬结合板中的至少一种。在本实施方式中，所述第一电路基板120包括一第一外层基材层41、一形成在所述第一外层基材层41一表面上的第一外层导电线路层43及一形成在所述第一外层基材层41另一表面上的第二铜箔层42。所述第一基材层11与所述第一外层导电线路层43相贴且包覆所述第一外层导电线路层43。
在另一实施方式中，所述第一电路基板120还可以包括更多的导电线路层及基材层。
在另一实施方式中，所述第一电路基板120中的第二铜箔层也可以是导电线路层。
优选地，所述第二基材层21的厚度小于所述第一外层基材层41的厚度。
在本实施方式中，所述第二连接基板150的结构与所述第一连接基板110的结构相同，所述第二连接基板150的第一基材层11形成在所述第一连接基板110的所述第一导电线路层23上且包覆所述第一连接基板110的所述第一导电线路层23。
其中，所述第一电路基板120的一端凸出于所述第一连接基板110，所述第一电路基板120的凸出于所述第一连接基板110的区域用于承载电子元件。
其中，所述第一电路基板120用于传递所述电子元件与所述第一连接基板110之间的电讯号。
请参阅图8-11，本发明第二实施方式提供一种多层电路板200的制作方法，包括步骤：
第一步，请参阅图8，提供一基板20、一第一离型膜10及一第二离型膜60，并将所述第一离型膜10及所述第二离型膜60贴合在所述基板20的相背两表面上。
其中，所述第一基材层11包括第一树脂及均匀分散在所述第一树脂内的第一绝缘填充剂，所述第一绝缘填充剂用于降低所述第一基材层11的流动性。所述第一绝缘填充剂在所述第一基材层11中所占的质量百分比为15％-50％。所述第一绝缘填充剂呈颗粒状或纤维状。所述第一绝缘填充剂为不同形状及尺寸的二氧化硅等。
其中，所述第一树脂的材质可以为液晶聚合物(liquid crystal polymer，LCP)、改性聚酰亚胺(modify PI，MPI)、聚酰亚胺(polyimide，PI)、环氧树脂、聚苯硫醚(polyphenylene sulfide，PPS)、聚四氟乙烯(polytetrafluoroethylene，PTFE)等介质损耗因数Df及介电常数Dk低的材料中的至少一种。
在本实施方式中，所述第一树脂的介质损耗因数Df及介电常数Dk满足：2.1≦Dk≦3.3，0.002≦Df≦0.01。
所述第一基材层11的厚度范围是：12um-50um。
其中，所述第二离型膜60的结构与所述第一离型膜10的结构相同。
所述第二离型膜60包括一第三基材层61及一形成在所述第三基材层61上的第二保护膜层62。所述第二保护膜层62用于保护所述第三基材层61。
优选地，所述第三基材层61的材质与所述第一基材层11的材质相同，以获得较好的平整度。
具体地，所述第三基材层61包括第二树脂及均匀分散在所述第二树脂内的第二绝缘填充剂，所述第二绝缘填充剂用于降低所述第三基材层61的流动性。所述第二绝缘填充剂在所述第三基材层61中所占的质量百分比为15％-50％。所述第二绝缘填充剂呈颗粒状或纤维状。所述第二绝缘填充剂为不同形状及尺寸的二氧化硅等。所述第二树脂的材质可以为液晶聚合物(liquid crystal polymer，LCP)、改性聚酰亚胺(modify PI，MPI)、聚酰亚胺(polyimide，PI)、环氧树脂、聚苯硫醚(polyphenylene sulfide，PPS)、聚四氟乙烯(polytetrafluoroethylene，PTFE)等介质损耗因数Df及介电常数Dk低的材料中的至少一种。在本实施方式中，所述第二树脂的介质损耗因数Df及介电常数Dk满足：2.1≦Dk≦3.3，0.002≦Df≦0.01。所述第三基材层61的厚度范围是：12um-50um。在本实施方式中，所述基板20仅包括一第二基材层21。其中，所述第一基材层11的热熔温度低于所述第二基材层21的热熔温度。所述第一离型膜10的所述第一基材层11及所述第二离型膜60的所述第一基材层11分别贴合在所述第二基材层21的相背两表面上。
其中，所述第二基材层21的材质可以为液晶聚合物(liquid crystal polymer，LCP)、改性聚酰亚胺(modify PI，MPI)、聚酰亚胺(polyimide，PI)、环氧树脂、聚苯硫醚(polyphenylene sulfide，PPS)、聚四氟乙烯(polytetrafluoroethylene，PTFE)等介质损耗因数Df及介电常数Dk低的材料中的至少一种。
在本实施方式中，所述第二基材层的介质损耗因数Df及介电常数Dk满足：2.1≦Dk≦3.3，0.002≦Df≦0.01。
其中，所述第二基材层21的厚度范围是：25um-100um。
第二步，请参阅图9-10，先在所述基板20、所述第一离型膜10及所述第二离型膜60上形成至少一贯穿所述基板20、所述第一离型膜10及所述第二离型膜60的导通孔33，再在所述导通孔33内填充导电膏34，之后去除所述第一离型膜10的第一保护膜层12及所述第二离型膜60的第二保护膜层62，得到一第一连接基板130。
在本实施方式中，所述第一连接基板130包括一第二基材层21一形成在所述第二基材层21上的第一基材层11及一形成在所述第二基材层21上且与所述第一基材层11相背的第三基材层61。其中，所述第一基材层11及所述第三基材层61的热熔温度均低于所述第二基材层21的热熔温度。所述第一基材层11包括第一树脂及均匀分散在所述第一树脂内的第一绝缘填充剂，所述第一绝缘填充剂用于降低所述第一基材层11的流动性。所述第一绝缘填充剂在所述第一基材层11中所占的质量百分比为15％-50％。所述第三基材层61包括第二树脂及均匀分散在所述第二树脂内的第二绝缘填充剂，所述第二绝缘填充剂用于降低所述第三基材层61的流动性。所述第二绝缘填充剂在所述第三基材层61中所占的质量百分比为15％-50％。
其中，所述第一绝缘填充剂及所述第二绝缘填充剂呈颗粒状或纤维状。
其中，所述第一绝缘填充剂及所述第二绝缘填充剂为不同形状及尺寸的二氧化硅等。
其中，所述第一树脂、所述第二树脂及所述第二基材层21的材质可以为液晶聚合物(liquid crystal polymer，LCP)、改性聚酰亚胺(modify PI，MPI)、聚酰亚胺(polyimide，PI)、环氧树脂、聚苯硫醚(polyphenylene sulfide，PPS)、聚四氟乙烯(polytetrafluoroethylene，PTFE)等介质损耗因数Df及介电常数Dk低的材料中的至少一种。
在本实施方式中，所述第一树脂、所述第二树脂及所述第二基材层的介质损耗因数Df及介电常数Dk均满足：2.1≦Dk≦3.3，0.002≦Df≦0.01。
其中，所述第一基材层11及所述第三基材层61的厚度范围是：12um-50um。
其中，所述第二基材层21的厚度范围是：25um-100um。
优选地，所述第一基材层11的厚度小于所述第二基材层21的厚度。
第三步，请参阅图11，提供一第一电路基板120、一第一连接基板130及一第二电路基板140，并将第一电路基板120、第一连接基板110及第二电路基板140顺次热压在一起，形成所述多层电路板200。
其中，所述多层电路板200包括顺次叠设在一起的一第一电路基板120、一第一连接基板130及一第二电路基板140。其中，所述第一电路基板120及第二电路基板140均可以为柔性电路板、硬性电路板及软硬结合板中的至少一种。
其中，所述第一电路基板120及第二电路基板140上还可以设置有电子元件。
具体地，所述第一电路基板120的一端凸出于所述第一连接基板130，所述第一电路基板120的凸出于所述第一连接基板130的区域用于承载电子元件。
其中，所述第一电路基板120用于传递所述电子元件与所述第一连接基板130之间的电讯号。
在本实施方式中，所述第一连接基板130包括一第二基材层21一形成在所述第二基材层21上的第一基材层11及一形成在所述第二基材层21上且与所述第一基材层11相背的第三基材层61。其中，所述第一基材层11及所述第三基材层61的热熔温度均低于所述第二基材层21的热熔温度。所述第一基材层11包括第一树脂及均匀分散在所述第一树脂内的第一绝缘填充剂，所述第一绝缘填充剂用于降低所述第一基材层11的流动性。所述第一绝缘填充剂在所述第一基材层11中所占的质量百分比为15％-50％。所述第三基材层61包括第二树脂及均匀分散在所述第二树脂内的第二绝缘填充剂，所述第二绝缘填充剂用于降低所述第三基材层61的流动性。所述第二绝缘填充剂在所述第三基材层61中所占的质量百分比为15％-50％。
其中，所述第一绝缘填充剂及所述第二绝缘填充剂呈颗粒状或纤维状。
其中，所述第一绝缘填充剂及所述第二绝缘填充剂为不同形状及尺寸的二氧化硅等。
在本实施方式中，所述第一树脂、所述第二树脂及所述第二基材层21的材质均可以为液晶聚合物(liquid crystal polymer，LCP)、改性聚酰亚胺(modify PI，MPI)、聚酰亚胺(polyimide，PI)、环氧树脂、聚苯硫醚(polyphenylene sulfide，PPS)、聚四氟乙烯(polytetrafluoroethylene，PTFE)等介质损耗因数Df及介电常数Dk低的材料中的至少一种。
在本实施方式中，所述第一树脂、所述第二树脂及所述第二基材层21的介质损耗因数Df及介电常数Dk均满足：2.1≦Dk≦3.3，0.002≦Df≦0.01。
其中，所述第一基材层11及所述第三基材层61的厚度范围是：12um-50um。
其中，所述第二基材层21的厚度范围是：25um-100um。
在本实施方式中，所述第一电路基板120包括一第一外层基材层41、一形成在所述第一外层基材层41一表面上的第一外层导电线路层43及一形成在所述第一外层基材层41另一表面上的第二铜箔层42。其中，所述第一基材层11与所述第一外层导电线路层43相贴且包覆所述第一外层导电线路层43。
优选地，所述第二基材层21的厚度小于所述第一外层基材层41的厚度。
在另一实施方式中，所述第一电路基板120还可以包括更多的导电线路层及基材层。
在另一实施方式中，所述第一电路基板120中的第二铜箔层也可以是导电线路层或是不包括所述第二铜箔层。
在本实施方式中，所述第二电路基板140包括一第三外层基材层51、分别形成在所述第三外层基材层51相背两表面上的第三外层导电线路层52及内层导电线路层53、一形成在所述内层导电线路层53上的第二外层基材层54及一形成在所述第二外层基材层54上的第二外层导电线路层55。其中，所述第三基材层61与所述第二外层导电线路层55粘贴且包覆所述第二外层导电线路层55。
在另一实施方式中，所述第二电路基板140还可以包括更多的导电线路层及基材层，或者仅包括一第二外层基材层54及一形成在所述第二外层基材层54上的第二外层导电线路层55。
在本实施方式中，所述第一外层基材层41、第三外层基材层51及第二外层基材层54的材质可以为液晶聚合物(liquid crystal polymer，LCP)、改性聚酰亚胺(modify PI，MPI)、聚酰亚胺(polyimide，PI)、环氧树脂、聚苯硫醚(polyphenylene sulfide，PPS)、聚四氟乙烯(polytetrafluoroethylene，PTFE)等介质损耗因数Df及介电常数Dk低的材料中的至少一种。在其他实施方式中，所述第三外层基材层51、第二外层基材层54的材质还可以是硬性基材。
优选地，所述第一外层基材层41、所述第三外层基材层51及所述第二外层基材层54的介质损耗因数Df及介电常数Dk均满足：2.1≦Dk≦3.3，0.002≦Df≦0.01。
其中，所述第一基材层11的热熔温度低于所述第一外层基材层41、所述第三外层基材层51及所述第二外层基材层54的热熔温度。请参阅图12，本发明还提供一种多层电路板300，所述多层电路板300与所述多层电路板200的结构相似，其区别仅在于，所述多层电路板300的第一连接基板130仅包括一所述第二基材层21及一形成在所述第二基材层21一表面上的第一基材层11。
本发明提供的多层电路板及其制作方法，在第二基材层的至少一表面上贴附一第二基材层，并在第二基材内添加绝缘填充剂，且使得所述第一基材层的热熔温度低于所述第二基材层的热熔温度；在压合时，所述第一基材层软化流动，所述第二基材层不被软化，从而保证所述第二基材层的厚度的均匀性；另外，由于所述第一基材层内添加有绝缘的填充剂，可以降低所述第一基材层的流动性，在压合时，所述第一基材层可以给外层导电线路层提供支撑力，从而可以降低因第一基材层的流动造成的线路漂离。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种多层电路板，所述多层电路板包括：
一第一连接基板，所述第一连接基板包括一第二基材层及一形成在所述第二基材层上的第一基材层；所述第一基材层及所述第二基材层为热可塑性基材，所述第一基材层的热熔温度低于所述第二基材层的热熔温度；所述第一基材层包括第一绝缘填充剂；及
压合在所述第一连接基板相背两面的第一电路基板和第二电路基板，所述第一电路基板包括一第一外层导电线路层，所述第一基材层与所述第一外层导电线路层粘贴且包覆所述第一外层导电线路层。
2.如权利要求1所述的多层电路板，其特征在于，所述第一基材层还包括第一树脂，所述第一绝缘填充剂分散在所述第一树脂内，用于降低所述第一基材层的流动性，所述第一绝缘填充剂在所述第一基材层中所占的质量百分比为15％-50％。
3.如权利要求2所述的多层电路板，其特征在于，所述第一树脂及所述第二基材层的介电常数Dk及介质损耗因数Df满足：2.1≦Dk≦3.3，0.002≦Df≦0.01。
4.如权利要求1所述的多层电路板，其特征在于，所述第一电路基板及所述第二电路基板分别包括至少一外层基材层，所述外层基材层为热可塑性基材，所述第一基材层的热熔温度低于所述外层基材层的热熔温度。
5.如权利要求1所述的多层电路板，其特征在于，所述第一连接基板还包括一形成在所述第二基材层上且与所述第一基材层相背的第三基材层，所述第三基材层与所述第一基材层材质相同；所述第二电路基板包括一第二外层导电线路层，所述第三基材层与所述第二外层导电线路层粘贴且包覆所述第二外层导电线路层。
6.一种多层电路板的制作方法，包括步骤：
提供一第一连接板，所述第一连接基板包括一第二基材层及一形成在所述第二基材层上的至少一第一基材层；所述第一基材层包括第一绝缘填充剂；所述第一基材层的热熔温度低于所述第二基材层的热熔温度；及
在所述第一连接基板的所述第一基材层的相背的两表面上热压第一电路基板及第二电路基板；所述第一电路基板包括一第一外层导电线路层；所述第一基材层受热熔融与所述第一外层导电线路层粘贴且包覆所述第一外层导电线路层。
7.如权利要求6所述的多层电路板的制作方法，其特征在于，所述第一基材层还包括第一树脂，所述第一绝缘填充剂均匀分散在所述第一树脂内，用于降低所述第一基材层的流动性，所述第一绝缘填充剂在所述第一基材层中所占的质量百分比为15％-50％。
8.如权利要求6所述的电路板的制作方法，其特征在于，所述第一基材层及第二基材层的介电常数Dk及介质损耗因数Df满足：2.1≦Dk≦3.3，0.002≦Df≦0.01。
9.如权利要求6所述的多层电路板的制作方法，其特征在于，所述第一连接基板的制作方法，包括：
提供一第一离型膜，所述第一离型膜包括一第一基材层；所述第一基材层包括第一绝缘填充剂，所述第一绝缘填充剂用于降低所述第一基材层的流动性；及
在所述第一离型膜的所述第一基材层的一表面上贴合一基板，形成一第一连接基板；所述基板包括一第二基材层，所述第一基材层形成在所述第二基材层上，所述第一基材层及所述第二基材层为热可塑性基材，所述第一基材层的热熔温度低于所述第二基材层的热熔温度。
10.如权利要求9所述的多层电路板的制作方法，其特征在于，在“在所述第一离型膜的所述第一基材层的一表面上贴合一基板”的步骤的同时，还包括步骤：
在所述基板的所述第二基材层上压合一第二离型膜层，所述第二离型膜层包括一第三基材层，所述第三基材层与所述第一基材层材质相同；所述第二电路基板包括一第二外层导电线路层，所述第三基材层与所述第二外层导电线路层粘贴且包覆所述第二外层导电线路。
CN201910785810.5A 2019-08-23 2019-08-23 多层电路板及其制作方法 Pending CN112423463A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910785810.5A CN112423463A (zh) 2019-08-23 2019-08-23 多层电路板及其制作方法
US16/583,567 US20210059058A1 (en) 2019-08-23 2019-09-26 Multilayer circuit board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910785810.5A CN112423463A (zh) 2019-08-23 2019-08-23 多层电路板及其制作方法

Publications (1)

Publication Number Publication Date
CN112423463A true CN112423463A (zh) 2021-02-26

Family

ID=74646259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910785810.5A Pending CN112423463A (zh) 2019-08-23 2019-08-23 多层电路板及其制作方法

Country Status (2)

Country Link
US (1) US20210059058A1 (zh)
CN (1) CN112423463A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11950378B2 (en) * 2021-08-13 2024-04-02 Harbor Electronics, Inc. Via bond attachment
CN116209134A (zh) * 2021-11-30 2023-06-02 鹏鼎控股(深圳)股份有限公司 电路板总成及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101543149A (zh) * 2007-05-29 2009-09-23 松下电器产业株式会社 电路基板及其制造方法
CN102413641A (zh) * 2010-07-22 2012-04-11 日本特殊陶业株式会社 多层型线路板及其制造方法
CN103155050A (zh) * 2010-10-08 2013-06-12 第一毛织株式会社 各向异性导电膜
CN103347938A (zh) * 2011-01-24 2013-10-09 住友电木株式会社 半固化片、层压板、印刷电路板及半导体装置
US20160295707A1 (en) * 2013-09-20 2016-10-06 Nippon Mektron, Ltd. Manufacturing method of multilayer printed wiring board and multilayer printed wiring board
CN107666770A (zh) * 2016-07-29 2018-02-06 鹏鼎控股(深圳)股份有限公司 具焊垫的电路板及其制作方法
CN208128629U (zh) * 2018-04-11 2018-11-20 昆山雅森电子材料科技有限公司 基于高频frcc与fccl单面板的fpc
CN208590147U (zh) * 2018-06-26 2019-03-08 鹏鼎控股(深圳)股份有限公司 多层电路板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101543149A (zh) * 2007-05-29 2009-09-23 松下电器产业株式会社 电路基板及其制造方法
CN102413641A (zh) * 2010-07-22 2012-04-11 日本特殊陶业株式会社 多层型线路板及其制造方法
CN103155050A (zh) * 2010-10-08 2013-06-12 第一毛织株式会社 各向异性导电膜
CN103347938A (zh) * 2011-01-24 2013-10-09 住友电木株式会社 半固化片、层压板、印刷电路板及半导体装置
US20160295707A1 (en) * 2013-09-20 2016-10-06 Nippon Mektron, Ltd. Manufacturing method of multilayer printed wiring board and multilayer printed wiring board
CN107666770A (zh) * 2016-07-29 2018-02-06 鹏鼎控股(深圳)股份有限公司 具焊垫的电路板及其制作方法
CN208128629U (zh) * 2018-04-11 2018-11-20 昆山雅森电子材料科技有限公司 基于高频frcc与fccl单面板的fpc
CN208590147U (zh) * 2018-06-26 2019-03-08 鹏鼎控股(深圳)股份有限公司 多层电路板

Also Published As

Publication number Publication date
US20210059058A1 (en) 2021-02-25

Similar Documents

Publication Publication Date Title
JP4955970B2 (ja) フレキシブルプリント配線板およびその製造方法
US9402307B2 (en) Rigid-flexible substrate and method for manufacturing the same
KR101154565B1 (ko) 다층 연성회로기판 및 그 제조 방법
KR970014494A (ko) 다층회로기판 및 그 제조방법
US20050057906A1 (en) Connector sheet and wiring board, and production processes of the same
CN112423463A (zh) 多层电路板及其制作方法
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP2007173477A (ja) フレキシブルプリント配線板
US8253033B2 (en) Circuit board with connection layer with fillet
KR102458201B1 (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
KR101281898B1 (ko) 다층 프린트배선판 및 그 제조방법
CN114342574B (zh) 电路基板、电路基板的制造方法和电子设备
CN215453372U (zh) 树脂多层基板
US10660210B2 (en) Flexible circuit board
JP2012204396A (ja) フレキシブルプリント基板及びその製造方法
CN210157483U (zh) 多层基板
KR102088033B1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
JP2020088197A (ja) 樹脂多層基板および電子機器
JP5186927B2 (ja) 立体プリント配線板
CN104244570A (zh) 刚柔性印刷电路板及其制造方法
CN104754866A (zh) 柔性印刷电路板及其制造方法和平板显示器
JP2009123867A (ja) 立体プリント配線板
JP2009043833A (ja) 中空ヒンジ部を有する配線基板の製造方法
TW202007243A (zh) 電路板及電路板的製作方法
US11057993B2 (en) Printed circuit board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210226

RJ01 Rejection of invention patent application after publication