KR101154565B1 - 다층 연성회로기판 및 그 제조 방법 - Google Patents

다층 연성회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101154565B1
KR101154565B1 KR1020060014093A KR20060014093A KR101154565B1 KR 101154565 B1 KR101154565 B1 KR 101154565B1 KR 1020060014093 A KR1020060014093 A KR 1020060014093A KR 20060014093 A KR20060014093 A KR 20060014093A KR 101154565 B1 KR101154565 B1 KR 101154565B1
Authority
KR
South Korea
Prior art keywords
base layer
layer
bonding sheet
coverlay
circuit board
Prior art date
Application number
KR1020060014093A
Other languages
English (en)
Other versions
KR20070081865A (ko
Inventor
이형욱
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020060014093A priority Critical patent/KR101154565B1/ko
Priority to JP2008554156A priority patent/JP5175746B2/ja
Priority to PCT/KR2007/000792 priority patent/WO2007094614A1/en
Priority to US11/910,142 priority patent/US7977577B2/en
Priority to CN2007800001905A priority patent/CN101313638B/zh
Publication of KR20070081865A publication Critical patent/KR20070081865A/ko
Application granted granted Critical
Publication of KR101154565B1 publication Critical patent/KR101154565B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/043—Stacked PCBs with their backs attached to each other without electrical connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers

Abstract

본 발명은 다층 연성회로기판 및 그 제조방법에 관한 것이다.
본 발명은 대상 모듈의 디바이스에 대응되는 폭으로 형성된 본딩 시트; 상기 본딩 시트의 폭으로 상기 본딩 시트의 상측에 접착된 상부 베이스층; 상기 본딩 시트의 폭 이상으로 상기 본딩 시트의 하측에 접착된 하부 베이스층; 상기 상부 베이스층의 상면에 도포된 상부 커버레이; 및 상기 하부 베이스층의 저면에 도포된 하부 커버레이를 포함하는 다층 연성회로기판을 제공함에 있다..
다층 연성회로기판, 이방 전도성 필름

Description

다층 연성회로기판 및 그 제조 방법{Multi-layer flexible printed circuit board and manufacturing method thereof}
도 1은 종래 연성회로기판의 단면도.
도 2는 본 발명 실시 예에 따른 다층 연성회로기판에 있어서, 상부 베이스층의 단면도.
도 3은 본 발명 실시 예에 따른 다층 연성회로기판에 있어서, 본딩 시트의 단면도.
도 4는 본 발명 실시 예에 따른 다층 연성회로기판에 있어서, 상부/하부 베이스층과 본딩 시트의 접합 단면도.
도 5는 본 발명 실시 예에 따른 다층 연성회로기판을 나타낸 단면도.
도 6은 도 5의 다층 연성회로기판이 카메라 모듈에 장착되는 예를 설명하기 위한 도면.
*도면의 주요부분에 대한 부호의 설명*
10: 상부 베이스층 11,21: 동박층
12,22 : 절연층 20: 하부 베이스층
30: 본딩 시트 40, 41: 드라이 필름
50, 60: 커버레이 70: 이방 전도성 필름
200: 카메라 모듈 210: 하드 PCB
220: 카메라 센서
본 발명은 다층 연성회로기판 및 그 제조 방법에 관한 것이다.
일반적으로 전자기기에서 굴곡이 많은 부위에 구간들을 전기적으로 연결하기 위하여 연성 회로기판(FPCB: Flexible Printed Circuits Board)이 많이 이용된다. 이러한 연성 회로기판(FPCB)은 전자제품이 소형화 및 경량화가 되면서 개발된 부품으로서, 반복 굴곡에의 높은 내구성 및 고밀도 배선이 가능하고, 배선의 오류가 없으며 조립이 양호하여 신뢰성이 높다. 또한 연성 회로기판은 내열성 및 내곡성, 내약품성이 강하고, 열에 강해 모든 전자제품의 핵심부품으로서 카메라, 컴퓨터 및 그 주변기기, 이동통신 단말기, 비디오와 오디오 기기, TFT LCD, 위성장비, 의료장비 등에 널리 사용되고 있다.
도 1은 종래 연성 회로기판의 단면도이다.
도 1을 참조하면, 폴리이미드(polyimide) 재질의 베이스 필름(1)과 동박층(2) 사이를 접착제(3)로 접착하여 적층 구조를 이루는 단계; 동박층(2)에 에칭 및 드라이 필름(dry film) 제거를 거쳐서 회로를 형성하는 단계; 상기 적층 구조에 비아홀(4)을 형성하는 단계; 상기 동박층(2)의 상면 및 비아홀(4)에 무전해 동도금층(5)을 형성하는 단계; 무전해 동도금층(5)의 상면 및 비아홀(4)에 전해 도금층(6) 을 형성하는 단계; 및 상기 전해 도금층(6)의 상면에 접착제(7)로 접착하여 폴리이미드 재질의 상부 필름(8)을 접착하는 단계로 이루어진다. 이와 같은 제조공정으로 완성된 FPCB의 상부 필름(8) 면에 이방 전도성 필름(ACF: Anisotropic Conductive Film)을 융착하여 각종 전자제품 등에 전기적 접속을 이루게 된다.
여기서, 이방 전도성 필름(ACF: Anisotropic Conductive Film)은 금속 코팅된 플라스틱 입자와 금속입자 등의 미립자 형태의 전도성 입자, 접착제, 그리고 첨가제(분산제) 등을 혼합하여 박막의 필름형태로 도전 접착층을 형성시킨 것으로, 필름상의 접착제로 접합시켜 LCD(Liquid Crystal Display) 패널과 TCP(Tape Carrier Package) 또는 PCB(Printed Circuit Board) 등의 전기적 접속에 널리 이용되고 있다. 최근의 LCD 기술의 발전에 따라 ACF에서는 접속 신뢰성의 향상과 접속 피치의 미세화가 급속하게 진행되고 있다. 그 결과 베어 칩(Bare Chip)을 LCD 패널에 실장하는 COG(Chip On Glass) 실장의 실장재료로서 이 ACF가 최근 주목받고 있다.
이러한 ACF를 상부 필름(8)의 면에 얇게 융착하고 전자기기의 단자에 고열, 가압하여 접합함으로써, ACF에 분산되어 있는 전도성 입자가 상부 필름(8)의 면과 전자기기의 단자 사이에 보호되어 전도성이 얻어진다. 또한 인접하는 상부 필름(8)의 면과 전자기기의 단자 사이에는 접착제가 충진되어 도전입자가 서로 독립적으로 존재하기 때문에 높은 절연성이 얻어진다.
그러나, 이런 ACF를 이용하여 FPCB를 전자기기 예컨대, 카메라 모듈에 연결하는 경우, FPCB 자체의 두께와 ACF의 두께로 인해 얇게 접합하는 구현이 어렵고, 또한 얇게 접합하기 위해 60~180℃의 고열과 2~3 MPa의 고압으로 10~20 sec 동안 접합하는 경우에 이 고열과 고압으로 인해 카메라 모듈에 악영향을 미치게 된다. 따라서, 이 고열과 고압의 접합시간이 길어짐에 따라 카메라 모듈의 불량률이 증가하게 된다.
본 발명은 FPCB 자체의 두께와 ACF의 두께를 얇게 구현함에 있다.
또한, 본 발명은 ACF를 이용하여 FPCB를 대상 모듈에 접합하는 경우 고열과 고압의 접합시간을 감축하는데 있다.
본 발명 실시 예에 따른 다층 연성회로기판은,
대상 모듈의 디바이스에 대응되는 폭으로 형성된 본딩 시트; 상기 본딩 시트의 폭으로 상기 본딩 시트의 상측에 접착된 상부 베이스층; 상기 본딩 시트의 폭 이상으로 상기 본딩 시트의 하측에 접착된 하부 베이스층; 상기 상부 베이스층의 상면에 도포된 상부 커버레이; 및 상기 하부 베이스층의 저면에 도포된 하부 커버레이를 포함한다.
또한 본 발명에 따른 다층 연성회로기판 제조방법은,
본딩 시트의 상측에 상부 베이스층을 접착하여 적층 구조체를 형성하는 단계; 상기 적층 구조체를 대상 모듈의 디바이스 크기로 절단하는 단계; 상기 본딩 시트의 하측에 하부 베이스층을 형성하는 단계; 상기 상/하부 베이스층에 미세회로 패턴을 각각 형성하는 단계; 및 상기 미세회로패턴이 형성된 상부 베이스층의 상면에 상부 커버레이 도포하고, 상기 하부 베이스층에 미세회로 패턴이 형성되지 않은 영역에 하부 커버레이를 도포하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.
도 2 내지 도 5는 본 발명 실시 예에 따른 다층 연성회로기판의 제조과정을 나타낸 단면도이다.
도 2는 본 발명에 따른 다층 연성회로기판의 상부 베이스층의 단면도이다.
도 2를 참조하면, 상부 베이스층(10)은 미세회로 패턴을 구현할 제 1동박층(11)과 폴리이미드(polyimide) 등의 부도체로 구성된 제 1절연층(12)이 접착되어 형성된다. 상기 제 1동박층(11)은 제 1절연층(12)의 상면에 형성된다.
상기 상부 베이스층(10)은 소정의 미세회로 패턴 형성을 위한 패턴 형성 영역(A)과 ACF의 융착을 위한 필름 융착 영역(B,C)으로 나누어 구분된다. 여기서, 상기 패턴 형성 영역(A)의 크기는 다층 연성회로기판이 접착될 전자기기의 대상 모듈의 디바이스(예: 센서) 길이, 면적 등을 기초로 정해질 수 있다. 또한 상기 패턴 형성 영역(A)이 필름 융착 영역(B,C)의 내측(예: 중앙 부분)에 존재할 수도 있다.
그리고, 상부 베이스층(10)은 도 3에 도시된 본딩 시트와 접착된다. 도 3은 본 발명에 따른 본딩 시트의 단면도이다.
도 2 및 도 3을 참조하면, 상부 베이스층(10)이 구비되면, 본딩 시트 (bonding sheet)(30)의 상면에 상부 베이스층(10)을 접착하게 된다. 즉, 본딩 시트(30)의 상면에 상부 베이스층(10)의 제 1절연층(12)이 접착되어 적층 구조체로 형성된다.
이와 같이 상부 베이스층(10)과 본딩 시트(30)가 접착되면, 상부 베이스층(10) 및 본딩 시트(30)의 영역 내에서 미세회로 패턴을 구현할 패턴 형성 영역(A)만 남기고, 그 이외의 영역인 필름 융착 영역(B,C)을 제거한다.
그리고, 패턴 형성 영역(A)만 남은 상부 베이스층(10)과 본딩 시트(30)의 적층 구조체는 도 4와 같이 하부 베이스층(20)과 접착된다.
도 4는 본 발명 실시 예에 따른 다층 연성회로기판에 있어서, 상부/하부 베이스층과 본딩 시트의 접합 단면도이다.
도 4를 참조하면, 하부 베이스층(20)은 미세회로 패턴을 구현할 제 2동박층(21)과 폴리이미드(polyimide) 등의 부도체로 구성된 제 2절연 층(22)이 접착되어 형성된다. 여기서, 제 2동박층(21)은 제 2절연층(22)의 저면에 접착된다.
상기 하부 베이스층(20)의 상면의 소정 위치에는 상부 베이스층(10) 및 본딩 시트(30)의 적층 구조체가 접착된다. 즉, 하부 베이스층(20)의 제 2절연층(22)의 상면에 본딩 시트(30)의 저면이 접착된다. 이에 따라 본딩 시트(30)의 상측에는 상부 베이스층(10), 하측에는 하부 베이스층(20)이 위치하게 된다.
여기서, 상기 상부 베이스층(10) 및 본딩 시트(30)의 적층 구조체가 하부 베이스층(20)의 상측으로 접착됨에 있어서, 전자 기기의 대상 모듈의 디바이스 결합 위치에 대응되는 위치에 접착된다.
이후, 본딩 시트(30)를 매개로 하여 상부 베이스층(10)과 하부 베이스층(20)이 접착된 상태에서 미세회로 패턴을 구현하기 위해서 감광성이 있는 에칭 레지스트인 상부 드라이 필름(40)을 제 1 동박층(11)의 상면에 라미네이팅(laminating)하고, 하부 드라이 필름(41)을 제 2동박층(21)의 저면에 라미네이팅(laminating)한다.
상부 및 하부 드라이 필름(40,41)을 제 1 및 제 2동박층(11,21) 상에 라미네이트한 후, 예컨대 i-라인을 이용한 노광기(Stepper)를 이용하여 노광 처리하고 소정의 에칭 액으로 제 1 및 제 2동박층(11, 21)을 에칭 처리한다.
그리고, 상기 에칭 처리를 통해 상부 및 하부 드라이 필름(40,41)을 제거함으로써, 제 1 및 제 2동박층(11,21)에는 미세회로 패턴이 구현될 수 있다.
제 1 및 제 2동박층(11,21)에 미세회로 패턴이 구현된 후, 상기 미세회로 패턴 상에 폴리이미드와 소정의 접착제로 이루어진 상부 및 하부 커버레이(cover lay)(50, 60)을 도포하게 된다. 예컨대, 상부 및 하부 커버레이(50,60)는 1㎛의 두께로 도포된다. 그리고, 상부 및 하부 커버레이(cover lay)(50, 60)의 도포를 위해 CVD(Chemical Vapor Deposition) 또는 LB(Langmuir-Blodgett)법을 이용하여 폴리이미드를 포함한 상부 커버레이(cover lay)(50) 및 하부 커버레이(60)를 도포한다.
여기서, 하부 커버레이(60)는 패턴 형성 영역(A)에서 제 2동박층(21)의 미세회로 패턴을 제외한 부분에 구비된다. 또한 하부 커버레이(60)는 제 2동박층(21)의 두께와 동일한 두께로 구비될 수 있다. 또한, 상부 및 하부 커버레이(50, 60)의 표면을 평탄하게 하기 위한 평탄화 처리가 부가적으로 실행될 수 있다. 이러한 과정 을 통해 다층 연성회로기판이 형성된다.
도 5는 본 발명 실시 예에 따른 다층 연성회로기판을 나타낸 단면도이다.
도 5를 참조하면, 다층 연성회로기판은 도 5에 도시된 바와 같이 제 2동박층(21) 및 그 내측에 형성된 하부 커버레이(60)의 저면에 이방 전도성 필름(ACF)(70)을 이용하여 기기의 대상 모듈에 접합된다. 여기서, 이방 전도성 필름(70)은 디바이스의 대상 모듈과 상기 제 2동박층(21) 및 하부 커버레이(60) 사이에 접착되며 완충 작용을 수행한다. 그리고, 상기 대상 모듈은 일 예로서 휴대 단말기의 카메라 모듈이 될 수 있다.
이하, 전술한 바와 같이 형성된 다층 연성회로기판을 카메라 모듈에 접합하는 과정을 설명한다. 도 6은 도 5의 다층 연성회로기판이 카메라 모듈에 장착되는 일 예를 설명하기 위한 도면이다.
도 6을 참조하면, 이방 전도성 필름(70)이 접착된 다층 연성회로기판(FPCB)을 카메라 모듈(200)의 하드 PCB(210)에 접착하게 되는데, 이때 열 압착 지그(jig)를 이용하여 필름 융착 영역(B,C)에 종래에 사용하는 압력의 1/3을 가하게 된다. 이때, 필름 융착 영역(B,C)의 두께가 패턴 형성 영역(A)의 두께 보다 얇아진 만큼 접착을 위해 가해지는 전도열 또한 상당히 낮게 가열되더라도, 다층 연성회로기판(FPCB)이 이방 전도성 필름(70)을 통해서 카메라 모듈(200)의 하드 PCB(210)에 접착된다. 여기서, 패턴 형성 영역(A)의 상부 커버레이(50)와 이에 대응하는 열 압착 지그 사이에 소정의 에어 갭(air gap)(도시하지 않음)을 구비하여 열 압착에 따른 충격을 해소할 수 있다.
그리고, 카메라 모듈(200)의 하드 PCB(210)의 내측에는 상기 이방 전도성 필름을 통해서 미세회로 패턴과 카메라 모듈 내의 센서(220)와 전기적으로 접속될 수 있다. 상기 센서는 카메라 모듈의 CMOS 또는 CCD 등의 이미지 센서이며, 그 센서(220)의 위치와 패턴 형성 영역(A)의 위치는 서로 대응되는 위치에 존재하게 된다. 그리고, 패턴 형성 영역(A)의 크기는 센서(220)의 길이, 넓이(또는 폭) 등을 고려하여 정해진다.
그리고, 하부 베이스층(20)은 카메라 모듈(200)의 길이 이내 또는 하드 PCB(210)의 길이 이내일 수 있다.
따라서, 미세회로 패턴이 구현된 제 1동박층(11)은 상부 커버레이(50)와 하부 커버레이(60)의 완충 작용에 의해 압착에 따른 충격을 받지 않게 되고, 부가적으로 카메라 모듈(200)의 센서(220)에도 압착에 따른 충격이 상당부분 전달되지 않게 된다.
그러므로, 종래의 FPCB를 압착하는 경우에 문제가 되었던 상당한 압착력과 높은 전도열에 따른 카메라 모듈 센서의 손상 및 미세회로 패턴의 손실은 방지될 수 있다.
본 발명의 기술사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 전술한 실시 예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
상기한 바와 같이 본 발명은 다층 연성회로기판을 압착하는 경우의 압착력에 의해 상기 연성회로기판이 장착될 모듈의 디바이스의 손상과 미세회로 패턴의 손실을 방지할 수 있는 구조의 다층 연성회로기판을 제공할 수 있다.
본 발명은 다층 연성회로기판을 낮은 압력으로 짧은 시간 동안 압착을 하는 방법을 제공함으로써, 카메라 모듈 등의 손상을 방지하여 기기의 신뢰도를 향상시킬 수 있다.

Claims (15)

  1. 대상 모듈의 디바이스에 대응되는 폭으로 형성된 본딩 시트;
    상기 본딩 시트의 폭으로 상기 본딩 시트의 상측에 접착된 상부 베이스층;
    상기 본딩 시트의 폭 이상으로 상기 본딩 시트의 하측에 접착된 하부 베이스층;
    상기 상부 베이스층의 상면에 도포된 상부 커버레이; 및
    상기 하부 베이스층의 저면에 도포된 하부 커버레이를 포함하며,
    상기 대상 모듈의 디바이스는 카메라 모듈의 이미지 센서이고,
    상기 본딩 시트 및 상부 베이스층이 카메라 모듈의 이미지 센서의 폭으로 형성되며,
    상기 하부 베이스층은 카메라 모듈의 폭으로 형성되는 것을 특징으로 하는 다층 연성회로기판.
  2. 제 1 항에 있어서,
    상기 하부 커버레이 및 하부 베이스층의 저면에는 대상 모듈과의 접착을 위한 접착 부재를 더 포함하는 다층 연성회로기판.
  3. 제 1 항에 있어서,
    상기 상부 베이스층은 상기 본딩 시트의 상면에 형성된 제 1절연층 및 상기 제 1절연층의 상면에 미세회로 패턴이 형성된 제 1동박층을 포함하며,
    상기 하부 베이스층은 상기 본딩 시트의 저면에 형성된 제 2절연층 및 상기 제 2절연층의 저면에 미세회로 패턴이 형성된 제 2동박층을 포함하는 다층 연성회로기판.
  4. 제 3항에 있어서,
    상기 제 1 및 제 2절연층은 폴리이미드인 것을 특징으로 하는 다층 연성회로기판.
  5. 제 3항에 있어서,
    상기 하부 커버레이는 상기 제 2절연층의 저면으로 제 2동박층의 미세회로 패턴이 형성되지 않는 영역에 도포되는 것을 특징으로 하는 다층 연성회로기판.
  6. 삭제
  7. 삭제
  8. 제 2항에 있어서,
    상기 접착 부재는 이방 전도성 필름(ACF: Anisotropic Conductive Film)인 것을 특징으로 하는 다층 연성회로기판.
  9. 본딩 시트의 상측에 상부 베이스층을 접착하여 적층 구조체를 형성하는 단계;
    상기 적층 구조체를 대상 모듈의 디바이스 크기로 절단하는 단계;
    상기 본딩 시트의 하측에 하부 베이스층을 형성하는 단계;
    상기 상/하부 베이스층에 미세회로패턴을 각각 형성하는 단계; 및
    상기 미세회로패턴이 형성된 상부 베이스층의 상면에 상부 커버레이 도포하고, 상기 하부 베이스층에 미세회로 패턴이 형성되지 않은 영역에 하부 커버레이를 도포하는 단계를 포함하며,
    상기 하부 베이스층을 형성하는 단계는,
    상기 본딩 시트의 저면에 제2절연층을 접착하는 단계 및 상기 제2절연층의 저면에 미세회로 패턴 형성을 위한 제 2동박층을 형성하는 단계를 포함하고,
    상기 하부 커버레이는 상기 본딩 시트에 대응되는 폭으로, 상기 제 2동박층의 미세회로패턴이 형성되지 않는 영역에 도포되는 것을 특징으로 하는 다층 연성회로기판의 제조방법.
  10. 제 9항에 있어서,
    상기 상부 커버레이와 하부 커버레이를 평평하게 하기 위한 평탄화 단계를 더 포함하는 것을 특징으로 하는 다층 연성회로기판의 제조방법.
  11. 제 9항에 있어서,
    상기 하부 커버레이 및 하부 베이스층의 저면에 대상 모듈과 접합하기 위한 이방 전도성 필름(ACF)을 접착하는 단계를 더 포함하는 것을 특징으로 하는 다층 연성회로기판의 제조방법.
  12. 제 9항에 있어서,
    상기 상부 베이스층은 상기 본딩 시트의 상면에 제1절연층을 접착하는 단계 및 상기 제 1절연층의 상면에 미세회로 패턴 형성을 위한 제 1동박층을 형성하는 단계로 형성되는 것을 특징으로 하는 다층 연성회로기판의 제조방법.
  13. 삭제
  14. 삭제
  15. 제 9항에 있어서,
    상기 미세회로패턴 형성단계는,
    상기 상부 베이스층의 상면 및 하부 베이스층의 저면에 각각 상부 및 하부 드라이 필름을 라미네이팅하는 단계; 상기 상부 드라이 필름 및 하부 드라이 필름 에 대해 노광처리를 수행하는 단계; 상기 노광처리된 상부 및 하부 드라이 필름에 대해 에칭 처리를 수행하는 단계를 포함하는 것을 특징으로 하는 다층 연성회로기판의 제조방법.
KR1020060014093A 2006-02-14 2006-02-14 다층 연성회로기판 및 그 제조 방법 KR101154565B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060014093A KR101154565B1 (ko) 2006-02-14 2006-02-14 다층 연성회로기판 및 그 제조 방법
JP2008554156A JP5175746B2 (ja) 2006-02-14 2007-02-14 多層フレキシブル回路基板
PCT/KR2007/000792 WO2007094614A1 (en) 2006-02-14 2007-02-14 Multi-layer flexible printed circuit board and method for manufacturing the same
US11/910,142 US7977577B2 (en) 2006-02-14 2007-02-14 Multi-layer flexible printed circuit board and method for manufacturing the same
CN2007800001905A CN101313638B (zh) 2006-02-14 2007-02-14 多层柔性印刷电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060014093A KR101154565B1 (ko) 2006-02-14 2006-02-14 다층 연성회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070081865A KR20070081865A (ko) 2007-08-20
KR101154565B1 true KR101154565B1 (ko) 2012-06-08

Family

ID=38371747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060014093A KR101154565B1 (ko) 2006-02-14 2006-02-14 다층 연성회로기판 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7977577B2 (ko)
JP (1) JP5175746B2 (ko)
KR (1) KR101154565B1 (ko)
CN (1) CN101313638B (ko)
WO (1) WO2007094614A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949105B1 (ko) * 2007-11-20 2010-03-22 삼신써키트 주식회사 연성 인쇄 회로 기판 및 그 제조 방법
KR101093282B1 (ko) 2009-10-30 2011-12-14 삼성에스디아이 주식회사 이차전지 팩
EP2330655B1 (en) * 2009-12-02 2018-11-14 Samsung SDI Co., Ltd. Secondary battery
KR101631423B1 (ko) * 2012-11-09 2016-06-16 제이엑스금속주식회사 표면 처리 동박 및 그것을 사용한 적층판
KR102128786B1 (ko) * 2013-04-05 2020-07-01 엘지이노텍 주식회사 카메라 모듈의 초음파 접합장치
US10338753B2 (en) 2015-11-03 2019-07-02 Microsoft Technology Licensing, Llc Flexible multi-layer sensing surface
US10649572B2 (en) 2015-11-03 2020-05-12 Microsoft Technology Licensing, Llc Multi-modal sensing surface
US10955977B2 (en) 2015-11-03 2021-03-23 Microsoft Technology Licensing, Llc Extender object for multi-modal sensing
CN107396551B (zh) * 2017-07-28 2019-04-30 贵州鑫阳科技股份有限公司 用于控制板坯加工的设备
CN107809857B (zh) * 2017-11-22 2023-08-01 苏州市亿利华电子有限公司 一种多层pcb板涂胶压合装置
GB2576524B (en) * 2018-08-22 2022-08-03 Pragmatic Printing Ltd Profiled Thermode

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243830A (ja) 2004-02-25 2005-09-08 Kyocera Chemical Corp プリント配線板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5930555Y2 (ja) * 1980-05-26 1984-08-31 株式会社フジクラ プリント基板
JP2562182B2 (ja) 1988-07-28 1996-12-11 日東電工株式会社 離型シート仮接着フレキシブル回路の製法およびその離型シート仮接着フレキシブル回路
JP2591599B2 (ja) 1989-01-17 1997-03-19 住友電気工業株式会社 フレキシブル回路基板
US5589251A (en) * 1990-08-06 1996-12-31 Tokai Electronics Co., Ltd. Resonant tag and method of manufacturing the same
JPH04334088A (ja) 1991-05-09 1992-11-20 Sumitomo Bakelite Co Ltd フレキシブル印刷回路板の製造方法
JP2665134B2 (ja) * 1993-09-03 1997-10-22 日本黒鉛工業株式会社 フレキシブル回路基板及びその製造方法
JPH08264914A (ja) * 1995-03-24 1996-10-11 Sumitomo Electric Ind Ltd 加熱圧着接続型バンプ付きｆｐｃ
JPH09232377A (ja) * 1996-02-27 1997-09-05 Toshiba Corp 実装構造体およびその製造方法
US6620513B2 (en) * 2000-07-03 2003-09-16 Shin-Etsu Chemical Co., Ltd. Base sheet for flexible printed circuit board
JP3788917B2 (ja) * 2001-04-02 2006-06-21 日東電工株式会社 フレキシブル多層配線回路基板の製造方法
JP3895125B2 (ja) 2001-04-12 2007-03-22 日東電工株式会社 補強板付フレキシブルプリント回路板
US6739837B2 (en) * 2002-04-16 2004-05-25 United Technologies Corporation Bladed rotor with a tiered blade to hub interface
JP2005144816A (ja) * 2003-11-13 2005-06-09 Tomoegawa Paper Co Ltd フレキシブル金属積層体
JP4319167B2 (ja) * 2005-05-13 2009-08-26 タツタ システム・エレクトロニクス株式会社 シールドフィルム、シールドプリント配線板、シールドフレキシブルプリント配線板、シールドフィルムの製造方法及びシールドプリント配線板の製造方法
JP5222490B2 (ja) * 2007-04-25 2013-06-26 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
JP5280034B2 (ja) * 2007-10-10 2013-09-04 日東電工株式会社 配線回路基板用両面粘着テープ又はシートおよび配線回路基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243830A (ja) 2004-02-25 2005-09-08 Kyocera Chemical Corp プリント配線板

Also Published As

Publication number Publication date
JP2009527106A (ja) 2009-07-23
US7977577B2 (en) 2011-07-12
WO2007094614A1 (en) 2007-08-23
KR20070081865A (ko) 2007-08-20
JP5175746B2 (ja) 2013-04-03
US20080289861A1 (en) 2008-11-27
CN101313638A (zh) 2008-11-26
CN101313638B (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
KR101154565B1 (ko) 다층 연성회로기판 및 그 제조 방법
KR100584962B1 (ko) 액정 중합체로 커버레이 성형된 경연성 인쇄회로기판 및그 제조 방법
US8835768B2 (en) Flexible circuit board
US8609991B2 (en) Flex-rigid wiring board and method for manufacturing the same
TW201711536A (zh) 柔性線路板及其製作方法
JP2007110120A (ja) コア層のない基板及びその製造方法
JP2010027917A (ja) 電気・電子部品内蔵回路基板とその製造方法
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
KR20080046133A (ko) 플렉서블 프린트배선판 및 그 제조방법
TWI459880B (zh) 電路板及其製作方法
JP2007235111A (ja) プリント配線板集合体及びプリント配線板集合体の製造方法
KR101131289B1 (ko) 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
US20200203266A1 (en) Substrate, method of manufacturing substrate, and electronic device
JP4133756B2 (ja) プリント配線基板の接続方法
CN112423463A (zh) 多层电路板及其制作方法
US20090011184A1 (en) Method of making a flexible printed circuit board
JP5344018B2 (ja) 配線板接続体および配線板モジュール
KR101989798B1 (ko) 연성회로기판의 제조방법 및 이에 의해 제조된 연성회로기판
KR102088033B1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
JP5651096B2 (ja) フレキシブルプリント基板および平面表示装置
JP2009010004A (ja) 積層プリント基板とその製造方法
TWI755556B (zh) 載體基板以及使用該基板製造的印刷電路板
JP2012003842A (ja) 接続構造、電子機器
JP2011253926A (ja) 両面フレキシブルプリント配線板、接続構造、電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee