JP2007235111A - プリント配線板集合体及びプリント配線板集合体の製造方法 - Google Patents
プリント配線板集合体及びプリント配線板集合体の製造方法 Download PDFInfo
- Publication number
- JP2007235111A JP2007235111A JP2007015618A JP2007015618A JP2007235111A JP 2007235111 A JP2007235111 A JP 2007235111A JP 2007015618 A JP2007015618 A JP 2007015618A JP 2007015618 A JP2007015618 A JP 2007015618A JP 2007235111 A JP2007235111 A JP 2007235111A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- board assembly
- connection layer
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
Abstract
【解決手段】プリント配線板集合体1は、プリント配線板12a及び12bが、接続層13aを介して機械的且つ電気的に接続された構成を有する。プリント配線板12a及び12bは、既存の多層基板の製造方法により作製され、絶縁層14及び配線層15の複数の層を有する。プリント配線板12a及び12bの接続層13aと接する表面層には、それぞれ信号線、電源層又はグランド層等に接続された電極端子17が備えられる。接続層13aは、接続されたプリント配線板12a及び12bに対して接着された絶縁部18と、プリント配線板12a及び12bの電極端子17を互いに接続する導電部20を備えて構成される。また、接続層13aは絶縁部18及び導電部20が非形成となる空間部19aを備える。
【選択図】 図1
Description
図1は第1の実施の形態のプリント配線板集合体1を示す断面図である。図1に示すように、第1の実施の形態のプリント配線板集合体1は、プリント配線板12a及びプリント配線板12bが、接続層13aを介して機械的且つ電気的に接続された構成を有する。
次に、本実施の形態のプリント配線板集合体の製造方法例について、図面を参照して説明する。まず、プリント配線板集合体1の製造方法例について説明する。図25は接続層13aの製造方法の説明図であり、断面形状を示している。まず、図25(a)に示すように、コア材18aを構成する熱可塑性樹脂フィルム18cを準備する。熱可塑性樹脂フィルム18cは、前述したように、例えば絶縁性樹脂であり、高耐熱性を有し、誘電特性に優れるものである。
Claims (25)
- 複数のプリント配線板が、積層された状態で機械的且つ電気的に接続されたプリント配線板集合体であって、
絶縁性の部材を備えて構成され、重なり合う二つの前記プリント配線板のそれぞれと接着される絶縁部と、前記絶縁部を貫通して形成され、重なり合う二つの前記プリント配線板の電極端子を互いに接続する導電部とを有する接続層を備え、
重なり合う二つの前記プリント配線板は、前記接続層を介して接続される
ことを特徴とするプリント配線板集合体。 - 前記接続層は、少なくとも一方の前記プリント配線板と接する面の一部を開口して、前記絶縁部及び前記導電部が非形成となる空間部を備える
ことを特徴とする請求項1記載のプリント配線板集合体。 - 前記空間部は、前記接続層の二つの前記プリント配線板と接する両面の間を貫通して、前記絶縁部及び前記導電部が非形成となる
ことを特徴とする請求項2記載のプリント配線板集合体。 - 前記空間部は、前記接続層の側端部で、前記絶縁部及び前記導電部が非形成となる
ことを特徴とする請求項3記載のプリント配線板集合体。 - 前記絶縁部は、前記各プリント配線板と接着される絶縁性樹脂材を備えて構成され、
前記導電部は、低融点金属粒子及び高融点金属粒子を含み、所定の温度で所定の圧力を加えることにより金属間を接続するメタライジングにより、前記各プリント配線板の電極端子に接続される導電性ペーストを備えて構成される
ことを特徴とする請求項1記載のプリント配線板集合体。 - 前記絶縁部は、前記絶縁性樹脂材として熱可塑性樹脂材を備えて構成され、
前記導電性ペーストは、低融点金属として錫を含み、高融点金属として少なくとも銅又は銀のどちらか一方を含む
ことを特徴とする請求項5記載のプリント配線板集合体。 - 前記接続層に接着される前記各プリント配線板の表面にエポキシ樹脂が塗布され、
前記熱可塑性樹脂材は、前記エポキシ樹脂と化学的親和力を有する
ことを特徴とする請求項6記載のプリント配線板集合体。 - 前記接続層に接着される前記各プリント配線板の表面にエポキシ樹脂が塗布され、
前記熱可塑性樹脂材は、前記エポキシ樹脂及び前記熱可塑性樹脂材に対して化学的親和力を有する接着剤により前記各プリント配線板と接着し、
前記熱可塑性樹脂材及び前記接着剤の厚みが50μm以上であり、且つ前記接着剤の厚みが10μm以下である
ことを特徴とする請求項6記載のプリント配線板集合体。 - 前記空間部に、前記プリント配線板の配線と接続された電子部品を備える
ことを特徴とする請求項2記載のプリント配線板集合体。 - 前記電子部品として接続ピンを有し、
前記空間部と当該プリント配線板集合体外部を連通し、当該プリント配線板集合体外部と前記空間部との間で、フレキシブル基板を出し入れ自在とする開口部と、
前記開口部から挿入されたフレキシブル基板を、当該フレキシブル基板の接続端子が前記接続ピンと接続した状態で固定する固定手段とを備える
ことを特徴とする請求項9記載のプリント配線板集合体。 - 前記開口部は、前記接続層の側端部と前記空間部とを連通する
ことを特徴とする請求項10記載のプリント配線板集合体。 - 前記開口部は、最外部に位置するプリント配線板の表面と、当該空間部とを連通する
ことを特徴とする請求項10記載のプリント配線板集合体。 - 前記電子部品として発熱性部品を有し、
前記空間部と当該プリント配線板集合体外部を連通する通風口を備える
ことを特徴とする請求項9記載のプリント配線板集合体。 - 前記空間部を挟んで重なり合う二つの前記プリント配線板の一方のプリント配線板に高周波回路部品が配置され、他方のプリント配線板に低周波回路部品が配置される
ことを特徴とする請求項2記載のプリント配線板集合体。 - 前記絶縁部は、前記各プリント配線板よりも低い誘電率を有する前記熱可塑性樹脂材を備えて構成され、
前記熱可塑性樹脂材を挟んだ状態で、重なり合う二つの前記プリント配線板の一方のプリント配線板に高周波回路部品が配置され、他方のプリント配線板に低周波回路部品が配置される
ことを特徴とする請求項6記載のプリント配線板集合体。 - 当該プリント配線板集合体の表面に備えられた光素子と、
前記空間部に備えられた光導波路と、
前記光素子と前記光導波路とを光学的に結合する接続部とを有する
ことを特徴とする請求項2記載のプリント配線板集合体。 - 複数のプリント配線板が、接続層を介して積層された状態で機械的且つ電気的に接続されたプリント配線板集合体の製造方法であって、
前記接続層は、重なり合う二つの前記プリント配線板と接着する絶縁部と、重なり合う二つの前記プリント配線板の電極端子を互いに接続する導電部とを有し、
前記導電部は、低融点金属粒子及び高融点金属粒子を含み、所定の温度で所定の圧力を加えることにより金属間を接続するメタライジングにより、他金属に接続される導電性ペーストを備えて構成され、
接続対象の前記各プリント配線板を、前記接続層を介して所定の位置で重ね合わせ、
重ね合わせた前記各プリント配線板及び前記接続層を、二つの板状の弾性材で挟み、
所定の接続温度で、二つの前記弾性材により、重ね合わせた前記各プリント配線板及び前記接続層に対して所定の接続圧力を加える
ことを特徴とするプリント配線板集合体の製造方法。 - 所定の厚さを有する、板状の絶縁部材の両面に接着剤を配置し、
前記接着剤を配置した前記絶縁部材の両面に、所定の粘着力を有する保護フィルムを配置し、
前記絶縁部材の所定の位置に、所定の形状の貫通孔を形成し、
前記貫通孔内に前記導電性ペーストを充填し、
前記絶縁部材より、前記保護フィルムを除去することにより前記接続層を製造する
ことを特徴とする請求項17記載のプリント配線板集合体の製造方法。 - 前記弾性材は、所定の厚さを備え、所定の値より低い弾性率を有する低弾性率材と、所定の厚さを備え、所定の値より高い弾性率を有する高弾性率材とが積層されて構成され、
前記低弾性率材が、重ね合わせた前記プリント配線板に接した状態で、二つの前記弾性材により、重ね合わせた前記各プリント配線板及び前記接続層に対して所定の圧力を加える
ことを特徴とする請求項17記載のプリント配線板集合体の製造方法。 - 前記弾性材は、所定の厚さを備え、所定の値より低い熱膨張係数を有する熱収縮抑止材が、前記低弾性率材の反対側に前記高弾性率材に対して積層されて構成される
ことを特徴とする請求項19記載のプリント配線板集合体の製造方法。 - 前記低弾性率材は、厚みが5μmから20μmで、且つ、前記接続温度における弾性率が100MPa未満であり、
前記高弾性率材は、厚みが50μmから300μmで、且つ、前記接続温度における弾性率が1GPa以上であり、
前記熱収縮抑止材は、熱膨張係数が20ppm以下である
ことを特徴とする請求項20記載のプリント配線板集合体の製造方法。 - 前記接続温度が、前記低融点金属の融点以上で、且つ250度以下である
ことを特徴とする請求項17記載のプリント配線板集合体の製造方法。 - 前記接続温度が230度以下である場合、前記接続圧力を2〜8MPaとした
ことを特徴とする請求項22記載のプリント配線板集合体の製造方法。 - 前記接続温度が230度より高く、且つ250度以下である場合、前記接続圧力を2〜4MPaとした
ことを特徴とする請求項22記載のプリント配線板集合体の製造方法。 - 前記絶縁部材の前記貫通孔内に前記導電性ペーストを充填した後、前記絶縁部材を貫通して所定の形状の開口部を形成し、前記絶縁部材より前記保護フィルムを除去することにより前記接続層を製造し、
前記接続温度で、二つの前記弾性材により、重ね合わせた前記各プリント配線板及び前記接続層に対して所定の接続圧力を加えた後、前記開口部に対応した前記各プリント配線板の所定の箇所を切断する
ことを特徴とする請求項18記載のプリント配線板集合体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007015618A JP5125115B2 (ja) | 2006-01-31 | 2007-01-25 | プリント配線板集合体 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023153 | 2006-01-31 | ||
JP2006023153 | 2006-01-31 | ||
JP2007015618A JP5125115B2 (ja) | 2006-01-31 | 2007-01-25 | プリント配線板集合体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007235111A true JP2007235111A (ja) | 2007-09-13 |
JP2007235111A5 JP2007235111A5 (ja) | 2010-03-04 |
JP5125115B2 JP5125115B2 (ja) | 2013-01-23 |
Family
ID=38555334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007015618A Expired - Fee Related JP5125115B2 (ja) | 2006-01-31 | 2007-01-25 | プリント配線板集合体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5125115B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009260175A (ja) * | 2008-04-21 | 2009-11-05 | Hitachi Chem Co Ltd | ガイド用基板、コネクタ用基板及びコネクタの製造方法 |
CN102186305A (zh) * | 2011-05-06 | 2011-09-14 | 沈李豪 | 印制线路板、多层印制线路板及其制造方法 |
CN102830634A (zh) * | 2012-08-24 | 2012-12-19 | 江苏惠通集团有限责任公司 | 功能集成系统 |
CN103096617A (zh) * | 2011-11-07 | 2013-05-08 | 株式会社电装 | 导电材料和使用该导电材料的电子器件 |
JP2013098529A (ja) * | 2011-10-27 | 2013-05-20 | Samsung Electro-Mechanics Co Ltd | 電子部品埋込み型印刷回路基板及びその製造方法 |
KR20150134707A (ko) * | 2014-05-22 | 2015-12-02 | 삼성전기주식회사 | 모바일 기기 및 그 제조 방법 |
WO2022259760A1 (ja) * | 2021-06-09 | 2022-12-15 | Fict株式会社 | 積層基板及び積層基板の製造方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5952666U (ja) * | 1982-09-28 | 1984-04-06 | 富士通株式会社 | 3次元多層構造をもつ半導体装置 |
JPH03184841A (ja) * | 1989-12-15 | 1991-08-12 | Hitachi Chem Co Ltd | 積層板成形用金属体及び該金属体とプリプレグの構成体並びに金属張積層板の製造方法 |
JPH06232558A (ja) * | 1993-02-04 | 1994-08-19 | Toshiba Corp | 多層プリント配線板の製造方法 |
JPH11238846A (ja) * | 1998-02-20 | 1999-08-31 | Rohm Co Ltd | 半導体装置 |
JP2000174404A (ja) * | 1998-12-09 | 2000-06-23 | Matsushita Electric Ind Co Ltd | 回路基板接続材とその製造方法及び回路基板接続材を用いた多層回路基板の製造方法 |
JP2001044582A (ja) * | 1999-07-28 | 2001-02-16 | Canon Inc | 光電気混載配線基板、その駆動方法、およびそれを用いた電子回路装置 |
JP2001230515A (ja) * | 2000-02-15 | 2001-08-24 | Matsushita Electric Ind Co Ltd | 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。 |
JP2002141664A (ja) * | 2000-11-02 | 2002-05-17 | Mitsubishi Electric Corp | 多層プリント基板及びシート接着剤 |
JP2004335547A (ja) * | 2003-04-30 | 2004-11-25 | Jst Mfg Co Ltd | 多層プリント配線板の接続構造 |
JP2005079385A (ja) * | 2003-09-01 | 2005-03-24 | Toshiba Corp | 光半導体装置および光信号入出力装置 |
JP2005251949A (ja) * | 2004-03-03 | 2005-09-15 | Sony Corp | 配線基板及びその製造方法 |
-
2007
- 2007-01-25 JP JP2007015618A patent/JP5125115B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5952666U (ja) * | 1982-09-28 | 1984-04-06 | 富士通株式会社 | 3次元多層構造をもつ半導体装置 |
JPH03184841A (ja) * | 1989-12-15 | 1991-08-12 | Hitachi Chem Co Ltd | 積層板成形用金属体及び該金属体とプリプレグの構成体並びに金属張積層板の製造方法 |
JPH06232558A (ja) * | 1993-02-04 | 1994-08-19 | Toshiba Corp | 多層プリント配線板の製造方法 |
JPH11238846A (ja) * | 1998-02-20 | 1999-08-31 | Rohm Co Ltd | 半導体装置 |
JP2000174404A (ja) * | 1998-12-09 | 2000-06-23 | Matsushita Electric Ind Co Ltd | 回路基板接続材とその製造方法及び回路基板接続材を用いた多層回路基板の製造方法 |
JP2001044582A (ja) * | 1999-07-28 | 2001-02-16 | Canon Inc | 光電気混載配線基板、その駆動方法、およびそれを用いた電子回路装置 |
JP2001230515A (ja) * | 2000-02-15 | 2001-08-24 | Matsushita Electric Ind Co Ltd | 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。 |
JP2002141664A (ja) * | 2000-11-02 | 2002-05-17 | Mitsubishi Electric Corp | 多層プリント基板及びシート接着剤 |
JP2004335547A (ja) * | 2003-04-30 | 2004-11-25 | Jst Mfg Co Ltd | 多層プリント配線板の接続構造 |
JP2005079385A (ja) * | 2003-09-01 | 2005-03-24 | Toshiba Corp | 光半導体装置および光信号入出力装置 |
JP2005251949A (ja) * | 2004-03-03 | 2005-09-15 | Sony Corp | 配線基板及びその製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009260175A (ja) * | 2008-04-21 | 2009-11-05 | Hitachi Chem Co Ltd | ガイド用基板、コネクタ用基板及びコネクタの製造方法 |
CN102186305A (zh) * | 2011-05-06 | 2011-09-14 | 沈李豪 | 印制线路板、多层印制线路板及其制造方法 |
JP2013098529A (ja) * | 2011-10-27 | 2013-05-20 | Samsung Electro-Mechanics Co Ltd | 電子部品埋込み型印刷回路基板及びその製造方法 |
CN103096617A (zh) * | 2011-11-07 | 2013-05-08 | 株式会社电装 | 导电材料和使用该导电材料的电子器件 |
JP2013123031A (ja) * | 2011-11-07 | 2013-06-20 | Denso Corp | 導電性材料および半導体装置 |
CN102830634A (zh) * | 2012-08-24 | 2012-12-19 | 江苏惠通集团有限责任公司 | 功能集成系统 |
KR20150134707A (ko) * | 2014-05-22 | 2015-12-02 | 삼성전기주식회사 | 모바일 기기 및 그 제조 방법 |
KR102194714B1 (ko) * | 2014-05-22 | 2020-12-23 | 삼성전기주식회사 | 모바일 기기 및 그 제조 방법 |
WO2022259760A1 (ja) * | 2021-06-09 | 2022-12-15 | Fict株式会社 | 積層基板及び積層基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5125115B2 (ja) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101345685B1 (ko) | 인쇄 회로 기판 집합체 및 그의 제조 방법 | |
JP4392157B2 (ja) | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 | |
KR940009175B1 (ko) | 다층 프린트기판의 제조방법 | |
JP3744383B2 (ja) | 複合配線基板及びその製造方法 | |
JP3729092B2 (ja) | 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法 | |
JP6177639B2 (ja) | 多層プリント配線板の製造方法、および多層プリント配線板 | |
JP4767269B2 (ja) | 印刷回路基板の製造方法 | |
JP5125115B2 (ja) | プリント配線板集合体 | |
JPWO2008047918A1 (ja) | 電子機器のパッケージ構造及びパッケージ製造方法 | |
WO2010103695A1 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
JP3299679B2 (ja) | 多層配線基板及びその製造方法 | |
WO2010016522A1 (ja) | プリント配線板、プリント配線板の製造方法および電子機器 | |
JP5077800B2 (ja) | 多層プリント配線板の製造方法 | |
KR100716809B1 (ko) | 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법 | |
JPH1027952A (ja) | プリント配線板及びその製造方法 | |
JP2004103739A (ja) | 多層配線基板、多層配線基板用基材およびその製造方法 | |
JP2007081423A (ja) | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 | |
JP4429712B2 (ja) | 基板前駆体の製造方法 | |
JP4881664B2 (ja) | 配線板及び配線板の製造方法 | |
JP4522282B2 (ja) | 多層フレキシブル回路配線基板の製造方法 | |
JP2007115952A (ja) | インターポーザ基板及びその製造方法 | |
JP2007053393A (ja) | 多層基板およびその製造方法 | |
CN113163625A (zh) | 一种超薄软硬结合板的感光聚酰亚胺加法工艺 | |
JP3429743B2 (ja) | 配線基板 | |
JP5077801B2 (ja) | 多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090910 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |