CN103096617A - 导电材料和使用该导电材料的电子器件 - Google Patents

导电材料和使用该导电材料的电子器件 Download PDF

Info

Publication number
CN103096617A
CN103096617A CN2012104403089A CN201210440308A CN103096617A CN 103096617 A CN103096617 A CN 103096617A CN 2012104403089 A CN2012104403089 A CN 2012104403089A CN 201210440308 A CN201210440308 A CN 201210440308A CN 103096617 A CN103096617 A CN 103096617A
Authority
CN
China
Prior art keywords
hot
heat
radiant element
semiconductor chip
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012104403089A
Other languages
English (en)
Inventor
多田和夫
近藤宏司
藤原康平
白石芳彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN103096617A publication Critical patent/CN103096617A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026Alloys based on copper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/20Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20409Outer radiating structures on heat dissipating housings, e.g. fins integrated with the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及导电材料和使用该导电材料的电子器件。一种在具有热辐射元件的并入了电子部件的多层电路板中的热释放填充通路孔的形成中使用的导电材料,以及一种使用该导电材料的电子器件,其中该导电材料包括金属颗粒作为导电金属,其是第一导电金属(由银(Ag)或铜(Cu)构成)和第二导电金属(由锡(Sn)构成)的混合物,并且锡的原子数与银或铜和锡的原子数的比率是27%到40%。

Description

导电材料和使用该导电材料的电子器件
 相关申请的交叉引用
本申请基于在2011年11月7日提交的日本专利申请No. 2011-243231和在2012年7月27日提交的日本专利申请No. 2012-167062,通过引用将上述专利申请的公开内容整体地并入本文中。
技术领域
本发明涉及一种在具有热辐射元件的并入了电子部件的多层电路板中的热释放填充通路孔的形成中使用的导电材料、和一种电子器件,该电子器件一般为半导体器件,包括具有由导电材料形成的热释放填充通路孔的并入了电子部件的多层电路板、和热辐射元件。
背景技术
到目前为止,很多种半导体器件,其包括具有被并入其中的半导体芯片的多层电路板,在该多层电路板中半导体芯片通过例如由导电材料形成的填充直通孔电连接到导体图案,即,诸如铜的导电材料的图案。例如,日本未经审查的专利公开物(公开)No.2010-73581描述了一种包括多层电路板的半导体器件,该多层电路板包括多个层叠的树脂层,并且具有设置在其中的半导体芯片。在该日本专利公开物中描述的该多层电路板是“PALAP”(图案化的半固化片堆叠工艺)板,其是通过下述来制作的:将所述多个由例如液晶聚合物制成的树脂层层叠以获得该多层电路板的前体,之后立刻在热和压强的施加下挤压该前体,即导致产生树脂层的层叠体。
在该现有技术半导体器件中,热辐射元件,例如热沉,被层叠到该多层电路板,并且被热连接到半导体芯片以确保在半导体芯片中产生的热通过热辐射元件释放。在该器件中,半导体芯片与热辐射元件的热连接通过沿厚度方向形成在构成电路板的树脂层中的热释放通路来被实施。热释放通路是通过利用具有良好导热性的材料填充通路而形成的,并且具有类似于半导体芯片的轮廓的平坦轮廓。通常,热释放通路是通过将所填充的导电材料(一般是金属膏)硬化来形成的。
通常,半导体芯片为平面形或平板形,并且由此具有具有电极焊盘的一个表面(其也被称为上表面或电路表面)和与电极焊盘相对的另一个表面(其也被称为下表面或后表面)。
热辐射元件通常被施加到该多层电路板的后表面以便被置于半导体芯片的后表面侧。热释放通路形成在半导体芯片的后表面和热辐射元件之间的树脂层中。
发明内容
在现有技术半导体器件中,该半导体器件包括多层电路板,该多层电路板具有被并入其中的半导体芯片和用于从电路板向外辐射半导体芯片的热的热释放填充通路,当所述填充通路由作为导电材料的金属粉末形成时,该金属由式X-Sn表示,其中X是银(Ag)或铜(Cu),如果锡(Sn)与X(即Ag或Cu)的比率在期望的范围以外则产生下面的问题。
第一,当在施加的压强下加热到150到200oC时,导电材料中的金属粉末X-Sn可以形成由式X3Sn表示的金属合金。然而,金属粉末在该合金制作步骤期间没有被完全消耗,并且由此未使用的Sn成分中的一些可能剩余在导电材料中。由此,当温度升高到220oC或以上时,剩余的Sn成分可以与半导体芯片以及热辐射元件扩散结合。
第二,如果由于在扩散结合中剩余的Sn成分的不完全消耗,过量的Sn成分被包含在导电材料中,则过多的Sn成分可以变成液态。在该阶段,由于半导体芯片被放置在树脂层的开口或空腔(即直通孔)中,根据间隙的毛细现象,液体类型的Sn成分可能通过在半导体芯片的侧表面和树脂层的直通孔之间形成的小间隙迁移。由此,剩余在导电材料中的Sn成分可以通过半导体芯片的侧表面被引入到半导体芯片的电路表面中。由于液体类型的Sn成分可以与电路表面上的导体图案接触,因此在半导体芯片的电路表面和后表面之间可能出现短路。
鉴于上面的问题,本发明的一个目的是当通过层叠多个树脂层、之后立刻在施加压强下加热所得到的多层电路板的前体来制作半导体器件时防止半导体芯片的电路表面和后表面之间的短路。
本发明的另一个目的是提供一种导电材料,其可以有效地用在半导体器件的制作中,该半导体器件具有在具有热辐射元件的并入了半导体芯片的多层电路板中的热释放填充通路,并且是通过层叠多个树脂层、之后立刻在施加压强下加热所得到的多层电路板的前体来制作的。
本发明的又一个目的是提供一种半导体器件,该半导体器件包括具有由导电材料形成的热释放填充通路的并入了半导体芯片的多层电路板、和热辐射元件,并且不具有现有技术的问题。
本发明的这些和其他目的将从下面对本发明的优选实施例的描述而变得易于理解。
本发明的发明者已经进行了实现上述目的的深入研究,并且已经发现如果导电材料被如此构成以致其包括金属颗粒(即,金属的颗粒)作为导电金属,则上述目的可以被实现,所述导电金属是第一导电金属(由银(Ag)或铜(Cu)构成)和第二导电金属(由锡(Sn)构成)的混合物,其中锡的原子数与银或铜和锡的原子数的比率被控制为在27%到40%之内。
进一步地,发明者已经发现如果关于与热释放填充通路组合使用的半导体芯片的尺寸来控制热释放填充通路的尺寸,则上述短路问题可以被有效防止。
根据本发明的一个方面,提供一种在具有热辐射元件的并入了电子部件的多层电路板中的热释放填充通路孔的形成中使用的导电材料,其中
该导电材料包括金属颗粒作为导电金属,该导电金属是第一导电金属(由银(Ag)或铜(Cu)构成)和第二导电金属(由锡(Sn)构成)的混合物,并且锡的原子数与银或铜和锡的原子数的比率是27%到40%。
在本发明中,电子部件包括在电子器件(例如电容器)和芯片(一般是半导体芯片,例如IC芯片和晶体管芯片)的制作中常规使用的很多种电子部件。
在根据本发明的导电材料中,导电材料优选是导电膏,即,在有机粘结剂中包括导体金属的颗粒的金属膏。基本上,导电膏可以是任何常规的导电膏,只是导体金属必须是Ag或Cu和Sn的混合物,并且Sn的原子数与Ag或Cu和Sn的原子数的比率在27%到40%的范围内。
例如,导电膏除了包括上面描述的导体金属的颗粒以外还可以包括有机粘结剂,例如纤维素树脂,诸如乙基纤维素和硝酸纤维素、溶剂,例如二乙二醇单丁醚醋酸酯(diethylene glycol monobuthylether acetate),和无机粘结剂,例如玻璃粉(粉末状的玻璃)。
在本发明中,多层电路板不限于特定电路板,只要电路板能满足本发明的要求。优选地,多层电路包括两个或更多个层叠的传导性树脂层和具有至少一个空腔或开口(直通孔)的传导性树脂的至少一个夹层,一个或多个电子部件被嵌入所述至少一个空腔或开口中,所述夹层被夹在相邻的树脂层之间,
热辐射元件,例如热沉,被层叠到多层电路板的一个或两个表面,以及
一个或多个热释放填充通路孔形成在层叠的传导性树脂层的至少一个中,并且电子部件和热辐射元件通过所述填充通路孔彼此热连接以从热辐射元件辐射在电子部件中产生的热。
优选地,在本发明的多层电路板中,热释放填充通路孔具有与电子部件的热释放表面接触的热接收表面,并且所述填充通路孔的热接收表面具有小于电子部件的热释放表面的表面积的表面积。如果热释放填充通路孔具有这样的构成,则在施加压强下加热层叠的树脂层期间防止上面提到的短路问题变得可能,所述层叠的树脂层的每一个由导电树脂制成,例如热塑性树脂。
进一步地,一个或多个热释放填充通路孔可以形成在传导性树脂层中。例如,当一个通路孔被包含在树脂层中时,优选该通路孔为矩形截面的形式,这在电路板领域中是常规实施的。然而,如果需要的话,矩形直通孔可以被两个或更多个直通孔的组合代替,所述两个或更多个直通孔中的每个为例如圆柱棒的形式,这在电路板领域中也是常规实施的。
根据本发明的另一个方面,提供一种电子器件,该电子器件包括具有热释放填充通路孔的并入了电子部件的多层电路板、和热辐射元件。
在该电子器件中,多层电路板包括两个或更多个层叠的传导性树脂层和具有至少一个空腔的至少一个传导性树脂夹层,一个或多个电子部件被嵌入该至少一个空腔中,该夹层被夹在相邻的树脂层之间,
热辐射元件被层叠到多层电路板的一个或两个表面,
一个或多个热释放填充通路孔形成在层叠的传导性树脂层中,并且电子部件和热辐射元件彼此热连接以从热辐射元件辐射在电子部件中产生的热,以及
热释放填充通路孔包括填充于其中的包括金属颗粒作为导电金属的导电材料的烧结产品,所述导电金属是第一导电金属(由Ag或Cu构成)和第二导电金属(由Sn构成)的混合物,并且Sn的原子数与Ag或Cu和Sn的原子数的比率是27%到40%。
根据本发明的电子器件可以有利地广泛用在例如包括交通工具、电子产品、家庭产品等等中。一般,该电子器件优选地用在汽车零件中。
在本发明的实践中,根据本发明的多层电路板和具有并入其中的电路板的电子器件可以优选地利用具有减少数目的制造步骤并且具有高可靠性的缩短的工艺、使用在例如日本未经审查的专利公开物(分开)No.2011-249745中描述的“PALAP”(图案化的半固化片堆叠工艺)板制作工艺来制作。
附图说明
图1是示意性地示出根据本发明的优选实施例的半导体器件的典型实例的截面图;
图2是图1的半导体器件的截面图,示出所示器件的制作中采用的结构物(works);
图3是示意性地示出根据本发明的优选实施例的半导体器件的另一实例的截面图;
图4是示出现有技术半导体器件的一个缺点的截面图;
图5是图6的现有技术半导体器件的截面图,示出在所示器件的制作中采用的结构物;
图6是示出图5所示的现有技术半导体器件的另一个缺点的截面图;
图7是示出在实例中使用的导电材料(Ag-Sn)的测试结果的曲线图;以及
图8是示出在实例中使用的导电材料(Cu-Sn)的测试结果的曲线图。
具体实施方式
将参考附图关于本发明的优选实施例进一步描述本发明。
如图1和2所示,半导体器件100包括多层板(电路板)10,其包括由诸如热塑性树脂的树脂制成的多个层叠的树脂层1到5,
被设置在树脂层44的空腔44a中的板状半导体芯片20,和
被层叠到电路板10以便释放半导体芯片20的热的热辐射元件30。
在所示的半导体器件100中,半导体器件20具有在其上沉积有电极焊盘21的上表面20a和与热辐射元件30相对的下表面20b。
进一步地,电路板10具有在板10的内部部分中由导电材料制成的热释放通路孔14。热释放通路孔14也被称为通路或直通孔,并且用于热连接半导体芯片20的另一表面20b与热辐射元件30。通路孔的导电材料包含Ag金属或Cu金属的粉末以及Sn的粉末的混合物。在金属Ag或Cu以及金属Sn的混合粉末中,Sn的原子数与Ag或Cu和Sn的原子数的比率在27%到40%的范围内。
根据本发明,由于Sn的原子数与Ag或Cu和Sn的原子数的比率不超过40%,如从下面的描述和实例认识到的,可以在半导体器件100中防止构成通路孔14的导电材料的Sn成分迁移到半导体芯片20的侧表面中,由此防止半导体芯片20的两个表面之间的短路问题。
进一步地,由于Sn的原子数与Ag或Cu和Sn的原子数的比率不小于27%,可以在半导体器件100中充分实施导电材料扩散结合到半导体芯片20和热辐射元件30而不会在导电材料中产生构成未使用的Sn成分的剩余物。
再次参考图1,所示的半导体器件100是车内半导体器件,并且由此被安装在例如车内电子产品(例如发动机的ECU)上。
半导体器件100包括多层电路板10、设置在电路板10内的半导体芯片20,例如硅芯片、和热连接到半导体芯片20的热辐射元件30。
多层电路板10是通过“PALAP”工艺制作的五个树脂层1到5的层叠电路板。树脂层1到5由热塑性树脂(例如液晶聚合物)的膜制成,并且在其层叠之后,树脂层1到5经受热挤压过程,包括利用加热来挤压各层,以制作被整体结合的叠层。
在下文中,以下面的顺序来描述图1中的五个树脂层1到5,即,被置于板10的上表面中的最高的树脂层被称作第一树脂层1。被置于第一树脂层1下面的相邻树脂层被称为第二树脂层2。被置于第二树脂层2下面的相邻树脂层被称为第三树脂层3。类似地,被置于第三树脂层3下面的两个层分别被称为第四树脂层4和第五树脂层5。
半导体芯片20包括很多种芯片,例如由硅半导体制成的IC芯片,和晶体管元件。在所示实施例中,半导体芯片20是具有矩形截面的板形芯片,并且具有在芯片20的表面20a上的电极焊盘21,如图1中所示的。所示的电极焊盘21由铝(Al)金属形成。
在下文中,具有电极焊盘21的芯片20的表面20a被称为电路表面或上表面,并且芯片20的与支承电极焊盘21的上电路表面20a相对的另一表面20b被称为后表面。
半导体芯片20被嵌入多层电路板10内。在所示的实施例中,半导体芯片20被设置在作为夹层的第四树脂层4中。进一步地,芯片20被以这样的方式设置使得芯片20的电路表面20a与第三树脂层3的一侧相对,并且芯片20的后表面20b与第五树脂层5的一侧相对。
半导体芯片20的厚度基本上与第四树脂层4的厚度相同。因此,半导体芯片20可以沿其厚度方向穿过第四树脂层4。换句话说,半导体芯片20可以被包含在第四树脂层4中的图2所示的空腔或直通孔44a中。
进一步地,如所示的,多层电路板10具有形成在其中的层间布线12和通路13。层间布线12和通路13构成电子布线,并且用于传输在芯片20的电极焊盘21处接收的信号信息。
在多层电路板10中,层间布线12被形成在第一树脂层1和第二树脂层2之间的界面中,以及被形成在第二树脂层2和第三树脂层3之间的界面中。在所示的实施例中,层间布线12均为两个上和下树脂层之间的夹层,并且通过将金属箔(例如铜(Cu)箔)通过例如蚀刻图案化而由该金属箔形成。
通路13均由导电材料以这样的方式形成使得该通路沿其厚度方向穿过树脂层,并且由此通路13用于将层间布线12互相电连接,或者将层间布线12电连接到电极焊盘21。
可以通过硬化形成通路的直通孔中填充的导电膏(例如金属膏)来制作通路13。在所示的实施例中,通路13形成在第二树脂层2和第三树脂层3的每一个中。
在该实施例中,在通路13的形成中所使用的金属膏包括两种类型的金属(即,银(Ag)或铜(Cu)和锡(Sn))的混合颗粒、用于控制膏的粘度的溶剂、和任何常规添加剂。当金属膏基于金属Ag和Sn时,在利用加热的挤压期间烧结金属时膏的金属可以被转变成相应的金属合金Ag3Sn。
除了形成金属合金以外,金属膏的金属Sn还可以在利用加热的挤压期间形成与层间布线12的铜(Cu)的扩散结合。进一步地,由于半导体芯片20的电极焊盘21具有被施加在其表面上的镍(Ni)镀层,金属膏的金属Sn可以在利用加热的挤压期间形成与电极焊盘21的镍的扩散结合。金属膏中的溶剂将在利用加热的挤压期间被蒸发。
在所示的实施例中,热辐射元件30,例如热沉,被层叠到多层电路板10的下表面。换句话说,热辐射元件30在半导体芯片20的后表面20b侧被层叠到电路板10中。如所示的,热辐射元件30被层叠到第五树脂层5。进一步地,在所示的实施例中,热辐射元件30是板形式的热沉,并且因为铜(Cu)的良好的导热性而由铜(Cu)形成。热辐射元件30的平面尺寸与电路板10的平面尺寸基本上相同。
参考被置于热辐射元件30和半导体芯片20的后表面20b之间的第五树脂层5,第五树脂层5具有热释放通路14,该热释放通路被钻孔于层5中以便将热辐射元件30热连接到半导体芯片20。热释放通路14是被形成为沿其厚度方向穿过第五树脂层5的导热通路孔。由于热释放通路14的存在,在芯片20中产生的热可以通过通路14从热辐射元件30被辐射。
热释放通路14具有平坦且为矩形的轮廓,如半导体芯片20那样。进一步地,如所示的,热释放通路14的与半导体芯片20的底表面20b相对的上表面具有小于芯片20的底表面20b的表面积的表面积,并且热释放通路14的上表面与芯片20的底表面20b完全接触。
热释放通路14具有平坦且为矩形的轮廓。然而,如果需要,可以以任何其他轮廓来形成通路14。例如,通路14可以是圆柱棒,如被钻孔作为上面描述的电子布线的元件的通路13那样,并且如图3中所示,其中圆柱棒形式的三个热释放通路14a、14b和14c被钻孔于第五树脂层5中,代替了图1中所示的矩形热释放通路14。在该实施例中,两个或更多个棒形通路14可以以任何需要的图案被形成,例如不同数目、和规则或随机分布。
如上面描述的,热释放通路14优选是金属膏的硬化产品。在该实施例中,金属膏被如此构成使得其包括混合金属颗粒(例如Ag-Sn金属颗粒或Cu-Sn金属颗粒)、用于控制膏的粘度的溶剂、和任何添加剂。在下文中,将参考式为X-Sn(其中X是Ag或Cu)的金属来描述用于形成热释放通路14的金属膏。
当用在金属膏中时,作为在利用热的挤压期间烧结的结果,金属X-Sn形成金属合金X3Sn。进一步地,金属膏的Sn成分形成与热辐射元件30的Cu成分的扩散结合。
此外,金属膏形成附加的扩散结合,因为半导体芯片20在其后表面20b中具有诸如镍(Ni)或钛(Ti)的镀层。在该实施例中,金属膏的Sn成分在利用热的挤压期间形成与后表面20b的Ni或Ti成分的扩散结合。在金属膏中包含的溶剂将在利用热的挤压期间被蒸发。
在本发明中,所使用的金属膏是Sn的原子数与X(Ag或Cu)和Sn的原子数的比率(即Sn/(X+Sn))并且是27%到40%。在金属膏中,可以使用常规设备,例如能量色散X射线分析仪(EDX)、电子探针显微分析仪(EPMA)和X射线光电子能谱仪(ESCA)来分析Sn和X(Ag或Cu)的原子数。
接下来,将参考图2描述半导体器件100的制作,图2是图1的半导体器件100的截面图,示出在所示器件的制作中采用的结构物。
在半导体器件100的制作中,首先制备均由热塑性树脂制成的五个树脂膜41到45。这些树脂膜用于在随后利用热的挤压步骤中形成相应的树脂层1到5(图1)。在下文中,对应于第一树脂层1的树脂膜41被称作第一树脂膜,并且对应于第二树脂层2的树脂膜42被称为第二树脂膜。类似地,对应于第三到第五树脂层3到5的树脂膜43到45分别被称作第三到第五树脂膜。
接下来,当需要所使用的树脂膜具有填充通路时,穿过树脂膜的所需数目的通路孔沿其厚度方向通过使用任何期望的制造装置(例如激光器制造)被钻孔于预定树脂膜中。所得到的通路孔然后使用丝网印刷方法或其他方法被填充有金属膏46。在所示的实施例中,通路孔形成在第二树脂膜42和第三树脂膜43的每一个中,之后利用金属膏46填充被钻孔的通路孔。金属膏46用于在随后利用热的挤压步骤中形成通路13(图1)。如上面描述的,金属膏46包括诸如Ag-Sn金属颗粒的金属颗粒、用于控制粘度的溶剂等。
接下来,层间布线12被形成在预定树脂膜中。在所示的实施例中,层间布线12被形成在沿其下表面将被层叠到第二树脂膜42的上表面的第一树脂膜41和沿其下表面将被层叠到第三树脂膜43的上表面的第二树脂膜42的每一个中。实际上,可以通过将铜(Cu)箔施加到树脂膜41和42的每一个的下表面、之后使铜箔经受图案化蚀刻过程以形成期望的导体图案来形成层间布线12。
进一步地,通过使用任何期望的制造装置,例如激光器制造,将在本文中也被称为“直通孔”或“空腔”的孔形成在预定树脂层中。在所示的实施例中,穿过膜的孔44a沿其厚度方向被形成在第四树脂膜44中。鉴于制作中的误差,优选以矩形轮廓形成孔44a,其具有稍微大于半导体芯片20的外部轮廓的尺寸。
而且,通过使用任何期望的制造装置,例如激光器制造,之后通过使用例如丝网印刷如图2所示利用金属膏48填充所得到的通路孔来沿其厚度方向在第五树脂膜45中形成穿过膜的通路孔(未示出)。
如上面描述的,金属膏48包括诸如X(Ag或Cu)-Sn金属颗粒的金属颗粒、用于控制粘度的溶剂等。在金属膏48中,Sn的原子数与X(Ag或Cu)和Sn的原子数的比率(即Sn/(X+Sn))在27%到40%的范围内。
在第五树脂膜45中,通路孔具有与在第四树脂膜44中的半导体芯片20的后表面20b接触的上表面,并且该通路孔的上表面的表面积小于半导体芯片20的后表面20b的表面积。进一步地,通路孔的上表面被完全层叠到半导体芯片20的后表面20b并且与半导体芯片20的后表面20b完全接触。
其后,实施层叠步骤。首先,热辐射元件30、第五树脂膜45和第四树脂膜44在这些膜对齐之后被以上述顺序层叠。接下来,半导体芯片20被包含在所得到的叠层中的第四树脂膜44的孔44a中,之后进一步将第三树脂膜43、第二树脂膜42和第一树脂膜41在膜43到41对齐之后层叠到支承芯片的叠层。由此获得由第一到第五树脂膜41到45以及热辐射元件30构成的叠层。
接下来,该叠层立刻在挤压机器(未示出)中经受利用热的挤压步骤以获得树脂膜41到45以及热辐射元件30的经整体挤压的叠层。例如,挤压步骤可以在5MPa的压强和320oC的温度下被实施达三小时。
在利用热的挤压时,由热塑性树脂构成的树脂膜41到45被彼此结合并且同时,第五树脂膜45被结合到热辐射元件30。
在利用热的挤压期间,第三到第五树脂膜43到45的每一个的热塑性树脂被流体化并且被流体化的树脂被引入和填充到由于第四树脂膜44的孔44a和半导体芯片20之间的容差而产生的间隙(空隙)中,并且由此利用该热塑性树脂密封半导体芯片20。
进一步地,在利用热的挤压期间,金属膏46被烧结以形成通路13,其进一步形成与层间布线12的扩散结合。
同时,在利用热的挤压期间,金属膏48被烧结以形成热释放通路14,其进一步形成与半导体芯片20和热辐射元件30的扩散结合。
在上面描述的步骤完成之后,由此获得图1所示的半导体器件100。在所得到的半导体器件100中,不存在热辐射通路14被不期望地路由到半导体芯片20的侧表面中的现象。在半导体器件100中充分实现了热释放通路14与半导体芯片20和热辐射元件30的每一个的扩散结合。
这种期望的结果能够在半导体器件100中被获得的原因如下所述。
在利用热的挤压期间,金属膏的金属X-Sn经受150oC到200oC的温度以形成金属合金X3Sn。在该挤压步骤中,所使用的金属膏包含在合金X3Sn的形成中没有被消耗的Sn成分的剩余物。根据本发明,当金属膏被加热到不小于220oC的温度时,Sn成分的这种剩余物可以形成与半导体芯片20和热辐射元件30的扩散结合。
与此相反,如果在所使用的金属膏中的Sn成分的剩余物不能形成与芯片20和元件30的扩散结合,并且由此过量的Sn成分仍被包含在金属膏中,则过量的固体Sn成分被转变成相应的液态。由于间隙的毛细作用,液体Sn成分然后被移动到并被引入到在半导体芯片20和第三树脂膜44的孔44a之间形成的间隙中。Sn成分进一步被移动到半导体芯片20的电路表面20a。结果,由于热释放通路14的Sn成分被引入到半导体芯片20的侧表面中,热释放通路14产生短路问题。
发明者通过他们的研究已经发现,如在所附的工作实例中所描述的,在金属膏48中金属成分X和Sn的比率对于防止过量的Sn成分被不期望地引入到半导体芯片20的侧表面中是重要的。即,当原子Sn的原子数与原子(X+Sn)(其中,X=Ag或Cu)的原子数的比率(即Sn/(X+Sn))超过40%时,过量的Sn成分被引入到半导体芯片20的侧表面中。
进一步地,当原子数的比率Sn/(X+Sn)小于27%时,不能实现通路14与半导体芯片20和热辐射元件30的充分扩散结合,因为金属膏中的Sn成分的量不足以实现这种扩散结合。
与此相反,根据本发明,可以避免上面的缺点,因为用于形成热释放通路14的金属膏48具有不超过40%的原子数的比率Sn/(X+Sn),没有Sn成分被引入到半导体芯片20的侧表面中,并且也没有因热释放通路14的存在而引起短路问题。
进一步地,由于金属膏48具有不小于27%的原子数的比率Sn/(X+Sn),可以实现热释放通路14与半导体芯片20以及热辐射元件30的充分扩散结合。
而且,根据本发明,热释放通路14的与半导体芯片20相对的上表面具有小于半导体芯片20的底表面20b的表面积的表面积,并且由此热释放通路14的上表面与半导体芯片20的底表面20b完全接触。因此,本发明有效地避免了在现有技术半导体器件中(其中热释放通路14的上表面具有大于半导体芯片20的底表面20b的表面积的表面积)导致的缺点,即,在利用热的挤压时的缺点,构成金属膏48的成分可以被流体化并被完全引入到半导体芯片20的侧表面中,由此因热释放通路14引起短路。
如上面所描述的,根据本发明,由于多层电路板中的热释放通路中的特定导电材料和热释放通路的特定轮廓,现有技术半导体器件的缺点可以被有效地除去。为了进一步理解根据本发明的这些效果,将参考图4到6描述现有技术半导体器件的缺点。
图4所示的半导体器件100对应于图1所示的半导体器件100,只是热释放通路14是由常规无Pb焊料(即共晶焊料,例如Sn-Pb或Sn-Ag-Cu)形成的。在半导体器件100的制作中通过施加热来挤压层叠结构时,构成金属膏48的成分被改变成相应的液态,并且液态的过量的Sn成分被流体化并且被引入半导体芯片20的侧表面和电路表面20a中。因此,如图4所示,所得到的半导体器件100除了包括通路14之外还包括在半导体芯片20周围的不需要的被流体化和硬化的金属部分14x和14y,其因此可能引起短路。
图5和6中所示的半导体器件100分别对应于图2和1中所示的半导体器件100,只是如所示,热释放通路14的上表面具有大于半导体芯片20的底表面20b的表面积的表面积。在两个半导体器件100中,热释放通路14都是由包含Ag或Cu和Sn的混合金属颗粒的金属膏形成的。
在半导体器件100的制作中通过施加热来挤压层叠结构时,构成金属膏48的成分被改变成相应的液态,并且液体金属膏被引入到半导体芯片20的侧表面和电路表面20a中。因此,如图6所示,所得到的半导体器件100除了包括通路14之外还包括在半导体芯片20周围的不需要的被流体化和硬化的部分14x和14y,其因此可能引起短路。
上面描述了本发明的优选实施例。然而,本发明不应当局限于这些实施例。在本发明的范围和精神内,本发明可以被广泛地修改和改进。例如,构成多层电路板10的树脂层的数目可以根据期望的效果和其他因素被自由地增加或减少。
进一步地,构成多层电路板10的树脂层可以被自由地改变。例如,并入了芯片的树脂层可以在多层电路板10中被改变。参考所示的实施例,半导体芯片20被包含在第四树脂层44的孔44a中。然而,半导体芯片20可以被包含在其他树脂层中,或者两个或更多个半导体芯片20可以被包含在第四树脂层44和/或其他树脂层中的两个或更多个孔中。在这样的情况下,优选热释放通路14被形成在设置在半导体芯片20和热辐射元件30之间的所有树脂层中,以便确保由半导体芯片20和热辐射元件30之间的导体金属构成的热释放路径。
在所示的实施例中,热释放通路14的与半导体芯片20的底表面20b相对的上表面具有小于半导体芯片20的底表面20b的表面积的表面积。然而,如果需要,通路14的上表面可以具有与芯片20的底表面20b的表面积基本上相等的表面积。发明者已经发现这种实施例足以防止不期望地将被流体化的Sn成分引入半导体芯片20的侧表面中并且还足以防止短路问题的产生。
实例
将参考本发明的实例来进一步描述本发明。
实例1到5和比较例1到4
在这些实例中,下面的表1中描述的九(9)种类型的金属膏被制备用于形成热释放通路14。如表1中所描述的,金属膏均具有关于金属颗粒中的Ag和Sn的原子数的不同比率(%)。通过利用松油醇作为有机溶剂揉合Ag和Sn金属颗粒来制备金属膏。
接下来,使用制备的金属膏,根据上面参考图2描述的制作工艺来制作上面参考图1描述的半导体器件100。
在半导体器件100中,热辐射元件30是由铜(Cu)制成的热沉。半导体芯片20是硅芯片,并且具有被制造在其上表面20a上的由铝(Al)制成的电极焊盘21,和被沉积在其后表面20b上的镍(Ni)镀层。树脂膜41到45均是由聚醚醚酮树脂和聚酯酰亚胺(polyeterimide)树脂制成的膜。
在如图2所示将树脂膜41到45的叠层与热辐射元件30组合之后,组合制品经受在热施加下的挤压步骤。利用5MPa的压强在320oC的温度下进行挤压步骤达三小时。由此获得图1中所示的半导体器件100。
测试1
关于在其中制造的半导体芯片20的工作特性来测试所获得的半导体器件100。在工作特性的测试中,检查在半导体芯片20中产生的缺陷。不具有缺陷的半导体器件100被评估为“好”。当观察到热释放通路14的有缺陷的结合以及半导体芯片20的表面20a上的电极焊盘21和后表面20b之间的短路时,半导体器件100被评估为“坏”。检查的结果被总结在下面的表1中。
表1
A:原子数的比率(%)
B:检查的结果
如将从表1中的实例1到5认识到的,当原子数的比率Sn/(Ag+Sn)在27%到40%的范围内时,半导体芯片20的工作特性是正常的和可接受的。即,热释放通路14和热辐射元件30之间的连接以及热辐射通路14和半导体芯片20的后表面20b之间的连接是好的,没有产生由于热辐射通路导致的短路。
在这些实例中,当在实例3中使用的金属膏被烧结时,XRD(X射线衍射)分析表明金属膏的金属被转变成金属合金Ag3Sn。进一步地,在实例3中制作的半导体器件100中,电子显微镜检查和XRD分析表明Sn扩散层(Cu3Sn)被形成在热辐射元件30的与热释放通路14相对的表面上。
因此,将从上面的结果认识到,在利用热的挤压期间,Ag金属的颗粒和Sn金属的颗粒被烧结以形成金属合金Ag3Sn,并且在Ag3Sn合金的形成中没有使用的过量的Sn用于形成热释放通路14和热辐射元件30之间的连接以及热释放通路14和半导体芯片20的后表面20b之间的连接。
进一步地,如将从表1中的比较例1和2认识到的,当Sn的原子数比率为20%或25%时,由于半导体芯片20的缺陷而观察到工作特性的不规则性。进一步地,观察到热释放通路14和热辐射元件30之间的连接以及热释放通路14和半导体芯片20的后表面20b之间的连接不是良好的。
为了确认为什么引起上述缺点,在电子显微镜上观察在比较例2中制作的半导体器件100的截面。结果表明没有Sn扩散层形成在热辐射元件30的与热释放通路14相对的表面上。类似地,没有Sn扩散层形成在半导体芯片20的后表面20b中。这是因为,如从Ag-Sn二元合金的状态图(未示出)认识到的,Ag3Sn稳定地形成在其中能够产生Ag3Sn的Ag-Sn二元合金的成分区域(composition area)中,并且由此,当Sn的原子数比率不超过25%时,所有Sn可以被消耗以形成Ag3Sn并且因此在金属膏中没有导致过多的Sn。
在该连接中,认识到,当Sn的原子数比率为26%时,即当过多的Sn的量比Sn的原子数比率为27%时小时,将导致热释放通路14和热辐射元件30之间的不充分连接以及热辐射通路14和半导体芯片20的后表面20b之间的不充分连接。
进一步地,如将从表1中的比较例3和4认识到的,当Sn的原子数比率为43%或45%时,由于半导体芯片20中的缺陷以及因热释放通路14导致的短路而观察到工作特性的不规则性。
为了确认为什么引起上面描述的缺点,在光学显微镜和电子显微镜上观察在比较例3中制作的半导体器件100的截面。结果表明金属层被沉积在半导体芯片20的侧表面上。EDX分析表明该金属层是由锡(Sn)制成的。
进一步地,在电子显微镜上的观察和半导体器件100的XRD分析表明Sn扩散层(Cu3Sn)被形成在热辐射元件30的与热释放通路14相对的表面上。而且,XRD分析表明热释放通路14基本上由Ag3Sn合金形成。
因此,从上面的结果认识到,在利用热的挤压期间,Ag金属的颗粒和Sn金属的颗粒被烧结以形成金属合金Ag3Sn,并且在Ag3Sn合金的形成中没有使用的过量的Sn用于形成热释放通路14和热辐射元件30之间的连接,以及在该连接的形成中没有使用的过量的Sn被洗提或被流体化并且由此被引入到半导体芯片20的侧表面中。
此外,将从实例1到5认识到,将Sn的原子数比率对比所有的Ag和Sn的原子数比率调整到不超过45%(其意图是防止将过量的被洗提的Sn引入到半导体芯片20的侧表面)对于在将被结合到热辐射元件30的热释放通路14的形成中使用的金属膏48来说是有效的,并且对于在将被结合到层间布线12的通路13的形成中使用的金属膏46来说不是有效的。这是因为热辐射元件30通常具有不小于500μm的厚度,该厚度比层间布线12的厚度更厚,并且由此不同量的Sn成分被用在与热辐射元件30和热释放通路14的扩散结合的形成中以及用在与层间布线12和通路13的扩散结合的形成中。
测试2
关于半导体芯片20中的缺陷的形成来测试所获得的半导体器件100。在该测试中,不具有缺陷的半导体器件100被评估为“好”。当观察到缺陷的形成时,半导体器件100被评估为“坏”。测试的结果被总结在下面的表2中,以及Ag-Sn二元合金的状态图在图7中示出。
表2
Figure 79185DEST_PATH_IMAGE002
A:原子数的比率(%)
B:缺陷的形成
将从表2的结果以及图7的Ag-Sn二元合金的状态图认识到,在实例1到5中描述的Ag-Sn二元合金被优选使用以便在不低于300oC的温度下进行利用热的层叠体的挤压,因为在Ag3Sn的结合中没有被消耗的过量的Sn可以用于形成与Si芯片的表面上的Cu电极焊盘和Ni镀层的连接。当Sn的原子数比率对比所有的Ag和Sn的原子数比率为25%时形成Ag3Sn。
与此相反,在比较例1和2中,其中Sn的原子数比率小于27%,所有被包含的Sn被消耗以形成与Ag的结合,由此形成Ag3Sn。因此,在这些比较例中没有形成Cu-Sn的扩散结合,并且由此没有形成与在Si芯片的表面上的Cu电极以及与Ni镀层的连接。
进一步地,在比较例3和4中,由于金属膏包含过量的Sn,Sn在Ag3Sn和Cu-Sn的形成以及与Ni镀层的结合的形成中没有被完全消耗。Sn的剩余物由此在利用热的挤压期间被洗提并且被流体化,从而引起短路问题。进一步地,存在过量的Sn导致器件长度减小的趋势。
实例6到10和比较例5到8
上面描述的实例1到5中描述的过程在这些实例中被重复。然而,在这些实例中,根据实例1到5中描述的方式制备包含Cu和Sn的颗粒的金属膏以便制作由Cu-Sn二元合金(代替Ag-Sn二元合金)制成的热释放通路。因此,如从下面的表3认识到的,实例6到10和比较例5到8分别对应于实例1到5和比较例1到4。
在根据实例1到5中描述的方式制作半导体器件100之后,关于半导体芯片20中的缺陷的形成测试该器件100。在该测试中,不具有缺陷的半导体器件100被评估为“好”。当观察到缺陷的形成时,半导体器件100被评估为“坏”。测试的结果被总结在下面的表3中,以及Cu-Sn二元合金的状态图在图8中示出。
表3
Figure 858922DEST_PATH_IMAGE003
A:原子数的比率(%)
B:缺陷的形成
将从表3的结果以及图8的Cu-Sn二元合金的状态图认识到,在实例6到10中描述的Cu-Sn二元合金被优选使用以便在不低于300oC的温度下进行利用热的层叠体的挤压,因为在Cu3Sn的结合中没有被消耗的过量的Sn可以用于形成与Si芯片的表面上的Cu电极焊盘和Ni镀层的连接。当Sn的原子数比率对比所有的Sn和Cu的原子数比率为25%时形成Cu3Sn。
与此相反,在比较例5和6中,其中Sn的原子数比率小于27%,所有被包含的Sn被消耗以形成与Cu的结合,由此形成Cu3Sn。因此,在这些比较例中没有形成Cu-Sn(Cu3Sn)的扩散结合,并且由此没有形成与在Si芯片的表面上的Cu电极以及与Ni镀层的连接。
进一步地,在比较例7和8中,由于金属膏包含过量的Sn,Sn在Cu3Sn和Cu-Sn的形成以及与Ni镀层的结合的形成中没有被完全消耗。Sn的剩余物由此在利用热的挤压期间被洗提并且被流体化,从而引起短路问题。进一步地,存在过量的Sn导致器件长度减小的趋势。
实例11
上面描述的实例1到5中描述的过程在该实例中被重复。然而,在该实例中,制备Sn与Cu和Sn的原子数比率(%)为30%的金属膏以制作图1所示的半导体器件100。测试表明半导体芯片20的工作特性是正常的和可接受的。
在该实例中,当所使用的金属膏被烧结时,XRD分析表明被烧结的产品基本上由Cu3Sn合金形成。进一步地,电子显微镜检查和XRD分析表明Sn扩散层(Cu3Sn)被形成在热辐射元件30的与热释放通路14相对的表面上。
进一步地,如从Cu-Sn二元合金的状态图(未示出)认识到的,当Cu和Sn在Cu-Sn二元合金中起反应时,如果Sn与Cu和Sn的原子数比率(%)在20%到45%的范围内,则Cu3Sn基本上被稳定地形成。在这方面,应当注意Sn与Ag或Cu和Sn的原子数比率(%)与Ag3Sn的原子数比率以及Cu3Sn的原子数比率两者都基本上相等。
因此,当代替在上面描述的实例1到5中使用的包含Ag-Sn金属的颗粒的金属膏而使用包含Cu-Sn金属的颗粒的金属膏时,如果Sn与Cu和Sn的原子数比率(%)在20%到45%的范围内,则在金属颗粒的烧结期间所消耗的Sn的原子数比率(%)与在实例1到5和比较例1到4中所观察到的Sn的原子数比率(%)相等。
因此,当代替包含Ag-Sn金属的颗粒的金属膏而使用包含Cu-Sn金属的颗粒的金属膏时,如果Sn与Cu和Sn的原子数比率(%)如同在实例1到5中那样在27%到40%的范围内,则可以获得热释放通路14和热辐射元件30之间的良好连接以及热辐射通路14和半导体芯片20的后表面20b之间的良好连接,还防止了由于热释放通路导致的短路。

Claims (11)

1.一种在具有热辐射元件的并入了电子部件的多层电路板中的热释放填充通路孔的形成中使用的导电材料,其中
所述导电材料包括金属颗粒作为导电金属,所述导电金属是由银(Ag)或铜(Cu)构成的第一导电金属和由锡(Sn)构成的第二导电金属的混合物,并且锡的原子数与银或铜和锡的原子数的比率为27%到40%。
2.根据权利要求1所述的导电材料,其中所述导电材料是在有机粘结剂中包括金属颗粒的导电膏。
3.根据权利要求1或2所述的导电材料,其中所述多层电路板包括两个或更多个层叠的传导性树脂层和具有至少一个空腔的至少一个传导性树脂夹层,一个或多个电子部件被嵌入所述至少一个空腔中,所述夹层被夹在相邻的树脂层之间,
所述热辐射元件被层叠到所述多层电路板的一个或两个表面,以及
一个或多个热释放填充通路孔被形成在所述层叠的传导性树脂层的至少一个中,并且所述电子部件和所述热辐射元件通过所述填充通路孔彼此热连接以从所述热辐射元件辐射在所述电子部件中产生的热。
4.根据权利要求3所述的导电材料,其中所述热释放填充通路孔具有与所述电子部件的热释放表面接触的热接收表面,并且所述填充通路孔的所述热接收表面具有小于所述电子部件的所述热释放表面的表面积的表面积。
5.根据权利要求1或2所述的导电材料,其中所述电子部件是半导体芯片。
6.一种电子器件,包括具有热释放填充通路孔的并入了电子部件的多层电路板、和热辐射元件,其中
所述多层电路板包括两个或更多个层叠的传导性树脂层和具有至少一个空腔的至少一个传导性树脂夹层,一个或多个电子部件被嵌入所述至少一个空腔中,所述夹层被夹在相邻的树脂层之间,
所述热辐射元件被层叠到所述多层电路板的一个或两个表面,以及
一个或多个热释放填充通路孔被形成在所述层叠的传导性树脂层中,并且所述电子部件和所述热辐射元件彼此热连接以从所述热辐射元件辐射在所述电子部件中产生的热,以及
所述热释放填充通路孔包括填充于其中的包括金属颗粒作为导电金属的导电材料的烧结产品,所述导电金属是由银(Ag)或铜(Cu)构成的第一导电金属和由锡(Sn)构成的第二导电金属的混合物,并且锡的原子数与银或铜和锡的原子数的比率在27%到40%的范围内。
7.根据权利要求6所述的电子器件,其中所述热释放填充通路孔具有与所述电子部件的热释放表面接触的热接收表面,并且所述填充通路孔的所述热接收表面具有小于所述电子部件的所述热释放表面的表面积的表面积。
8.根据权利要求6或7所述的电子器件,其中所述导电材料是在有机粘结剂中包括金属颗粒的导电膏。
9.根据权利要求6或7所述的电子器件,其中所述电子部件是半导体芯片。
10.根据权利要求6或7所述的电子器件,其中所述热辐射元件是热沉。
11.根据权利要求6或7所述的电子器件,其中所述电子器件用在汽车零件中。
CN2012104403089A 2011-11-07 2012-11-07 导电材料和使用该导电材料的电子器件 Pending CN103096617A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-243231 2011-11-07
JP2011243231 2011-11-07
JP2012167062A JP2013123031A (ja) 2011-11-07 2012-07-27 導電性材料および半導体装置
JP2012-167062 2012-07-27

Publications (1)

Publication Number Publication Date
CN103096617A true CN103096617A (zh) 2013-05-08

Family

ID=48145306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012104403089A Pending CN103096617A (zh) 2011-11-07 2012-11-07 导电材料和使用该导电材料的电子器件

Country Status (5)

Country Link
US (1) US20130114212A1 (zh)
JP (1) JP2013123031A (zh)
CN (1) CN103096617A (zh)
DE (1) DE102012110536A1 (zh)
TW (1) TW201337952A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112543546A (zh) * 2019-09-20 2021-03-23 宏启胜精密电子(秦皇岛)有限公司 具有散热结构的线路板及其制作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6312527B2 (ja) * 2014-05-23 2018-04-18 新日本無線株式会社 放熱板を備えた電子部品の実装構造
DE102015112451B4 (de) * 2015-07-30 2021-02-04 Danfoss Silicon Power Gmbh Leistungshalbleitermodul
CN106469711B (zh) * 2015-08-14 2019-01-22 恒劲科技股份有限公司 封装基板及其制作方法
TWI559465B (zh) * 2015-08-14 2016-11-21 恆勁科技股份有限公司 封裝基板及其製作方法
WO2017086095A1 (ja) 2015-11-17 2017-05-26 株式会社村田製作所 多層基板及び電子機器
JP6521186B2 (ja) 2016-08-23 2019-05-29 株式会社村田製作所 樹脂多層基板
JP7215206B2 (ja) * 2019-02-19 2023-01-31 富士電機株式会社 半導体装置の製造方法
JP7091555B2 (ja) 2019-04-01 2022-06-27 ヌヴォトンテクノロジージャパン株式会社 電力増幅装置
CN113814504A (zh) * 2021-09-03 2021-12-21 广州德芯半导体科技有限公司 一种非高温连接温度传感器的封装方法
TWI816267B (zh) * 2021-10-29 2023-09-21 財團法人工業技術研究院 內埋式封裝結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261167A (ja) * 2005-03-15 2006-09-28 Murata Mfg Co Ltd 配線基板およびその製造方法
JP2007235111A (ja) * 2006-01-31 2007-09-13 Sony Corp プリント配線板集合体及びプリント配線板集合体の製造方法
CN101378634A (zh) * 2007-08-30 2009-03-04 株式会社电装 多层印刷电路板的制造方法
JP2010073851A (ja) * 2008-09-18 2010-04-02 Denso Corp 半導体装置
JP2011222553A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7200758B2 (en) 2002-10-09 2007-04-03 Intel Corporation Encapsulation of a TCPA trusted platform module functionality within a server management coprocessor subsystem
JP2010073581A (ja) 2008-09-19 2010-04-02 Sanyo Electric Co Ltd ラベル、電気機器、電池パック、ラベルの製造方法、及び電池パックの製造方法
JP2011249745A (ja) 2010-04-28 2011-12-08 Denso Corp 多層基板
JP5739687B2 (ja) 2011-02-15 2015-06-24 オルガノ株式会社 アルコールの精製方法、装置及びシステム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261167A (ja) * 2005-03-15 2006-09-28 Murata Mfg Co Ltd 配線基板およびその製造方法
JP2007235111A (ja) * 2006-01-31 2007-09-13 Sony Corp プリント配線板集合体及びプリント配線板集合体の製造方法
CN101378634A (zh) * 2007-08-30 2009-03-04 株式会社电装 多层印刷电路板的制造方法
JP2010073851A (ja) * 2008-09-18 2010-04-02 Denso Corp 半導体装置
JP2011222553A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112543546A (zh) * 2019-09-20 2021-03-23 宏启胜精密电子(秦皇岛)有限公司 具有散热结构的线路板及其制作方法
CN112543546B (zh) * 2019-09-20 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 具有散热结构的线路板及其制作方法

Also Published As

Publication number Publication date
TW201337952A (zh) 2013-09-16
JP2013123031A (ja) 2013-06-20
DE102012110536A1 (de) 2013-05-16
US20130114212A1 (en) 2013-05-09

Similar Documents

Publication Publication Date Title
CN103096617A (zh) 导电材料和使用该导电材料的电子器件
DE102010044709B4 (de) Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren
DE102005047106B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung
US8501299B2 (en) Conductive paste, multilayer ceramic substrate and its production method
US7326367B2 (en) Thick film conductor paste compositions for LTCC tape in microwave applications
KR100866577B1 (ko) 인쇄회로기판의 층간 도통방법
DE102012106371A1 (de) Leitfähige Harzzusammensetzung, Mehrschicht-Keramikkondensator mit leitfähiger Harzzusammensetzung und Herstellungsmethode für diesen
EP1850647A1 (en) Multilayer printed wiring board
WO2018060265A1 (de) Leistungsmodul und verfahren zur herstellung eines leistungsmoduls
US6623663B2 (en) Electroconductive paste and method for manufacturing a multilayer ceramic electronic part using the same
CN104143431A (zh) 多层陶瓷电子元件及用于安装该多层陶瓷电子元件的板
CN101207971B (zh) 电容器用粘结片和电容器内置型印刷布线板的制造方法
DE4132947C2 (de) Elektronische Schaltungsanordnung
WO2012152364A1 (de) Substrat mit elektrisch neutralem bereich
EP2108190B1 (de) Elektronisches bauelementmodul und verfahren zu dessen herstellung
US7009114B2 (en) Wiring substrate, method of producing the same, and electronic device using the same
EP2520139B1 (en) Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
DE102008040290A1 (de) Hybridschaltungsstruktur mit keramischen Schaltungsträgern
DE19639938C2 (de) Hybridintegrierte Schaltung mit einem geklebten Kühlkörper
JP2009146839A (ja) 導電ペースト及びこれを用いた多層配線基板
JP2009231542A (ja) ガラスセラミック多層配線基板およびその製造方法
JP2022021041A (ja) 多層セラミックス回路基板および該セラミックス回路基板を用いたパワーモジュール
JP6476562B2 (ja) 配線基板および配線基板の製造方法
DE102012112328A1 (de) Integrierter-Schaltkreis-Gehäuse und Häusungsverfahren

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130508