TWI559465B - 封裝基板及其製作方法 - Google Patents

封裝基板及其製作方法 Download PDF

Info

Publication number
TWI559465B
TWI559465B TW104126587A TW104126587A TWI559465B TW I559465 B TWI559465 B TW I559465B TW 104126587 A TW104126587 A TW 104126587A TW 104126587 A TW104126587 A TW 104126587A TW I559465 B TWI559465 B TW I559465B
Authority
TW
Taiwan
Prior art keywords
conductive unit
dielectric material
material layer
package substrate
conductive
Prior art date
Application number
TW104126587A
Other languages
English (en)
Other versions
TW201707153A (zh
Inventor
余俊賢
許詩濱
周保宏
彭其豐
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW104126587A priority Critical patent/TWI559465B/zh
Priority to US15/227,350 priority patent/US10347575B2/en
Priority to JP2016156275A priority patent/JP6298856B2/ja
Application granted granted Critical
Publication of TWI559465B publication Critical patent/TWI559465B/zh
Publication of TW201707153A publication Critical patent/TW201707153A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates

Description

封裝基板及其製作方法
本發明係關於一種用於封裝基板的導線結構、包含該導線結構的封裝基板以及其製作方法。
新一代電子產品不僅追求輕薄短小的高密度，更有朝向高功率發展的趨勢；因此，積體電路(Integrated Circuit，簡稱IC)技術及其後端的晶片封裝技術亦隨之進展，以符合此新一代電子產品的效能規格。欲使封裝基板具有高密度的線路設計，則線路必須以細節距(fine pitch)方式進行製作，習知技術通常採用半加成製程(Semi-additive process，簡稱SAP)，使得所製作的線路之線寬與線距大致相同；例如，線寬與線距皆為15μm或20μm，此類細節距線路中單導線本身的厚度通常最多就是20μm。
倘若封裝基板欲應用於高功率電子產品，則我們必須使單導線盡可能地加厚，使得導線的截面積增大，以減小線路的電阻值。然而，對於細節距線路設計，要增高單導線的厚度並不容易，其製成品良率與可靠度通常不佳。因此，有必要發展新的封裝基板技術，以對治及改善上述的問題。
為達成此目的，本發明提供一種封裝基板，其包含：一第一介電材料層，具有一開口區；一第一導電單元，具有一位於該第一介電材料層的該開口區內的第一部分、及一位於該第一介電材料層之上的第二部分；以及一第二介電材料層，包覆該第一介電材料層及該第一導電單元；其中，該第一導電單元的高度大於該第一介電材料層之厚度，且該第一導電單元的該第二部分之橫向 截面大於其第一部分之橫向截面。
在一實施例中，該導電單元的組成材質選自銅(Cu)、鎳(Ni)、錫(Sn)、鎳/金(Ni/Au)等之組合。
在一實施例中，該封裝基板，更包含：一第三介電材料層，形成於該第二介電材料層上；以及一第二導電單元，形成於該第一導電單元上；其中，該第一導電單元與該第二導電單元的界面之橫向截面小於該第二導電單元之橫向截面。
在一實施例中，該封裝基板更包含：一第四介電材料層，形成於該第三介電材料層上；以及一第三導電單元，形成於該第二導電單元上；其中，該第二導電單元與該第三導電單元的界面之橫向截面小於該第三導電單元之橫向截面。
根據本發明另一實施例提供一種封裝基板之製作方法，其步驟包含：提供一承載板；形成一第一介電材料層於該承載板上；圖案化該第一介電材料層，使得一開口區(具有一橫向截面)形成於該第一介電材料層內，藉以露出該承載板；以及形成一第一導電單元於該承載板上，使得位於該開口區的該第一導電單元之高度大於該第一介電材料層之厚度，並使得位於該第一介電材料層之上的該第一導電單元之寬度大於該開口區之寬度。
在一實施例中，該製作方法更包含：形成一第二介電材料層於該第一導電單元上；移除部分的該第二介電材料層與該第一導電單元，藉以露出該第一導電單元；以及形成一第二導電單元於該第一導電單元上。
在一實施例中，該製作方法更包含：形成一第三介電材料層於該第二導電單元上；以及移除該承載板。
在一實施例中，該製作方法更包含：移除該第一介電材料層及部分的該第一導電單元。
在一實施例中，形成該第一導電單元的步驟係藉由電鍍方式。
在一實施例中，該導電單元的組成材質選自銅(Cu)、鎳(Ni)、錫(Sn)、鎳/金(Ni/Au)等之組合。
100、101、102、201、301、401‧‧‧封裝基板
110‧‧‧承載板
120‧‧‧第一介電材料層
121‧‧‧開口區
130‧‧‧第一導電單元
131‧‧‧第一部分
132‧‧‧第二部分
140‧‧‧第二介電材料層
150‧‧‧第二導電單元
160‧‧‧第三介電材料層
170‧‧‧第三導電單元
180‧‧‧第四介電材料層
190‧‧‧第五介電材料層
第1圖為根據本發明第一實施例的封裝基板之剖面示意圖。
第2圖為根據本發明另一實施例的封裝基板之剖面示意圖。
第3圖為根據本發明另一實施例的封裝基板之剖面示意圖。
第4圖為根據本發明第二實施例的封裝基板之剖面示意圖。
第5圖為根據本發明第三實施例的封裝基板之剖面示意圖。
第6圖為根據本發明第四實施例的封裝基板之剖面示意圖。
第7圖為本實施例封裝基板之其中一製程步驟的剖面圖。
第8圖為本實施例封裝基板之其中一製程步驟的剖面圖。
第9圖為本實施例封裝基板之其中一製程步驟的剖面圖。
第10圖為本實施例封裝基板之其中一製程步驟的剖面圖。
第11圖為本實施例封裝基板之其中一製程步驟的剖面圖。
第12圖為本實施例封裝基板之其中一製程步驟的剖面圖。
為使對本發明之特徵、目的及功能有更進一步的認知與瞭解，茲配合圖式詳細說明本發明的實施例如後。在所有的說明書及圖示中，將採用相同的元件編號以指定相同或類似的元件。
在各個實施例的說明中，當一元素被描述是在另一元素之「上方/上」或「下方/下」，係指直接地或間接地在該另一元素之上或之下的情況，其可能包含設置於其間的其他元素；接地」係指其間並未設置其他中介元素。「上方/上」或「下方/下」等的描述係以圖式為基準進行說明，但亦包含其他可能的方向轉變。所謂的「第一」、「第二」、及「第三」係用以描述不同的元素，這些元素並不因為此類謂辭而受到限制。為了說明上的便利和明確，圖式中各元素的厚度或尺寸，係以誇張或省略或概略的方式表示，且各元素的尺寸並未完全為其實際的尺寸。
第1圖為根據本發明第一實施例的封裝基板100之剖面示意圖。該封裝基板100包含：一第一介電材料層120、至少一第一導電單元130以及一第二介電材料層140。該第一介電材料層120 包含一開口區，用以規範後續該第一導電單元130將形成的位置。該至少一第一導電單元130代表該封裝基板100的線路布局所包含的導線，而為了說明上的方便，第1圖所繪示的是具有三個第一導電單元130的例子，但其數量並不以此為限，端視該封裝基板100線路布局的需要而定。該第一導電單元130為該封裝基板100的線路布局導線中的其中一者，或可稱之為單導線，其可分成二個部分：第一部分131填滿該第一介電材料層120的開口區、以及第二部分132形成於該第一部分131上，並向外擴展而形成於該第一介電材料層120上，如第1圖所示。該第二介電材料層140包覆該第一介電材料層120及該第一導電單元130，以作為該封裝基板100最外側的保護層或防焊層。
該第一介電材料層120的組成材質可以是感光型或非感光型的介電材料。倘若該第一介電材料層120為感光型介電材料，例如，光阻(photoresist)材料，則該開口區的形成可藉由光微影蝕刻(photolithography)技術來製作。另一方面，倘若該第一介電材料層120為非感光型介電材料，則該開口區的形成可藉由雷射轉印(laser ablation)技術來製作。如第1圖所示，H1表示該第一介電材料層120的厚度，W1表示該開口區的寬度。藉由該開口區的設置，該第一介電材料層120用以設定後續該第一導電單元130的形成位置。以電鍍為例，該第一導電單元130形成於該開口區上，而該開口區之外的該第一介電材料層120則用以阻止金屬電鍍作用；因此，該第一介電材料層120又可稱為阻鍍層。
該第一導電單元130的組成材質可以是銅(Cu)、鎳(Ni)、錫(Sn)及鎳/金(Ni/Au)之組合或合金，可藉由金屬的電鍍(electrolytic plating)或蒸鍍(evaporation)技術來製作。如第1圖所示，H2表示該第一導電單元130的高度，W2表示該第一導電單元130的第二部分132的寬度。在本實施例中，該第一導電單元130的高度H2大於該第一介電材料層120的厚度H1，且該第一導電單元130的第二部分132之橫向截面(例如，寬度W2)大於其第一部分131之橫向截面(例如，寬度W1)。為了達到如此的要求，我們可設定適 當的電鍍條件，使得金屬電鍍於該開口區時，該第一導電單元130的成長會超過作為阻鍍層的該第一介電材料層120，而在該第一介電材料層120上向外擴展而形成其第二部分132。也就是說，該第一導電單元130作為該封裝基板100線路布局的導線，其線寬W2並非只是依據該第一介電材料層120的開口區寬度W1，而是同時依據當時的電鍍條件及該開口區的寬度W1而定。
該第二介電材料層140形成於該封裝基板100的最外層，並圍繞該第一導電單元130與該第一介電材料層120，用以保護該封裝基板100免於受到來自外部環境或後續製程(例如，焊接)的可能傷害。在本實施例中，該封裝基板100可作為應用於鑄模互連基板技術的覆晶式晶片尺寸封裝(FCCSP)之基板。
此外，在本實施例中，封裝基板的線路布局之單導線亦可以是多層導電單元的堆疊結構，例如，二層、三層或更多層的導電單元。請參閱第2圖，其為根據本實施例的另一封裝基板101之剖面示意圖。相較於第1圖之封裝基板100，該封裝基板101為部分移除該封裝基板100的上半部之後，又進一步包含一第二導電單元150及一第三介電材料層160。例如，以研磨方式將該第二介電材料層140由上而下磨除，直到觸及該第一導電單元130，再順勢向下磨平該第一導電單元130的頂端，如第2圖所示。該第二導電單元150係堆疊於該第一導電單元130被磨平的頂端上，而與該第一導電單元130共同組成該封裝基板101線路布局的單導線，且該第二導電單元150可選用與該第一導電單元130相同或不同的組成材質，本發明對此不加以限制。該第三介電材料層160則形成於該封裝基板101的最外層，並圍繞該第二導電單元150與該第二介電材料層140，而取代第1圖實施例中該第二介電材料層140的功能，用以保護該封裝基板101免於受到來自外部環境或後續製程的可能傷害。該第三介電材料層160可選用與該第二介電材料層140相同或不同的組成材質，本發明對此不加以限制。在本實施例中，該第一導電單元130與該第二導電單元150的界面之橫向截面(例如，寬度W3)將會小於該第二導電單元150之橫 向截面(例如，寬度W4)。
此外，請參閱第3圖，其為根據本實施例的另一封裝基板102之剖面示意圖。相較於第2圖之封裝基板101，該封裝基板102為部分移除該封裝基板101的上半部之後，又進一步包含一第三導電單元170及一第四介電材料層180。例如，以研磨方式將該第三介電材料層160由上而下磨除，直到觸及該第二導電單元150，再順勢向下磨平該第二導電單元150的頂端，如第3圖所示。該第三導電單元170係堆疊於該第二導電單元150被磨平的頂端上，而與該第二導電單元150以及該第一導電單元130共同組成該封裝基板102線路布局的單導線，且該第三導電單元170可選用與該第一導電單元130相同或不同的組成材質，本發明對此不加以限制。該第四介電材料層180則形成於該封裝基板102的最外層，並圍繞該第三導電單元170與該第三介電材料層160，而取代第2圖實施例中該第三介電材料層160的功能，用以保護該封裝基板102免於受到來自外部環境或後續製程的可能傷害。該第四介電材料層180可選用與該第二介電材料層140相同或不同的組成材質，本發明對此不加以限制。在本實施例中，該第二導電單元150與該第三導電單元170的界面之橫向截面(例如，寬度W5)將會小於該第三導電單元170之橫向截面(例如，寬度W6)。
此外，我們可以第一實施例的封裝基板(以下係以第2圖的封裝基板101為例)做為主體，因應不同的需求或用途，而在其結構上做了些許的次要變動，而發展出以下變化形式的實施例。
第4圖為根據本發明第二實施例的封裝基板201之剖面示意圖。相較於第2圖的該封裝基板101，其將該第一介電材料層120以及該第一導電單元130的第一部分131移除後，即可形成如第4圖的該封裝基板201。
第5圖為根據本發明第三實施例的封裝基板301之剖面示意圖。相較於第4圖的該封裝基板201，其增設第五介電材料層190於部份的該第一導電單元130的第二部分132之下，即可形成如第5圖的該封裝基板301。以第5圖為例，第五介電材料層190形 成於左右兩側的該第一導電單元130的第二部分132之下，但中間的該第一導電單元130的第二部分132則外露出來。此外，該第五介電材料層190可選用與該第一介電材料層120相同或不同的組成材質，本發明對此不加以限制。
第6圖為根據本發明第四實施例的封裝基板401之剖面示意圖。相較於第2圖的該封裝基板101，其增設第五介電材料層190於部份的該第一導電單元130的第一部分131之下，即可形成如第6圖的該封裝基板401。以第6圖為例，第五介電材料層190形成於左右兩側的該第一導電單元130的第一部分131之下，但中間的該第一導電單元130的第一部分131則外露出來。此外，該第五介電材料層190可選用與該第一介電材料層120相同或不同的組成材質，本發明對此不加以限制。
以下說明本發明之封裝基板的製程。請參照第7~10圖及第1圖(以第一實施例的封裝基板100為例)，其分別對應上述第一實施例封裝基板100的此製程各個製程步驟之的封裝基板之剖面圖。
首先，如第7圖所示，提供一承載板110，其為一導電材質的基板，例如，金屬基板或是表面鍍有一層導電層的介電材質基板，用以承載或支持該封裝基板100的後續製程，例如，製作該封裝基板100的導電線路。上述的金屬基板包含鐵(Fe)、銅(Cu)、鎳(Ni)、錫(Sn)、鋁(Al)、鎳/金(Ni/Au)及其組合或合金，但本發明不以此為限。
接著，如第8圖所示，形成第一介電材料120層於該承載板110上，該第一介電材料層120的組成材質可以是感光型或非感光型的介電材料，以作為後續製作第一導電單元130之用。
接著，如第9圖所示，圖案化該第一介電材料層120，使得至少一開口區121形成於該第一介電材料層120內，藉以露出該承載板110。藉由該開口區121的設置，該第一介電材料層120用以設定後續該第一導電單元130的形成位置。倘若該第一介電材料層120為感光型介電材料，例如，光阻材料，則該開口區121的形成可藉由光微影蝕刻技術來製作。另一方面，倘若該第一介電 材料層120為非感光型介電材料，則該開口區121的形成可藉由雷射轉印技術來製作。
接著，如第10圖所示，形成第一導電單元130於該承載板110上，使得位於該開口區121的該第一導電單元131之高度(如第1圖所示的H2)大於該第一介電材料層120之厚度(如第1圖所示的H1)，並使得位於該第一介電材料層120之上的該第一導電單元130之寬度(如第1圖所示的W2)大於該開口區121之寬度(如第1圖所示的W1)。該第一導電單元130的組成材質可以是銅(Cu)、鎳(Ni)、錫(Sn)及鎳/金(Ni/Au)之組合或合金，可藉由金屬的電鍍或蒸鍍技術來製作。以電鍍為例，該第一導電單元130形成於該開口區121上，而該開口區121之外的該第一介電材料層120則用以阻止金屬電鍍作用；因此，該第一介電材料層120又可稱為阻鍍層。
為了達到上述該第一導電單元130的尺寸要求，我們可設定適當的電鍍條件，使得金屬電鍍於該開口區121時，該第一導電單元130的成長會先充填該開口區121而形成其第一部分131，而隨著電鍍的繼續進行，金屬的成長會超過作為阻鍍層的該第一介電材料層120，而在該第一介電材料層120上向外擴展而形成其第二部分132。也就是說，該第一導電單元130作為該封裝基板100線路布局的導線，其線寬W2並非只依據該第一介電材料層120的開口區寬度W1，而是同時視上述的電鍍條件及該開口區121的寬度W1而定。
接著，如第1圖所示，形成第二介電材料層140於該第一導電單元130上。該第二介電材料層140形成於該封裝基板100的最外層，並圍繞該第一導電單元130與該第一介電材料層120，用以保護該封裝基板100免於受到來自外部環境或後續製程(例如，焊接)的可能傷害。製程進行至此，可完成本發明第一實施例的封裝基板100。如第1圖所示，H2表示該第一導電單元130的高度，W2表示該第一導電單元130的第二部分132的寬度。在本實施例中，該第一導電單元130的高度H2大於該第一介電材料層120的厚度H1，且該第一導電單元130的第二部分132之橫向截面(例 如，寬度W2)大於其第一部分131之橫向截面(例如，寬度W1)。
至此，單層導電單元結構的封裝基板線路已完成，可先將該承載板110移除。此外，在本實施例中，封裝基板的線路布局之單導線亦可以是多層導電單元的堆疊結構，例如，二層、三層或更多層的導電單元，其製程(以第2圖的封裝基板101為例))步驟說明如下。
如第11圖所示，移除部分的該第二介電材料層140與該第一導電單元130，藉以露出該第一導電單元130。例如，以研磨方式將該第二介電材料層140由上而下磨除，直到觸及該第一導電單元130，再順勢向下磨平該第一導電單元130的頂端。此步驟係為後續第二導電單元150的製作預先準備。
接著，如第12圖所示，形成第二導電單元150於該第一導電單元130上。例如，藉由電鍍的方式，則此步驟所電鍍的金屬將只成長於該第一導電單元130被磨平的頂端上，使得該第二導電單元150與該第一導電單元130的堆疊結構形成該封裝基板101線路布局的單導線，且該第二導電單元150可選用與該第一導電單元130相同或不同的組成材質，本發明對此不加以限制。
接著，如第2圖所示，形成第三介電材料層160於該第二導電單元150上。該第三介電材料層160形成於該封裝基板101的最外層，並圍繞該第二導電單元150與該第二介電材料層140，而取代第1圖實施例中該第二介電材料層140的功能，用以保護該封裝基板101免於受到來自外部環境或後續製程的可能傷害。該第三介電材料層160可選用與該第二介電材料層140相同或不同的組成材質，本發明對此不加以限制。如第2圖所示，在本實施例中，該第一導電單元130與該第二導電單元150的界面之橫向截面(例如，寬度W3)將會小於該第二導電單元150之橫向截面(例如，寬度W4)。
至此，雙層導電單元結構的封裝基板線路已完成，可選擇重複前面第11~12圖的步驟，繼續製作三層導電單元結構的封裝基板線路，或是在此將該承載板110移除。
此外，我們可以第2圖的封裝基板101為例，因應不同的需求或用途，而移除該第一介電材料層120及部分的該第一導電單元130，而形成如第4圖的封裝基板201，甚至是如第5圖的封裝基板301或如第6圖的封裝基板401。
唯以上所述者，僅為本發明之較佳實施例，當不能以之限制本發明的範圍。即大凡依本發明申請專利範圍所做之均等變化及修飾，仍將不失本發明之要義所在，亦不脫離本發明之精神和範圍，故都應視為本發明的進一步實施狀況。
101‧‧‧封裝基板
120‧‧‧第一介電材料層
130‧‧‧第一導電單元
131‧‧‧第一部分
132‧‧‧第二部分
140‧‧‧第二介電材料層
150‧‧‧第二導電單元
160‧‧‧第三介電材料層
W3、W4‧‧‧寬度

Claims (4)

  1. 一種封裝基板之製作方法，其步驟包含：提供一承載板；形成一第一介電材料層於該承載板上；圖案化該第一介電材料層，使得一開口區形成於該第一介電材料層內，藉以露出該承載板；形成一第一導電單元於該承載板上，使得位於該開口區的該第一導電單元之高度大於該第一介電材料層之厚度，並使得位於該第一介電材料層之上的該第一導電單元之寬度大於該開口區之寬度；形成一第二介電材料層於該第一導電單元上；移除部分的該第二介電材料層與該第一導電單元，藉以露出該第一導電單元；形成一第二導電單元於該第一導電單元上；形成一第三介電材料層於該第二導電單元上；以及移除該承載板。
  2. 如申請專利範圍第1項所述之製作方法，更包含：移除該第一介電材料層及部分的該第一導電單元。
  3. 如申請專利範圍第1項所述之製作方法，其中，形成該第一導電單元的步驟係藉由電鍍方式。
  4. 如申請專利範圍第1項所述之製作方法，其中，該第一及第二導電單元的組成材質選自銅(Cu)、鎳(Ni)、錫(Sn)及鎳/金(Ni/Au)之組合。
TW104126587A 2015-08-14 2015-08-14 封裝基板及其製作方法 TWI559465B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104126587A TWI559465B (zh) 2015-08-14 2015-08-14 封裝基板及其製作方法
US15/227,350 US10347575B2 (en) 2015-08-14 2016-08-03 Package substrate and its fabrication method
JP2016156275A JP6298856B2 (ja) 2015-08-14 2016-08-09 パッケージ基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104126587A TWI559465B (zh) 2015-08-14 2015-08-14 封裝基板及其製作方法

Publications (2)

Publication Number Publication Date
TWI559465B true TWI559465B (zh) 2016-11-21
TW201707153A TW201707153A (zh) 2017-02-16

Family

ID=57851747

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104126587A TWI559465B (zh) 2015-08-14 2015-08-14 封裝基板及其製作方法

Country Status (3)

Country Link
US (1) US10347575B2 (zh)
JP (1) JP6298856B2 (zh)
TW (1) TWI559465B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM455979U (zh) * 2012-09-21 2013-06-21 Chunghwa Prec Test Tech Co Ltd 微小間距測試載板結構
US20140042608A1 (en) * 2012-08-13 2014-02-13 Kyung-Man Kim Semiconductor package and method of manufacturing the same
TW201412216A (zh) * 2012-09-14 2014-03-16 Via Tech Inc 線路基板及線路基板製程
TW201448692A (zh) * 2013-06-13 2014-12-16 Zhen Ding Technology Co Ltd 埋入式高密度互連印刷電路板及其製作方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954875A (en) * 1986-07-17 1990-09-04 Laser Dynamics, Inc. Semiconductor wafer array with electrically conductive compliant material
JPH04277696A (ja) * 1991-03-06 1992-10-02 Hitachi Ltd 多層配線基板及びその製造方法
JPH0832244A (ja) * 1994-07-12 1996-02-02 Toshiba Corp 多層配線基板
JP3425807B2 (ja) * 1994-09-06 2003-07-14 株式会社日立製作所 多層配線基板の製造方法
US5691238A (en) * 1995-06-07 1997-11-25 Advanced Micro Devices, Inc. Subtractive dual damascene
US6037244A (en) * 1997-03-19 2000-03-14 Advanced Microdevices, Inc. Method of manufacturing a semiconductor device using advanced contact formation
IL120514A (en) * 1997-03-25 2000-08-31 P C B Ltd Electronic interconnect structure and method for manufacturing it
US6262478B1 (en) * 1997-04-08 2001-07-17 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Electronic interconnect structure and method for manufacturing it
US6353189B1 (en) * 1997-04-16 2002-03-05 Kabushiki Kaisha Toshiba Wiring board, wiring board fabrication method, and semiconductor package
JPH11238970A (ja) * 1998-02-19 1999-08-31 Mitsubishi Electric Corp 多層プリント基板および多層プリント基板の製造方法
US6127835A (en) * 1998-08-12 2000-10-03 Aql Manufacturing Services, Inc. Apparatus and method for assembling test fixtures
US6175243B1 (en) * 1998-08-12 2001-01-16 Aql Manufacturing Services, Inc. Apparatus and method for assembling test fixtures
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
FR2824954A1 (fr) * 2001-05-18 2002-11-22 St Microelectronics Sa Plot de connexion d'un circuit integre
JP3810309B2 (ja) * 2001-12-03 2006-08-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
WO2003071843A1 (fr) * 2002-02-22 2003-08-28 Fujikura Ltd. Tableau de connexions multicouche, base pour tableau de connexions multicouche, tableau de connexions imprime et son procede de production
JP2006049804A (ja) * 2004-07-07 2006-02-16 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4811015B2 (ja) * 2005-12-21 2011-11-09 イビデン株式会社 プリント配線板の製造方法
JPWO2008053833A1 (ja) * 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5188947B2 (ja) * 2008-12-12 2013-04-24 新光電気工業株式会社 多層配線基板の製造方法
JP5246138B2 (ja) * 2009-11-06 2013-07-24 富士通株式会社 配線基板及び電子装置
JP2010183122A (ja) * 2010-05-27 2010-08-19 Texas Instr Japan Ltd 半導体装置及びその製造方法
US8946904B2 (en) * 2010-08-27 2015-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Substrate vias for heat removal from semiconductor die
JP2013102136A (ja) * 2011-10-14 2013-05-23 Elpida Memory Inc 半導体装置およびその製造方法
JP2013123031A (ja) * 2011-11-07 2013-06-20 Denso Corp 導電性材料および半導体装置
US9269593B2 (en) * 2012-05-29 2016-02-23 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with integral stepped stacked structures
US8878338B2 (en) * 2012-05-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor for interposers and methods of manufacture thereof
US20140174793A1 (en) * 2012-12-26 2014-06-26 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140042608A1 (en) * 2012-08-13 2014-02-13 Kyung-Man Kim Semiconductor package and method of manufacturing the same
TW201412216A (zh) * 2012-09-14 2014-03-16 Via Tech Inc 線路基板及線路基板製程
TWM455979U (zh) * 2012-09-21 2013-06-21 Chunghwa Prec Test Tech Co Ltd 微小間距測試載板結構
TW201448692A (zh) * 2013-06-13 2014-12-16 Zhen Ding Technology Co Ltd 埋入式高密度互連印刷電路板及其製作方法

Also Published As

Publication number Publication date
JP6298856B2 (ja) 2018-03-20
US20170047278A1 (en) 2017-02-16
TW201707153A (zh) 2017-02-16
JP2017038055A (ja) 2017-02-16
US10347575B2 (en) 2019-07-09

Similar Documents

Publication Publication Date Title
US10383228B2 (en) Electronic component device and method for manufacturing the same
US9510453B2 (en) Package carrier
JP6615701B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2010267948A (ja) コアレス・パッケージ基板およびその製造方法
US10515884B2 (en) Substrate having a conductive structure within photo-sensitive resin
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
TW201240045A (en) Package substrate and method for fabricating the same
US9761515B2 (en) Substrate structure
TWI444123B (zh) 線路板製作方法及線路板
CN109712941A (zh) 衬底结构、包含衬底结构的半导体封装结构，以及制造半导体封装结构的半导体工艺
US20140183726A1 (en) Package substrate, method for manufacturing the same, and package on package substrate
TW201517222A (zh) 半導體封裝
TWI655727B (zh) 封裝基板及包含該封裝基板的覆晶封裝電路
TWI559465B (zh) 封裝基板及其製作方法
TWI566309B (zh) 封裝基板之製作方法
CN110544679A (zh) 芯片重布线结构及其制备方法
KR20130035619A (ko) 반도체 소자의 연결 범프 형성 방법
CN106941101A (zh) 封装基板及其制作方法
TWI552290B (zh) 封裝基板及其製法
TW201415978A (zh) 線路層之製法
JP5382889B2 (ja) パッケージ構造の製造方法
CN101916732B (zh) 线路基板、线路基板制作工艺
TW201725668A (zh) 封裝基板及其製作方法
CN106960798B (zh) 封装基板的制作方法
TWI387020B (zh) 用於一半導體積體電路之導電結構及其成形方法