CN101916732B - 线路基板、线路基板制作工艺 - Google Patents
线路基板、线路基板制作工艺 Download PDFInfo
- Publication number
- CN101916732B CN101916732B CN 201010249193 CN201010249193A CN101916732B CN 101916732 B CN101916732 B CN 101916732B CN 201010249193 CN201010249193 CN 201010249193 CN 201010249193 A CN201010249193 A CN 201010249193A CN 101916732 B CN101916732 B CN 101916732B
- Authority
- CN
- China
- Prior art keywords
- connection pad
- layer
- conducting block
- opening
- patterned conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开一种线路基板、线路基板制作工艺。该线路基板包括基础层、第一图案化导电层、介电层、导电块及第二图案化导电层。第一图案化导电层配置于基础层且具有第一接垫。介电层配置于基础层且覆盖第一图案化导电层,其中介电层具有开口,开口暴露第一接垫。导电块配置于开口内而覆盖第一接垫。第二图案化导电层配置于介电层表面且具有第二接垫,其中第二接垫一体成形地连接导电块。此外,本发明还提及一种线路基板制作工艺及多层线路基板。
Description
技术领域
本发明涉及一种电子元件及电子元件制作工艺,且特别是涉及一种线路基板及线路基板制作工艺。
背景技术
目前在半导体封装技术中,线路基板(circuit substrate)是经常使用的构装元件之一。线路基板主要由多层图案化导电层(patterned conductivelayer)及多层介电层(dielectric layer)交替叠合而成,而两图案化导电层之间可通过导电通孔(conductive via)而彼此电连接。随着线路基板的线路密度的提高,如何有效简化线路基板制作工艺并利用有限的空间来进行线路的配置成为日渐重要的课题。
发明内容
为解决上述问题,本发明提出一种线路基板制作工艺。首先,提供基础层、第一图案化导电层、介电层、图案化掩模层及金属掩模层,其中第一图案化导电层配置在基础层上且具有第一接垫,介电层配置在基础层上且覆盖第一图案化导电层,图案化掩模层配置于介电层的表面且暴露出部分表面,金属掩模层配置于被图案化掩模层暴露的表面。接着,移除部分图案化掩模层及部分介电层以形成开口,其中开口暴露出第一接垫。移除图案化掩模层,以使金属掩模层暴露出部分表面。同时形成导电块及第二图案化导电层,其中导电块位于开口内,第二图案化导电层位于被金属掩模层暴露的表面且具有第二接垫,导电块连接于第一接垫与第二接垫之间,导电块与第二接垫一体成形。移除金属掩模层。
本发明提出一种线路基板,包括基础层、第一图案化导电层、介电层、导电块及第二图案化导电层。第一图案化导电层配置于基础层且具有第一接垫。介电层配置于基础层且覆盖第一图案化导电层,其中介电层具有开口,开口暴露第一接垫。导电块配置于开口内而覆盖第一接垫。第二图案化导电层配置于介电层表面且具有第二接垫,其中第二接垫一体成形地连接导电块。
本发明提出一种线路基板,包括基础层、第一图案化导电层、第一介电层、第一导电块、第二图案化导电层、第二介电层、第二导电块及第三图案化导电层。第一图案化导电层配置于基础层且具有第一接垫。第一介电层配置于基础层且覆盖第一图案化导电层,其中第一介电层具有第一开口,第一开口暴露第一接垫。第一导电块配置于第一开口内而覆盖第一接垫。第二图案化导电层配置于第一介电层表面且具有第二接垫及第三接垫,其中第二接垫一体成形地连接第一导电块。第二介电层配置于第一介电层且覆盖第二图案化导电层,其中第二介电层具有第二开口,第二开口暴露第三接垫。第二导电块配置于第二开口内而覆盖第三接垫。第三图案化导电层配置于第二介电层表面且具有第四接垫,其中第四接垫一体成形地连接第二导电块。
在本发明的线路基板制作工艺中,导电块及第二图案化导电层同时形成,用于增进导电块与第二图案化导电层之间的对位精准度,而有助于布线的积成度的提升。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。
附图说明
图1A至图1I为本发明一实施例的线路基板制作工艺的流程图;
图2A为图1I的第一接垫、第二接垫及导电块的立体图;
图2B为图1I的上视图;
图3为图2A的导电通孔应用于多层线路基板的部分导电结构的示意图;
图4为本发明一实施例的多层线路基板的示意图。
主要元件符号说明
50、60:导电通孔
70:镀通孔
100:线路基板
110、210:基础层
120、230、260:介电层
122:表面
124、124’、125、232、262:开口
130、184、220、250、280:图案化导电层
132、184a、184d、184e、222、252、254、282:接垫
134、134a、184b、184c、224、256、258、284、286:导线
140、170:电镀种子层
150:图案化掩模层
160:金属掩模层
180:金属结构
182、240、270:导电块
186:金属层
200:多层线路基板
具体实施方式
图1A至图1I为本发明一实施例的线路基板制作工艺的流程图。首先,请参考图1A,提供基础层110、介电层120及第一图案化导电层130,其中第一图案化导电层130配置在基础层110上且具有第一接垫132,介电层120配置在基础层110上且覆盖第一图案化导电层130。在一实施例中,第一图案化导电层130更具有导线134a,相邻于第一接垫132。在其他实施例中,基础层110不限于一层,其可由多层所构成,在本实施例的图1A仅以一层示意。另外,在本实施例中,第一接垫132可视为一内部接垫,并且可与如图2所绘示的第一导线134连接,而为第一导线134所延伸出来的末段结构,关于图2将于之后详述。
接着,请参考图1B及图1C,依序形成电镀种子层140及图案化掩模层150于介电层120的表面122,其中图案化掩模层150暴露出部分表面122。另外,图案化掩模层150的材质例如是光致抗蚀剂材料。特别是,图案化掩模层150是将之后预定要形成导电块、第二接垫与导线的位置先定义出来。换言之,图案化掩模层150所覆盖的位置为之后预定要形成导电块、第二接垫与导线的位置。关于导电块、第二接垫与导线,将于之后详述。
请参考图1D,形成金属掩模层160于被图案化掩模层150暴露的表面122,其中该金属掩模层160的材质与图案化掩模层150的材质不同。详细而言,在本实施例中,图案化掩模层150暴露出位于表面122上的部分电镀种子层140,而金属掩模层160以电镀的方式形成于被图案化掩模层150暴露的部分电镀种子层140。
请参考图1E,移除部分图案化掩模层150及部分介电层120以形成开口124,其中开口124暴露出第一接垫132。在本实施例中,由于图案化掩模层150与金属掩模层160的材质不同,故在进行如图1E所示的步骤时,金属掩模层160会被保留。举例来说,若以激光(laser)来移除部分图案化掩模层150及部分介电层120时,由于金属掩模层160会反射激光光,因此金属掩模层160仅会有些微的损伤,而不会被整个移除。此外,在此步骤中,由于激光可选定特定位置进行材料移除,所以仅将之后预定形成导电块及第二接垫的区域先移除,而形成开口124。
请参考图1F,接着再移除图案化掩模层150,以使金属掩模层160暴露出部分表面122,而得到开口124’。特别是,此时所暴露出的开口124’即为之后预定要形成导线的位置,亦即开口124’具有一长型的沟槽形状。此外,由于开口124与124’的开口深度不同,所以若此二开口124、124’皆以激光方式形成,可采用不同的制作工艺参数进行。在一实施例中,若图案化掩模层150的材质的光致抗蚀剂材料,则在此步骤中可以一般现有的移除光致抗蚀剂材料的方式进行,而不需采用激光制作工艺。接着,形成电镀种子层170于金属掩模层160、介电层120及开口124、124’内壁。详细而言,在本实施例中,金属掩模层160暴露出位于介电层120的表面122上的电镀种子层140,而部分电镀种子层170形成于被金属掩模层160暴露的电镀种子层140。
请参考图1G,电镀金属结构180于电镀种子层170,以覆盖金属掩模层160、介电层120、开口124、124’及第一接垫132,其中金属结构180包括导电块182、第二图案化导电层184及金属层186,金属层186覆盖第二图案化导电层184及金属掩模层160。第二图案化导电层184位于被金属掩模层160暴露的表面122且具有第二接垫184a以及导线184b,导电块182连接于第一接垫132与第二接垫184a之间,导电块182与第二接垫184a一体成形。详细而言,在本实施例中,第二接垫184a与导电块182位于开口124中;导线184b位于开口124’中。
请参考图1H,通过蚀刻(etching)或研磨(polishing)移除金属层186以暴露第二图案化导电层184及金属掩模层160。最后,请参考图1I,移除金属掩模层160以完成线路基板100的制作。在本实施例中,金属掩模层160的材质例如为镍,而导电块182、第二图案化导电层184的材质例如为铜,因此可通过选择性蚀刻进行金属掩模层160的移除,而保留导电块182与第二图案化导电层184。值得注意的是,本实施例的导电块182及第二图案化导电层184同时形成(如图1F至图1H所示),且第二图案化导电层184具有与导电块182一体成型的第二接垫184a,相较于现有方式需分别形成第二接垫与导电块,本发明可以增进导电块182与第二图案化导电层184之间的对位精准度(特别是第二接垫184a与导电块182之间的对位精准度),而有助于布线的积成度的提升。
请参考图1I,本实施例的线路基板100包括基础层110、第一图案化导电层130、介电层120、导电块182及第二图案化导电层184。第一图案化导电层130配置于基础层110且具有第一接垫132。在一实施例中,第一图案化导电层130更具有导线134a,相邻于第一接垫132。介电层120配置于基础层110且覆盖第一图案化导电层130,其中介电层120具有开口124,开口124暴露第一接垫132。导电块182配置于开口124内而覆盖第一接垫132。第二图案化导电层184配置于介电层120的表面122且具有第二接垫184a与导线184b,其中第二接垫184a一体成形地连接导电块182。
图2A为图1I的第一接垫、第二接垫及导电块的立体图,图2B为图1I的上视图。请同时参考图1I、图2A及图2B,详细而言,本实施例的第二图案化导电层184更具有另一导线184c,而导线184c连接第二接垫184a。换言之,第二接垫184a、导线184b与导线184c皆位于第二图案化导电层184。在制作工艺上,可以先以定位的方式,完成预定形成第二接垫184a(包含导电块182)开口124。接着,形成预定形成导线184b、184c的沟槽形状的开口124’、125,其中预定形成导线184c的开口125会与预定形成第二接垫184a(包含导电块182)的开口124连接。最后,再在这些开口124、124’、125中形成导电材料。
在又一实施例中,除了导线184c的末段连接第二接垫184a之外,与第二接垫184a相邻的导线184b末段也可做为用于内部连接的一接垫184d,其结构类似第一接垫。在一实施例中,可在导线184b末段的接垫184d进行如图1A至图1I的制作工艺,以完成结构类似第二接垫的另一接垫184e(以虚线表示),其中接垫184e通过导电块(未绘示)与接垫184d连接。此外,在另一实施例中,可将导线184b的末段处作为用于外部连接的接垫,而与外部凸块(未绘示)连接,其中此结构也类似第一接垫。上述所指的导线184b、接垫184d、接垫184e其立体图类似图2A所揭露的导线134、接垫132、接垫184a。在又一实施例中,第一图案化导电层130也可具有导线134,导线134的末段构成第一接垫132。
本实施例的第二接垫184a由于以一体成型的方式与导电块182在同一步骤中形成,而使第二接垫184a的外径实质上等于导电块182的外径,所以不需预留空间来避免制作工艺上的对位失准。如此一来,介电层120的表面122具有充足的空间来配置线路,同时也可提高布线密度。此外,本实施例的开口124的内径大于第一接垫132的外径,因此第一接垫132的外径会小于导电块182的外径,以使第一接垫132被导电块182包覆。由此,可缩小相邻二第一接垫132之间的间距或是第一接垫132与相邻导线134a(绘示于图1A)之间的间距,而有助于布线的集成度的提升。
图3为图2A的导电通孔应用于多层线路基板的部分导电结构的示意图。图2A的第一接垫132、导电块182及第二接垫184a可构成导电通孔50(标示于图3),且可应用于多层线路基板的部分导电结构。
详细而言,导电通孔50及多层线路基板的其它导电构件(如导电通孔60及镀通孔70)可达成多层线路基板的两图案化导电层之间的电性传导。此外,第一接垫132或第二接垫184a可因其所在的位置不同而有不同的功能,假设第一接垫132或第二接垫184a位于多层线路基板中的其中一层,那么可视为一内部接垫;而若第一接垫132或第二接垫184a位于多层线路基板中的最外层,那么可视为外部接垫。此外,在本发明中,第一接垫132可视为导线末段的结构,或者具有与导线截面积相似的尺寸较小的接垫。第二接垫184a可视为通过如图1A至图1I的制作工艺,而与导电块一体成型的尺寸较大的接垫。不论是第一接垫或是第二接垫其可与导线、凸块或是导电块等组合之一进行连接。
以下通过附图详细说明本发明一实施例的多层线路基板的组成结构。图4为本发明一实施例的多层线路基板的示意图。请参考图4,多层线路基板200包括基础层210、第一图案化导电层220、第一介电层230、第一导电块240、第二图案化导电层250、第二介电层260、第二导电块270及第三图案化导电层280。
第一图案化导电层220配置于基础层210且具有第一接垫222。第一介电层230配置于基础层210且覆盖第一图案化导电层220,其中第一介电层230具有第一开口232,第一开口232暴露第一接垫222。第一导电块240配置于第一开口232内而覆盖第一接垫222。第二图案化导电层250配置于第一介电层230表面且具有第二接垫252及第三接垫254,其中第二接垫252一体成形地连接第一导电块240。
第二介电层260配置于第一介电层230且覆盖第二图案化导电层250,其中第二介电层260具有第二开口262,第二开口262暴露第三接垫254。第二导电块270配置于第二开口262内而覆盖第三接垫254。第三图案化导电层280配置于第二介电层260表面且具有第四接垫282,其中第四接垫282一体成形地连接第二导电块270。
详细而言,第一接垫222的外径小于第一导电块240的外径,而使第一接垫222被第一导电块240包覆。第二图案化导电层250更具有第一导线256及第二导线258,第一导线256邻近第二接垫252,而第二接垫252与第二导线258连接,且第二导线258的末段构成第三接垫254。第一图案化导电层220更具有第三导线224,而第三导线224的末段构成第一接垫222。第二接垫252的外径实质上等于第一导电块240的外径。
此外,第三接垫254的外径小于第二导电块270的外径,而使第三接垫254被第二导电块270包覆。第三图案化导电层280更具有第四导线284及第五导线286,第四导线284邻近第四接垫282,而第四接垫282与第五导线286连接。第四接垫282的外径实质上等于第二导电块270的外径。
值得注意的是,本发明不对多层线路基板的层数加以限制。图4的多层线路基板200具有三层图案化导电层(第一图案化导电层220、第二图案化导电层250及第三图案化导电层280)及两层介电层(第一介电层230及第二介电层260),然在其它实施例中,多层线路基板可由更多层的图案化导电层及介电层组成。
综上所述,在本发明的线路基板制作工艺中,导电块及第二图案化导电层同时形成,用于增进导电块与第二图案化导电层之间的对位精准度,而有助于布线的集成度的提升。此外,更可由此将第二图案化导电层的第二接垫的外径及导电块的外径控制为相等,以使介电层表面具有充足的空间来配置线路。另外,第一接垫可由图案化导电层的导线的末段所构成,而使第一接垫的外径小于导电块的外径,以缩小相邻二第一接垫之间的间距或是第一接垫与相邻导线之间的间距,而有助于布线的积成度的提升。
虽然已结合以上实施例揭露了本发明,然而其并非用以限定本发明,任何所属技术领域中熟悉此技术者,在不脱离本发明的精神和范围内,可作些许的更动与润饰,故本发明的保护范围应以附上的权利要求所界定的为准。
Claims (15)
1.一种线路基板制作工艺,包括:
提供一基础层、一第一图案化导电层、一介电层、一图案化掩模层及一金属掩模层,其中该第一图案化导电层配置在该基础层上且具有一第一接垫,该介电层配置在该基础层上且覆盖该第一图案化导电层,该图案化掩模层配置于该介电层的一表面且暴露出部分该表面,该金属掩模层配置于被该图案化掩模层暴露的该表面;
移除部分该图案化掩模层及部分该介电层以形成一第一开口,其中该第一开口暴露出该第一接垫;
移除该图案化掩模层,以使该金属掩模层暴露出部分该介电层的该表面;
同时形成一导电块及一第二图案化导电层,其中该导电块位于该第一开口内,该第二图案化导电层位于被该金属掩模层暴露的该表面且具有一第二接垫,该导电块连接于该第一接垫与该第二接垫之间,该导电块与该第二接垫一体成形;以及
移除该金属掩模层。
2.如权利要求1所述的线路基板制作工艺,其中移除部分该图案化掩模层及部分该介电层以形成该第一开口的步骤包括激光。
3.如权利要求1所述的线路基板制作工艺,其中所述移除该图案化掩模层,以使该金属掩模层暴露出部分该介电层的该表面,而在该金属掩模层中形成一第二开口,该第二开口邻近该第一开口,其中被移除的该图案化掩模层覆盖预定形成一第一导线的位置;
其中在形成该导电块及该第二图案化导电层的步骤中,更包括部分该第二图案化导电层形成于该第二开口中,而使该第二图案化导电层在该第二开口中更具有该第一导线。
4.如权利要求3所述的线路基板制作工艺,其中在移除该图案化掩模层,以使该金属掩模层暴露出部分该表面的步骤中,还包括:
在该金属掩模层中形成一第三开口,该第三开口与该第一开口连接;
其中在形成该导电块及该第二图案化导电层的步骤中,还包括部分该第二图案化导电层形成于该第三开口中,而使该第二图案化导电层在该第三开口中还具有一第二导线,该第二导线与该第二接垫连接。
5.如权利要求1所述的线路基板制作工艺,其中该第二接垫的外径等于该导电块的外径。
6.如权利要求1所述的线路基板制作工艺,其中该图案化掩模层配置于该介电层的该表面覆盖预定形成该导电块及该第二图案化导电层的位置。
7.一种线路基板,包括:
基础层;
第一图案化导电层,配置于该基础层且具有第一接垫;
介电层,配置于该基础层且覆盖该第一图案化导电层,其中该介电层具有开口,该开口暴露该第一接垫;
导电块,配置于该开口内而覆盖该第一接垫;
第二图案化导电层,配置于该介电层表面且具有第二接垫,其中该第二接垫一体成形地连接该导电块;以及
电镀种子层,覆盖该导电块的侧壁和该第二接垫的侧壁,
其中该第二图案化导电层更具有导线,而该第二接垫与该导线连接,且该导线与该导电块同时形成,并且该电镀种子层覆盖该导线的侧壁。
8.如权利要求7所述的线路基板,其中该第一接垫的外径小于该导电块的外径,而使该第一接垫被该导电块包覆。
9.如权利要求7所述的线路基板,其中该第二接垫的外径等于该导电块的外径。
10.一种线路基板,包括:
基础层;
第一图案化导电层,配置于该基础层且具有第一接垫;
第一介电层,配置于该基础层且覆盖该第一图案化导电层,其中该第一介电层具有第一开口,该第一开口暴露该第一接垫;
第一导电块,配置于该第一开口内而覆盖该第一接垫;
第二图案化导电层,配置于该第一介电层表面且具有第二接垫及第三接垫,其中该第二接垫一体成形地连接该第一导电块;
第二介电层,配置于该第一介电层且覆盖该第二图案化导电层,其中该第二介电层具有第二开口,该第二开口暴露该第三接垫;
第二导电块,配置于该第二开口内而覆盖该第三接垫;以及
第三图案化导电层,配置于该第二介电层表面且具有第四接垫,其中该第四接垫一体成形地连接该第二导电块;以及
电镀种子层,覆盖该第一导电块的侧壁、该第二接垫的侧壁、该第二导电块的侧壁和该第四接垫的侧壁,
其中该第二图案化导电层更具有导线,而该第二接垫与该导线连接,且该导线与该第一导电块同时形成,并且该电镀种子层覆盖该导线的侧壁。
11.如权利要求10所述的线路基板,其中该第一接垫的外径小于该第一导电块的外径,而使该第一接垫被该第一导电块包覆。
12.如权利要求10所述的线路基板,其中该导线的一末段构成该第三接垫。
13.如权利要求10所述的线路基板,其中该第二接垫的外径等于该第一导电块的外径。
14.如权利要求10所述的线路基板,其中该第三接垫的外径小于该第二导电块的外径,而使该第三接垫被该第二导电块包覆。
15.如权利要求10所述的线路基板,其中该第四接垫的外径等于该第二导电块的外径。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010249193 CN101916732B (zh) | 2010-08-06 | 2010-08-06 | 线路基板、线路基板制作工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010249193 CN101916732B (zh) | 2010-08-06 | 2010-08-06 | 线路基板、线路基板制作工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101916732A CN101916732A (zh) | 2010-12-15 |
CN101916732B true CN101916732B (zh) | 2013-01-02 |
Family
ID=43324204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010249193 Active CN101916732B (zh) | 2010-08-06 | 2010-08-06 | 线路基板、线路基板制作工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101916732B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI578582B (zh) * | 2015-04-16 | 2017-04-11 | 凱鈺科技股份有限公司 | 發光二極體載板及其製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1980531A (zh) * | 2005-11-30 | 2007-06-13 | 全懋精密科技股份有限公司 | 电路板导电凸块结构及其制法 |
CN101702400A (zh) * | 2009-11-16 | 2010-05-05 | 威盛电子股份有限公司 | 线路基板及其工艺 |
CN101847586A (zh) * | 2010-03-19 | 2010-09-29 | 威盛电子股份有限公司 | 线路基板工艺及线路基板 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5466635A (en) * | 1994-06-02 | 1995-11-14 | Lsi Logic Corporation | Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating |
US6506632B1 (en) * | 2002-02-15 | 2003-01-14 | Unimicron Technology Corp. | Method of forming IC package having downward-facing chip cavity |
TW540285B (en) * | 2002-09-11 | 2003-07-01 | Universal Scient Ind Co Ltd | Parallel stack process of multi-layer circuit board |
CN2755906Y (zh) * | 2004-12-06 | 2006-02-01 | 威盛电子股份有限公司 | 讯号传输结构 |
CN101534609B (zh) * | 2008-03-12 | 2011-11-16 | 欣兴电子股份有限公司 | 线路板上的线路结构及其制造方法 |
-
2010
- 2010-08-06 CN CN 201010249193 patent/CN101916732B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1980531A (zh) * | 2005-11-30 | 2007-06-13 | 全懋精密科技股份有限公司 | 电路板导电凸块结构及其制法 |
CN101702400A (zh) * | 2009-11-16 | 2010-05-05 | 威盛电子股份有限公司 | 线路基板及其工艺 |
CN101847586A (zh) * | 2010-03-19 | 2010-09-29 | 威盛电子股份有限公司 | 线路基板工艺及线路基板 |
Also Published As
Publication number | Publication date |
---|---|
CN101916732A (zh) | 2010-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI535352B (zh) | 內嵌電子元件之基板及其製造方法 | |
CN101690434B (zh) | 元器件内置基板的制造方法 | |
JP2008263125A5 (zh) | ||
CN105261606A (zh) | 无核心层封装基板及其制法 | |
JP2005191408A (ja) | コイル導電体とその製造方法およびこれを用いた電子部品 | |
TWI615071B (zh) | 封裝基板之線路製作方法及利用該方法製作之封裝基板 | |
CN101409238A (zh) | 无核层封装基板的制作方法 | |
US8377506B2 (en) | Method of manufacturing a substrate structure | |
US7877873B2 (en) | Method for forming a wire bonding substrate | |
US8416577B2 (en) | Coreless substrate and method for making the same | |
US20090000813A1 (en) | Packaging substrate structure and manufacturing method thereof | |
CN101916732B (zh) | 线路基板、线路基板制作工艺 | |
CN101330799A (zh) | 独立焊垫的无导线电镀方法 | |
JP2008124339A5 (zh) | ||
TWI436713B (zh) | 線路基板、線路基板製程 | |
CN104812226A (zh) | 盖板结构及其制作方法 | |
CN102931156A (zh) | 半导体芯片的构造及制作方法 | |
CN102263350B (zh) | 连接器及其制作方法 | |
JP2008028336A (ja) | 電子部品の製造方法 | |
TWI446850B (zh) | 線路層之製法 | |
CN104349601A (zh) | 布线基板的制造方法 | |
TW200948232A (en) | Manufacturing method of leadless packaging substrate | |
CN112310615A (zh) | 天线模组及其制备方法 | |
TWI550745B (zh) | 封裝基板及其製作方法 | |
TWI377883B (en) | Method for fabricating embedded circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |