TWI578582B - 發光二極體載板及其製造方法 - Google Patents

發光二極體載板及其製造方法 Download PDF

Info

Publication number
TWI578582B
TWI578582B TW104134513A TW104134513A TWI578582B TW I578582 B TWI578582 B TW I578582B TW 104134513 A TW104134513 A TW 104134513A TW 104134513 A TW104134513 A TW 104134513A TW I578582 B TWI578582 B TW I578582B
Authority
TW
Taiwan
Prior art keywords
sidewall
conductive pad
conductive
dielectric layer
insulating layer
Prior art date
Application number
TW104134513A
Other languages
English (en)
Other versions
TW201639202A (zh
Inventor
吳炳松
蘇文鐸
Original Assignee
凱鈺科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凱鈺科技股份有限公司 filed Critical 凱鈺科技股份有限公司
Publication of TW201639202A publication Critical patent/TW201639202A/zh
Application granted granted Critical
Publication of TWI578582B publication Critical patent/TWI578582B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

發光二極體載板及其製造方法
本發明係關於一種發光二極體載板及其製造方法，尤其是關於一種具有校準對位結構的發光二極體載板及其製造方法。
一般來說，發光二極體上電發光時，因為無法將所有的電能用以發光，因此一部分的電能會形成熱能。而於實務上，發光二極體的發光效率會受高溫影響而急劇下降，因此在浪費電力之餘也產生更多熱，而令溫度進一步上升並造成惡性循環。因此發光二極體需要承載於具有良好散熱效能的載板，以避免浪費電力以及縮短壽命。
此外，為了方便製造，一般的發光二極體載板僅採用了簡單的層疊結構，並未進一步設計載板與發光二極體相接的介面，而將發光二極體與載板對位相接的考量留給組裝製程。除了造成組裝不便，也降低了製造方法的良率。
鑑於上述，本發明旨在揭露一種發光二極體載板及其製造方法，以在製造發光二極體載板時，更提升發光二極體載板的導熱能力，且一併解決發光二極體與載板對位相接的問題。
本發明提供了一種發光二極體載板。發光二極體載板包含基板、第一介電層、第二介電層、第一導電接墊與第二導電接墊。第二介電層包含第一結構部、第二結構部與第三結構部。第一介電層設置於基板上。第一結構部設置於第一介電層上並具有第一側壁。第二結構部設置於第一結構部上並具有第二側壁。且第一側壁凹於第二側壁。第三結構部設置於第二結構部上並具有N側壁。N側壁中的奇數側壁凹於N側壁中的偶數側壁，N側壁中的第一側壁及第二側壁定義出第一蝕刻部，第一蝕刻部暴露出部分的第一介電層。第一側壁、第二側壁與N側壁定義出第一蝕刻部，第一蝕刻部暴露出部分的第一介電層。第一導電接墊設置於第一蝕刻部中。第二導電接墊設置於第二介電層上，覆蓋部分的第二介電層且暴露出第一蝕刻部的開口。
而在本發明的一實施例中，第二結構部與第一介電層間隔有一間隙部。間隙部的寬度係為第一結構部的厚度。此外，第一導電接墊不接觸第一側壁與第二側壁。而第一結構部的材質為多晶矽，且第一結構部與第二結構部的材質相異。絕緣層遮蓋第一蝕刻部的開口，且暴露出部分的第二導電接墊。發光二極體載板更包含導電柱，導電柱的一端接觸第二導電接墊，導電柱的另一端凸出於絕緣層。
延續以上發想，本發明更提供了一種發光二極體載板的製造方法。發光二極體載板的製造方法包含設置第一介電層於基板上，並設置第二介電層於第一介電層上。第二介電層具有第一結構部、第二結構部與第N結構部。第一結構部設置於第二結構部與第一介電層之間。第一結構部具有第一側壁，第二結構部具有第二側壁，第N結構部具有第N側壁，第一側壁凹於第二側壁，第一側壁、第二側壁與第N側壁定義出第一蝕刻部。部分的第一介電層露出於第一蝕刻部。然後設置第一導電接墊與第二導電接墊，第一導電接墊位於第一介電層上，第二導電接墊位於第二結構部或第N結構部上。
在本發明的一實施例中，發光二極體載板的製造方法更包含設置絕緣層於第二導電接墊上。絕緣層覆蓋第一蝕刻部的開口並暴露出部分的第二導電接墊。絕緣層暴露出部分的第二導電接墊。再設置導電柱於第二導電接墊上，導電柱的一端接觸第二導電接墊，導電柱的另一端凸出於絕緣層。
綜上所述，本發明提供了一種發光二極體載板及其製造方法。本發明所揭露的發光二極體載板在結構上避免了不同導電層之間互相接觸之外，在與發光二極體的介面上還具有導電柱而能與發光二極體對位相接。此外，在一實施例中還採用了多晶矽作為其中一個構層，更增加了發光二極體載板的導熱能力。因此，本發明提供的發光二極體載板及其製造方法有效地增加了發光二極體載板與發光二極體對位相接的效率，更提升了發光二極體載板的導熱能力。
以上關於本發明的內容及以下關於實施方式的說明係用以示範與闡明本發明的精神與原理，並提供對本發明的申請專利範圍更進一步的解釋。
以下在實施方式中敘述本發明之詳細特徵，其內容足以使任何熟習相關技藝者瞭解本發明之技術內容並據以實施，且依據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下實施例係進一步說明本發明之諸面向，但非以任何面向限制本發明之範疇。
請參照第1A圖，第1A圖係本發明一實施例中發光二極體載板的結構示意圖。如第1A圖所示，發光二極體載板1包含了基板11、第一介電層12、第二介電層13、第一導電接墊14與第二導電接墊15。第二介電層13包含第一結構部131、第二結構部132與第三結構部135。第一結構部131具有第一側壁1311，第二結構部132具有第二側壁1321。第三結構部135由多個構層所組成而具有多個第三側壁，在此以第三側壁1351a~1351d舉例說明，然實際上第三結構部135可以具有任意數量個側壁，並不以此為限。第一側壁1311、第二側壁1321與第三側壁1351a~1351d定義出第一蝕刻部133。
第一介電層12設置於基板11上。第二介電層13的第一結構部131設置於第一介電層12上，而第二結構部132設置於第一結構部131上。第一導電接墊14設置於第一蝕刻部133的底部，第二導電接墊15設置於第三結構部135上。第二導電接墊15覆蓋部分的第二介電層13且暴露出第一蝕刻部133的開口
基板11的材質例如為矽（silicon, Si），而第一介電層12例如為以加熱製程加熱基板11表面所形成的薄膜，但不以此為限。
第二介電層13的第一結構部131與第二結構部132的材質可以相同或相異。換句話說，第二介電層13可以是用一體成形的方式製成，或者是以多層疊構的方式製成。此外，第一結構部131的第一側壁1311凹於第二結構部132的第二側壁1321，因此第一側壁1311與第二側壁1321定義出的第一蝕刻部133具有底切（undercut）結構。更詳細地來說，第二結構部132與第一介電層12間隔有一間隙部1331，間隙部1331實際上係為第一蝕刻部133的一部分。第二結構部132與部分的第一介電層12係間隔著間隙部1331而彼此相對。間隙部1331的寬度係為第一結構部131的厚度。
在一實施例中，第一結構部131、第二結構部132與第三結構部135皆為氧化物。而在另一實施例中，第一結構部131與第三結構部135的奇數構層之材質係為多晶矽（poly-silicon），第二結構部132與第三結構部135的偶數構層的材質則為氧化物（oxide）或介電材質（dielectric），但均不以此為限。在此實施例中，第一結構部131的導熱性以及蝕刻速率會高於第二結構部132，第三結構部135的奇數構層的導熱性以及蝕刻速率會高於第三結構部135的偶數構層。
第一導電接墊14與第二導電接墊15具有相同的材質。在此實施例中，第一導電接墊14與第二導電接墊15的材質皆為銀，但實際上並不以此為限。更詳細地說，第一導電接墊14與第二導電接墊15例如是以對發光二極體載板1正面進行濺鍍或蒸鍍，而將銀設置於發光二極體載板1。而由於發光二極體載板1結構的高低落差以及底切結構，使得一部份的銀被設置於第一介電層12上而形成第一導電接墊14。而另一部分的銀則被設置於第三結構部135上而形成第二導電接墊15。此外，第一導電接墊14與第二導電接墊15不相接觸，且第一導電接墊14不接觸第一結構部131。
請參照第1B圖以說明第二導電接墊15的另一種實施態樣，第1B圖係如第1A圖中發光二極體載板另一實施態樣的結構示意圖。與第1A圖所示的實施態樣不同的是，第二導電接墊15’係凸出於第三結構部135’的第三側壁1351d’，且第二導電接墊15’往基板11’方向延伸而覆蓋第三側壁1351a’~1351d’與至少部分的第二側壁1321’。在此實施例中，第二導電接墊15’也不與第一導電接墊14’相接觸。上述僅為舉例示範，在此不限制第二導電接墊15’是否覆蓋所有的第三側壁1351a’~1351d’，只要第二導電接墊15’不與第一導電接墊14’相接觸，皆屬本案發光二極體載板的範疇。
請再參照第1C圖，第1C圖係如第1A圖中發光二極體載板更一實施態樣的結構示意圖。在第1C圖中，第二 結構部132”的材質主要係為多晶矽，且第二結構層132”與第一結構層131”的材質相異。凸出的第二側壁1321”及鄰近部位經過高溫氧化而形成多晶矽氧化絕緣層1353”。換言之，多晶矽氧化絕緣層1353”外包於原本的多晶矽材質之外，以更加降低第一導電接墊14”與第二導電接墊15”之間的導通程度。
依據上述的發光二極體載板1的結構，本發明更提供了一種發光二極體載板的製造方法。請參照第1A~1C圖與第2圖以說明發光二極體載板的製造方法，第2圖係本發明一實施例中發光二極體載板的製造方法流程示意圖。在步驟S201中係先設置第一介電層12於基板11上。接著在步驟S203中，設置第二介電層13於第一介電層12上，第二介電層13具有第一結構部131、第二結構部132與第三結構部135。然後在步驟S205中，設置第一導電接墊14與第二導電接墊15，第一導電接墊14位於第一介電層12上，第二導電接墊15位於第二結構部132上。相關結構細節係如前述，於此不再重複贅敘。而對應於第1C圖的所示的發光二體載板，在步驟S203中更以高溫對凸出的第一側壁加熱，以形成如前述的氧化絕緣層。
其中，在步驟S203中，更可用下列的方式設置一體成形的第二介電層，並使第二介電層具有底切結構。請參照第3A圖~第3E圖，第3A圖~第3E圖係為根據第1A圖中發光二極體載板的對應製造方法之流程示意圖。
在第3A圖所對應的步驟中，係設置第一介電層32於基板31上，並在第一介電層32上設置沉積層334。然後在沉積層334上設置第一光阻91，且第一光阻91具有第一圖樣（pattern）。其中，基板31例如為矽基板，第一介電層32例如是對矽基板表面加熱所形成的薄膜，沉積層334則例如為沉積分子材料於第一介電層32所形成的硼磷硅玻璃（boro-phospho-silicate-glass，BPSG），但均不以此為限。第一光阻91係為正光阻，在另一實施例中第一光阻91係為負光阻，並具有對應的圖樣。
在第3B圖所對應的步驟中，係對第3A圖之步驟中所形成的過渡結構進行曝光顯影製程，以移除部分的沉積層334。接著，移除第一光阻91以露出剩餘的沉積層334。
在第3C圖所對應的步驟中，係形成第一結構部331與第二結構部332於第3B圖對應步驟所形成的過渡結構上。第一結構部331與第二結構部332覆蓋沉積層334與第一介電層32，且第一結構部331與第二結構部332填滿沉積層334之間的空隙。然後在第3D圖所對應的步驟中，再以如第3B圖與第3C圖所示的方法，在第二結構部332上設置第三結構部335的過渡結構。第三結構部335的過渡結構係如前述，在此不予重複贅述。至此，已設置成形中的第二介電層33於第一介電層32。接著，在第二介電層33上設置第二光阻92，第二光阻92具有第二圖樣。在此實施例中，第二介電層33係為氧化物，第二光阻92係為正光阻，但均不以此為限。
而在第3E圖所對應的步驟中，對第3D圖之步驟中所形成的過渡結構進行另一曝光顯影製程，以移除部分的第二介電層33與部分剩下的沉積層334。接著再移除第二光阻92。此時，第二介電層33略成多個T字型堆疊而成的結構，而剩餘的沉積層334則位於此些T字型的頭部之間的空隙，並位於T字型結構與第一介電層32之間的空隙。
在第3F圖所對應的步驟中，移除剩餘的沉積層334。如圖所示，此時第二介電層33具有如前述的底切結構。
步驟203除了可用如第3A圖~第3F圖所揭示的方法設置第二介電層之外，在步驟S203中，還可用下列的方式設置具有多層構層的第二介電層，且使第二介電層同樣具有底切結構。請參照第4A圖~第4E圖，第4A圖~第4E圖係為根據第1A圖中發光二極體載板的另一種對應製造方法之流程示意圖。
在第4A圖所示的步驟中，係先設置第一介電層42於基板41上。在第4B圖所示的步驟中，係先設置第一結構部431於第一介電層42上，再設置第二結構部432於第一結構部431上，且設置第三結構部435於第二結構部432上，以形成初步的第二介電層43。在此實施例中，第一結構部431與第三結構部435的奇數構層之材質係為多晶矽，而第二結構部432的材質與第一結構部431的材質不相同，且第三結構部435的奇數構層之材質與第三結構部435的偶數構層之材質亦不相同。因此第一結構部431與第二結構部432的蝕刻速率有所不同，第三結構部435的奇數構層與第三結構部435的偶數構層蝕刻速率亦有所不同。在此實施例中，第一結構部431的蝕刻速率大於第二結構部432的蝕刻速率，而第三結構部435的奇數構層的蝕刻速率大於偶數構層的蝕刻速率。
接著，在第4C圖所示的步驟中，係設置第三光阻93於第三結構部435上。且第三光阻93具有第三圖樣。而在第4D圖所示的步驟中係對第4C圖所示的過渡結構進行濕蝕刻，以移除部分的第一結構層431、第二結構層432與第三結構層435。由於第一結構部431的蝕刻速率較大，第一結構部431被移除的體積較第二結構部432被移除得多，從而形成底切結構。此外，第三結構層435的奇數構層的蝕刻速率大於第三結構層435的偶數構層，因此第三結構層435的奇數構層的側壁凹於第三結構層435的偶數構層的側壁。然後在第4E圖所示的步驟中，移除第三光阻93。
值得注意的是，為求敘述簡明，在第3A圖~第4E圖所示的各個步驟中係以長方體表示各層結構，惟所屬技術領域具有通常知識者當可明白各層結構的長寬比例或者角度大小並不以此作為限制。以下更進一步地介紹發光二極體載板的結構，而從上述段落應可推知，下述的第二介電層的第一結構部與第二結構部可以是一體成形或採用多晶矽材質而具有多層疊構，以下將不多加贅述。
請再接著參照第5A圖，第5A圖係本發明另一實施例中發光二極體載板的結構示意圖。與第1A圖不同的是，在第5A圖所對應實施例中，發光二極體載板5更具有絕緣層57與導電柱58。絕緣層57遮蓋第一蝕刻部533的開口，且絕緣層57暴露出部分的第二導電接墊55。而在另一實施例中，絕緣層57更填滿於第一蝕刻部533間的空隙。導電柱58設置於第二導電接墊55上。導電柱58的一端接觸第二導電接墊55，導電柱58的另一端凸出於絕緣層57。
而在第5A圖更繪示有發光二極體元件2，發光二極體元件2具有接點21。發光二極體載板5的導電柱58係與接點21對應相接。換句話說，當發光二極體元件2設置於發光二極體載板5上時，導電柱58係電性連接於第二導電接墊55與接點21之間。如圖所示，發光二極體元件2的兩個接點21分別電性連接兩不相接的第二導電接墊55。在一實施例中，兩不相接觸的第二導電接墊55在使用時會導通有不同的電壓準位，因此發光二極體元件2藉由所述的兩個接點21電性連接至不同的電壓準位，並依據其電位差而發光。此外，導電柱58更可用以與發光二極體元件2對位相接，因而增加了組裝良率。
請再接著參照第5B圖，第5B圖係本發明更一實施例中發光二極體載板的結構示意圖。相較於第5A圖，在第5B圖所對應的實施例中，發光二極體載板5’更具有第三介電層56’。第三介電層56’的第一端接觸第一介電層52’，第三介電層56’的第二端接觸第二結構部532’，第三介電層56’的第三端接觸第一側壁5311’。相較於前述實施例係以空氣作為絕緣介質阻隔於第一導電接墊54’與第一結構部531’之間，第3圖所對應的實施例更設置第三介電層56’於第一導電接墊54’與第一結構部531’之間，以避免第一導電接墊54’因為往周圍溢散而碰觸到第一結構部531’，而更確實地使第一導電接墊54’與第一結構部531’不相接觸。其中，第三介電層56’例如為氧化物但不以此為限。
請再接著參照第5C圖，第5C圖係第5A圖中發光二極體載板另一種實施態樣的結構示意圖。與第1A圖不同的是，在第5C圖所對應實施例中，發光二極體載板5”更具有絕緣層57”與導電柱58”。絕緣層57”遮蓋第一蝕刻部533”的開口，且絕緣層57”暴露出部分的第二導電接墊55_1”及55_2。而在另一實施例中，絕緣層57”更填滿於第一蝕刻部533”間的空隙。導電柱58”設置於第二導電接墊55_2上。換言之，第一導電接墊55_1僅當反射補強)。導電柱58”的一端接觸隔離之第二導電接墊55_2，導電柱58”的另一端凸出於絕緣層57”。
而在第5C圖更繪示有發光二極體元件2，發光二極體元件2具有接點21。發光二極體載板5”的導電柱58”係與接點21對應相接。換句話說，當發光二極體元件2設置於發光二極體載板5”上時，導電柱58”係電性連接於第二導電接墊55_2與接點21之間。如圖所示，發光二極體元件2的兩個接點21分別電性連接兩不相接的第二導電接墊55_2。在一實施例中，兩不相接觸的第二導電接墊55_2在使用時會導通有不同的電壓準位，因此發光二極體元件2藉由所述的兩個接點21電性連接至不同的電壓準位，並依據其電位差而發光。此外，導電柱58”更可用以與發光二極體元件2對位相接，因而增加了組裝良率。
請接著參照第6圖，第6圖係本發明再一實施例中發光二極體載板的結構示意圖。在此實施例中，絕緣層67的邊緣凹於第二側壁6321，因此絕緣層67暴露出第一蝕刻部633的開口周圍上的部分第二導電接墊65。而如圖所示，發光二極體元件2係設置於絕緣層67上，發光二極體元件2則藉由接點21直接電性連接絕緣層67所暴露出的第二導電接墊65，而不若前述實施例係藉由導電柱間接地電性連接第二導電接墊65。
請參照第7圖，第7圖係本發明又一實施例中發光二極體載板的結構示意圖。在第7圖所對應的實施例中，絕緣層77覆蓋第二導電接墊75、第二側壁7321與第一側壁7311與第三結構部735的多個側壁。絕緣層77暴露出至少部分的第一導電接墊74。導電柱78設置於第一導電接墊74中。導電柱78的一端電性連接第一導電接墊74，而導電柱78的另一端凸出於絕緣層77。換句話說，導電柱78藉由絕緣層77隔絕於第二導電接墊75而只電性連接第一導電接墊74，此外導電柱78凸出於絕緣層77而可用以與發光二極體元件2的接點21對位相接。
綜上所述，本發明提供了一種發光二極體載板及其製造方法。本發明所揭露的發光二極體載板除了具有底切（undercut）結構以避免不同導電層之間互相接觸之外，在與發光二極體的介面上還具有多個導電柱以與發光二極體對位相接。此外，本發明所揭露的發光二極體載板還採用了多晶矽作為其中一介電層的部分材質，更增加了發光二極體載板的導熱能力。因此，本發明提供的發光二極體載板及其製造方法有效地解決了以往的發光二極體載板與製造方法未考量載板與發光二極體對位相接的問題，更提升了發光二極體載板的導熱能力。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
1、1’、5、5’、5”、6、7‧‧‧發光二極體載板
11、11’、31、41、51、51’、51”、61、71‧‧‧基板
12、12’、32、42、52、52’、52”、62、72‧‧‧第一介電層
13、13’、33、43、53、53’、53”、63、73‧‧‧第二介電層
131、131’‧‧‧第一結構部
331、431、531、531’、531”、631、731‧‧‧第一結構部
1311、1311’‧‧‧第一側壁
3311、4311、5311、6311、7311‧‧‧第一側壁
132、132’‧‧‧第二結構部
332、432、532、532’、532”、632、732‧‧‧第二結構部
1321、1321’‧‧‧第二側壁
3321、4321、5321、6321、7321‧‧‧第二側壁
133、133’‧‧‧第一蝕刻部
135、135’‧‧‧第三結構部
135”、335、435、535、535’、535”、635、735‧‧‧第三結構部
1351a、1351b、1351c、1351d‧‧‧第三側壁
1351a’、1351b’、1351c’、1351d’‧‧‧第三側壁
1351a”、1351b”、1351c”、1351d”‧‧‧第三側壁
1353”‧‧‧多晶矽氧化絕緣層
333、433、533、533’、533”、633、733‧‧‧第一蝕刻部
1331‧‧‧間隙部
334‧‧‧沉積層
14、14’、54、54’、54”、64、74‧‧‧第一導電接墊
15、15’、55、55’、55_1、55_2、65、75‧‧‧第二導電接墊
56‧‧‧第三介電層
57、57’、57”、67、77‧‧‧絕緣層
58、58’、58”、68、78‧‧‧導電柱
2‧‧‧發光二極體元件
21‧‧‧接點
91‧‧‧第一光阻
92‧‧‧第二光阻
93‧‧‧第三光阻
S201~S205‧‧‧步驟流程
第1A圖係本發明一實施例中發光二極體載板的結構示意圖。 第1B圖係如第1A圖中發光二極體載板另一實施態樣的結構示意圖。 第1C圖係如第1A圖中發光二極體載板更一實施態樣的結構示意圖。 第2圖係本發明一實施例中發光二極體載板的製造方法流程示意圖。 第3A圖~第3F圖係為根據第1A圖中發光二極體載板的對應製造方法之流程示意圖。 第4A圖~第4E圖係為根據第1A圖中發光二極體載板的另一種對應製造方法之流程示意圖。 第5A圖係本發明另一實施例中發光二極體載板的結構示意圖。 第5B圖係第5A圖中發光二極體載板另一種實施態樣的結構示意圖。 第5C圖係第5A圖中發光二極體載板另一種實施態樣的結構示意圖。 第6圖係本發明更一實施例中發光二極體載板的結構示意圖。 第7圖係本發明再一實施例中發光二極體載板的結構示意圖。
1‧‧‧發光二極體載板
11‧‧‧基板
12‧‧‧第一介電層
13‧‧‧第二介電層
131‧‧‧第一結構部
1311‧‧‧第一側壁
132‧‧‧第二結構部
1321‧‧‧第二側壁
133‧‧‧第一蝕刻部
1331‧‧‧間隙部
135‧‧‧第三結構部
1351a、1351b、1351c、1351d‧‧‧第三側壁
14‧‧‧第一導電接墊
15‧‧‧第二導電接墊

Claims (25)

  1. 一種發光二極體載板，包含：一基板；一第一介電層，設置於該基板上；一第二介電層，包含：一第一結構部，設置於該第一介電層上並具有第一側壁；一第二結構部，設置於該第一結構部上並具有第二側壁，且該第一側壁凹於該第二側壁；以及一第三結構部，設置於該第二結構部上並具有N側壁，且該N側壁中的奇數側壁凹於該N側壁中的偶數側壁，該第一側壁、該第二側壁與該N側壁定義出一第一蝕刻部，該第一蝕刻部暴露出部分的該第一介電層；一第一導電接墊，設置於該第一蝕刻部中；以及一第二導電接墊，設置於該第二介電層上，覆蓋部分的該第二介電層且暴露出該第一蝕刻部的開口。
  2. 如請求項1所述的發光二極體載板，其中該第二結構部與該第一介電層間隔有一間隙部，該間隙部的寬度係大於該第一結構部的厚度。
  3. 如請求項2所述的發光二極體載板，其中該第二導電接墊的邊緣與該第二側壁或該N側壁中的偶數側壁共平面。
  4. 如請求項2所述的發光二極體載板，其中該第二導電接墊覆蓋至少部分的該第二側壁或該N側壁中的偶數側壁。
  5. 如請求項2所述的發光二極體載板，其中該第一導電接墊不接觸該第一側壁與該第二側壁或該N側壁中的偶數側壁。
  6. 如請求項5所述的發光二極體載板，更包含一絕緣層，該絕緣層覆蓋該第二導電接墊、該第一側壁、該第二側壁與該N側壁，該絕緣層暴露出部分的該第一導電接墊，且該發光二極體載板更包含N導電柱，該N導電柱的至少其中之一的一端電性連接該第二導電接墊，該N導電柱的至少其中之一的另一端凸出於該絕緣層。
  7. 如請求項5所述的發光二極體載板，更包含一絕緣層，該絕緣層填滿該第一蝕刻部內的容置空間並暴露出部分的該第二導電接墊，且該發光二極體載板更包含N導電柱，該N導電柱的至少其中之一的一端電性連接該第二導電接墊，該N導電柱的至少其中之一的另一端凸出於該絕緣層。
  8. 如請求項5所述的發光二極體載板，更包含一絕緣層，該絕緣層覆蓋該第二導電接墊、該第一側壁與該第二側壁與該N側壁，該絕緣層暴露出部分的該第一導電接墊，且該發光二極體載板更包含N導電柱，該N導電柱的至少其中之一的一端電性連接該第一導電接墊，該N導電柱的至少其中之一的另一端凸出於該絕緣層。
  9. 如請求項2所述的發光二極體載板，其中該第一結構部的材質為多晶矽，且該第一結構部與該第二結構部的材質相異。
  10. 如請求項9所述的發光二極體載板，更包含一絕緣層，設置於該第二導電接墊上並覆蓋部分的該第二導電接墊，該絕緣層遮蓋該第一蝕刻部的開口並暴露出部分的該第二導電接墊，且該發光二極體載板更包含N導電柱，該N導電柱的至少其中之一的一端電性連接該第二導電接墊，該N導電柱的至少其中之一的另一端凸出於該絕緣層。
  11. 如請求項10所述的發光二極體載板，更包含一第三介電層，該第三介電層的第一端接觸該第一介電層，該第三介電層的第二端接觸該第二結構部，該第三介電層的第三端接觸該第一側壁。
  12. 如請求項9所述的發光二極體載板，更包含一絕緣層，設置於該第二導電接墊上並覆蓋部分的該第二導電接墊，該絕緣層的側壁凹於該第二側壁。
  13. 如請求項2所述的發光二極體載板，其中該第一結構部的材質為多晶矽及外包一層多晶矽氧化絕緣層，且該第一結構部與該第二結構部的材質相異。
  14. 如請求項13所述的發光二極體載板，更包含一絕緣層，設置於該第二導電接墊上並覆蓋部分的該第二導電接墊，該絕緣層遮蓋該第一蝕刻部的開口並暴露出部分的該第二導電接墊，且該發光二極體載板更包含N導電柱，該N導電柱的至少其中之一的一端電性連接該第二導電接墊，該N導電柱的至少其中之一的另一端凸出於該絕緣層。
  15. 一種發光二極體載板的製造方法，包含：設置一第一介電層於一基板上；設置一第二介電層於該第一介電層上，該第二介電層具有一第一結構部、一第二結構部與第N結構部，該第一結構部設置於該第二結構部與該第一介電層之間，該第一結構部具有一第一側壁，該第二結構部具有一第二側壁，該第N結構部具有一第N側壁，該第二側壁凸出於該第一側壁，該第一側壁、該第二側壁與該第N側壁定義出一第一蝕刻部，部分的該第一介電層露出於該第一蝕刻部；以及設置一第一導電接墊與一第二導電接墊，該第一導電接墊位於該第一介電層上，該第二導電接墊位於該第二結構部或該第N結構部上。
  16. 如請求項15所述的發光二極體載板的製造方法，其中在設置該第二介電層於該第一介電層上的步驟中係：設置一沉積層於該第一介電層上；設置一第一光阻於該沉積層上，該第一光阻具有一第一圖樣；進行蝕刻製程以移除部分的該沉積層，並去除該第一光阻；設置該第二介電層於該第一介電層與該沉積層上；設置一第二光阻於該第二介電層上；進行蝕刻製程以移除部分的該第二介電層與該沉積層；以及移除剩餘的該沉積層。
  17. 如請求項15所述的發光二極體載板的製造方法，更包含：設置一絕緣層於該第二導電接墊上，該絕緣層覆蓋該第一蝕刻部的開口並暴露出部分的該第二導電接墊；以及設置N導電柱於該第二導電接墊上，該N導電柱的至少其中之一的一端電性連接該第二導電接墊，該N導電柱的至少其中之一的另一端凸出於該絕緣層。
  18. 如請求項15所述的發光二極體載板的製造方法，更包含：設置一絕緣層於該第二導電接墊上，該絕緣層暴露出部分的該第二導電接墊，該絕緣層的邊緣凹於該第二側壁。
  19. 如請求項15所述的發光二極體載板的製造方法，更包含：設置一第三介電層，該第三介電層的第一端接觸該第一介電層，該第三介電層的第二端接觸該第二結構部，該第三介電層的第三端接觸該第一側壁；設置一絕緣層於該第二導電接墊上，該絕緣層覆蓋該第一蝕刻部的開口並暴露出部分的該第二導電接墊；以及設置N導電柱，該N導電柱的至少其中之一的一端電性連接該第二導電接墊，該N導電柱的至少其中之一的另一端凸出於該絕緣層。
  20. 如請求項15所述的發光二極體載板的製造方法，其中在設置該第二介電層於該第一介電層上的步驟中係：設置一多晶矽層於該第一介電層上以作為該第一結構部；將該第二結構部設置於該第一結構部上；設置一光阻於該第二結構部上，該光阻具有一圖樣；以濕蝕刻製程產生該第一蝕刻部；以及移除該光阻。
  21. 如請求項20所述的發光二極體載板的製造方法，更包含：設置一絕緣層於該第二導電接墊上，該絕緣層覆蓋該第二導電接墊、該第一側壁與該第二側壁與該第N側壁，且該絕緣層暴露出部分的該第一導電接墊；以及設置一導電柱，該導電柱的一端電性連接該第一導電接墊，該導電柱的另一端凸出於該絕緣層。
  22. 如請求項20所述的發光二極體載板的製造方法，更包含：設置一絕緣層於該第二導電接墊上，該絕緣層覆蓋該第二導電接墊、該第一側壁與該第二側壁，且該絕緣層暴露出部分的該第一導電接墊；以及設置一導電柱，該導電柱的一端電性連接該第二導電接墊，該導電柱的另一端凸出於該絕緣層導電接墊。
  23. 一種發光二極體載板的製造方法，包含：設置一第一介電層於一基板上；設置一第二介電層於該第一介電層上，該第二介電層具有一第一結構部與一第二結構部與第N結構部，該第一結構部設置於該第二結構部與該第一介電層之間，該第一結構部具有一第一側壁，該第二結構部具有一第二側壁，該第N結構部具有一第N側壁，該第二側壁凸出於該第一側壁，且突出的該第二側壁經高溫氧化，該第一側壁與該第二側壁定義出一第一蝕刻部，部分的該第一介電層露出於該第一蝕刻部；以及設置一第一導電接墊與一第二導電接墊，該第一導電接墊位於該第一介電層上，該第二導電接墊位於該第二結構部或該第N結構部上。
  24. 如請求項23所述的發光二極體載板的製造方法，更包含：設置一絕緣層於該第二導電接墊上，該絕緣層覆蓋該第二導電接墊、該第一側壁與該第二側壁，且該絕緣層暴露出部分的該第一導電接墊；以及設置一導電柱，該導電柱的一端電性連接該第二導電接墊，該導電柱的另一端凸出於該絕緣層導電接墊。
  25. 一種發光二極體載板，包含：一基板；一第一介電層，設置於該基板上；一第二介電層設置於該第一介電層上，該第二介電層設包含複數個凹側壁與複數個凸側壁，且該複數個凹側壁與該複數個凸側壁定義出一第一蝕刻部，該第一蝕刻部暴露出部分的該第一介電層；一第一導電接墊，設置於該露出部分的第一介電層上；以及一第二導電接墊，設置於該第二介電層上且不與該第一導電接墊相接觸。
TW104134513A 2015-04-16 2015-10-21 發光二極體載板及其製造方法 TWI578582B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562148722P 2015-04-16 2015-04-16

Publications (2)

Publication Number Publication Date
TW201639202A TW201639202A (zh) 2016-11-01
TWI578582B true TWI578582B (zh) 2017-04-11

Family

ID=57129543

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104134513A TWI578582B (zh) 2015-04-16 2015-10-21 發光二極體載板及其製造方法

Country Status (3)

Country Link
US (1) US9560753B2 (zh)
CN (1) CN106058025A (zh)
TW (1) TWI578582B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI647835B (zh) * 2017-07-05 2019-01-11 英屬開曼群島商錼創科技股份有限公司 顯示面板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699907B (zh) * 2018-01-25 2020-07-21 致伸科技股份有限公司 光源模組
JP7180619B2 (ja) * 2020-01-10 2022-11-30 Tdk株式会社 電子部品及びその製造方法
CN113764443B (zh) * 2020-06-05 2024-01-02 联华电子股份有限公司 感光元件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090133910A1 (en) * 2007-11-22 2009-05-28 Ajinomoto Co., Inc Production method of multilayer printed wiring board and multilayer printed wiring board
US20100163297A1 (en) * 2008-12-29 2010-07-01 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
US20100254098A1 (en) * 2007-10-18 2010-10-07 Kyocera Corporation Circuit Board, Mounting Structure, and Method for Manufacturing Circuit Board
US20100307809A1 (en) * 2009-06-09 2010-12-09 Ibiden, Co., Ltd. Printed wiring board and method for manufacturing the same
US20140216794A1 (en) * 2013-02-06 2014-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI244220B (en) * 2004-02-20 2005-11-21 Epistar Corp Organic binding light-emitting device with vertical structure
US8502257B2 (en) * 2009-11-05 2013-08-06 Visera Technologies Company Limited Light-emitting diode package
CN101819960B (zh) * 2010-05-07 2012-04-18 日月光半导体制造股份有限公司 基板及应用其的半导体封装件与其制造方法
CN101916732B (zh) * 2010-08-06 2013-01-02 威盛电子股份有限公司 线路基板、线路基板制作工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100254098A1 (en) * 2007-10-18 2010-10-07 Kyocera Corporation Circuit Board, Mounting Structure, and Method for Manufacturing Circuit Board
US20090133910A1 (en) * 2007-11-22 2009-05-28 Ajinomoto Co., Inc Production method of multilayer printed wiring board and multilayer printed wiring board
US20100163297A1 (en) * 2008-12-29 2010-07-01 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
US20100307809A1 (en) * 2009-06-09 2010-12-09 Ibiden, Co., Ltd. Printed wiring board and method for manufacturing the same
US20140216794A1 (en) * 2013-02-06 2014-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI647835B (zh) * 2017-07-05 2019-01-11 英屬開曼群島商錼創科技股份有限公司 顯示面板
US11404397B2 (en) 2017-07-05 2022-08-02 PlayNitride Inc. Display panel

Also Published As

Publication number Publication date
TW201639202A (zh) 2016-11-01
US20160309587A1 (en) 2016-10-20
CN106058025A (zh) 2016-10-26
US9560753B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
JP5620269B2 (ja) 発光素子パッケージ及びその製造方法
TWI578582B (zh) 發光二極體載板及其製造方法
JP2014239171A5 (ja) 発光素子、電子機器及び発光素子の製造方法
JP2008205006A5 (zh)
CN104620399A (zh) 晶圆级发光二极管阵列
JP2012060115A5 (zh)
JP2008505478A5 (zh)
JP2017520925A (ja) 発光素子
KR20100074352A (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP2010153814A5 (zh)
WO2014005502A1 (zh) 发光元件及其制作方法
KR101094300B1 (ko) 유기 발광 조명 장치 및 그 제조 방법
TW201244215A (en) Light-emitting device
US8569770B2 (en) Light emitting device package
JP2010244808A5 (zh)
US8008686B2 (en) Light emitting diode chip
JP2013172147A (ja) 発光ダイオード素子
KR20100075420A (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
TWI677110B (zh) 微型發光二極體及發光裝置
TWI543412B (zh) 發光二極體及其製造方法
JP2007013184A (ja) デュアルパネルタイプの有機電界発光素子及びその製造方法
KR101323657B1 (ko) 반도체 발광 다이오드 및 그의 제조 방법
CN102956783B (zh) 半导体芯片、半导体发光器件及其制作方法
TWI470834B (zh) 半導體發光結構及其製造方法
JP6164982B2 (ja) 発光装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees