CN102956783B - 半导体芯片、半导体发光器件及其制作方法 - Google Patents
半导体芯片、半导体发光器件及其制作方法 Download PDFInfo
- Publication number
- CN102956783B CN102956783B CN201110239811.3A CN201110239811A CN102956783B CN 102956783 B CN102956783 B CN 102956783B CN 201110239811 A CN201110239811 A CN 201110239811A CN 102956783 B CN102956783 B CN 102956783B
- Authority
- CN
- China
- Prior art keywords
- chip
- support
- semiconductor chip
- nitride layer
- type nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 145
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 150000004767 nitrides Chemical class 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 50
- 230000004888 barrier function Effects 0.000 claims description 44
- 238000001259 photo etching Methods 0.000 claims description 42
- 239000011248 coating agent Substances 0.000 claims description 29
- 238000000576 coating method Methods 0.000 claims description 29
- 238000009413 insulation Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 239000011796 hollow space material Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 229910001029 Hf alloy Inorganic materials 0.000 claims description 4
- 229910052593 corundum Inorganic materials 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 abstract description 6
- 239000010980 sapphire Substances 0.000 abstract description 6
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000012536 packaging technology Methods 0.000 description 15
- 238000005538 encapsulation Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000741 silica gel Substances 0.000 description 2
- 229910002027 silica gel Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- UYKQQBUWKSHMIM-UHFFFAOYSA-N silver tungsten Chemical compound [Ag][W][W] UYKQQBUWKSHMIM-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
本发明提供一种半导体芯片，包括衬底，所述衬底上顺序层叠有缓冲层、n型氮化物层、发光层、p型氮化物层和芯片正电极，所述衬底的周边缘上设有将缓冲层、n型氮化物层、发光层、p型氮化物层和芯片正电极包围的芯片负电极，所述芯片负电极与发光层、p型氮化物层和芯片正电极之间设有绝缘层。本发明还提供该半导体芯片的制作方法、具有该半导体芯片的半导体发光器件及其制作方法。本发明提供的半导体芯片、半导体发光器件及其制作方法中，所述半导体芯片的负电极从芯片结构的旁侧引出，与正电极分布于不同的平面，可以有效避免短路现象；所有电极将半导体芯片包围呈碗状，光从碗口的蓝宝石衬底处出来，极大的增加了光路的输出，增大了发光面积。
Description
技术领域
本发明属于半导体领域，尤其涉及一种半导体芯片、半导体发光器件及其制作方法。
背景技术
目前，主流倒装结构的白光LED的制作时经过多次光刻，由P层垂直刻蚀出LED的正负电极，此种结构的芯片由于正负电极相隔太近，对后续封装工艺的精度要求很高，且正负极相隔太近容易短路，工艺难度大，同时制作负电极时会蚀刻掉部分量子阱，由此会损失较大的发光面积。
发明内容
本发明的目的是提供一种半导体芯片，所述半导体芯片的负电极从芯片结构的旁侧引出，与正电极分布于不同的平面，可以有效避免短路现象，同时所有电极都不会阻挡光路的输出，相反还会增加光路的输出，增大了发光面积；本发明还提供了该半导体芯片的制作方法、具有该半导体芯片的半导体发光器件及其制作方法。
本发明的目的是通过以下技术方案实现的：
一种半导体芯片，包括衬底，所述衬底上顺序层叠有缓冲层、n型氮化物层、发光层、p型氮化物层和芯片正电极，所述衬底的周边缘上设有将缓冲层、n型氮化物层、发光层、p型氮化物层和芯片正电极包围的芯片负电极，所述芯片负电极与发光层、p型氮化物层和芯片正电极之间设有绝缘层。
本发明还提供一种半导体芯片的制作方法，所述方法包括以下步骤：
S101、提供一外延片，所述外延片包括衬底，在衬底上顺序层叠有缓冲层、n型氮化物层、发光层和p型氮化物层；
S102、从p型氮化物层的周边缘开始第一次光刻，直到缓冲层；
S103、在第一次光刻后的地方和p型氮化物层的表面形成绝缘层；
S104、从绝缘层的周边缘开始直到缓冲层、以及p型氮化物层表面的绝缘层进行第二次光刻；
S105、在从绝缘层的周边缘开始直到缓冲层光刻后的地方形成芯片负电极，且所述芯片负电极与发光层和p型氮化物层之间保留有绝缘层；在p型氮化物层表面光刻后的地方形成芯片正电极，且所述芯片正电极与芯片负电极之间保留有绝缘层。
本发明还提供一种半导体发光器件，包括支架和如前所述的半导体芯片，所述支架包括支架正极，在支架正极的周围具有绝缘导热层，所述绝缘导热层上设有中空的支架负极；所述半导体芯片通过中空部分倒装嵌合于支架上，芯片正电极与支架正极接触导通，芯片负电极通过导电层进行包覆并与支架负极接触导通。
本发明还提供一种半导体发光器件的制作方法，所述方法包括以下步骤：
S201、提供一个半导体芯片，所述半导体芯片的制作方法如前所述；
S202、提供一个支架，所述支架的制作方法包括以下步骤：
在支架的中空部分形成支架正极；
在支架正极周围形成绝缘导热层；
在绝缘导热层上形成中空的支架负极；
S203、将所述半导体芯片通过支架的中空部分倒装嵌合于支架上，且芯片正电极与支架正极接触导通，芯片负电极通过导电层进行包覆并与支架负极接触导通。
本发明提供的半导体芯片、半导体发光器件及其制作方法中，所述半导体芯片的负电极从芯片结构的旁侧引出，与正电极分布于不同的平面，可以有效避免短路现象，方便了多个半导体芯片模组之间的连接，使半导体芯片模组之间的电极连接变得简单，从而可以使后续半导体发光器件的封装工艺变得更简单，即可将半导体芯片的倒装和封装工艺进行集成，简化了半导体芯片倒装结构的工艺和半导体发光器件的封装工艺，封装以后半导体发光器件的尺寸可以做得更小，便于集成；同时，半导体发光器件中的所有电极（包括芯片正负电极、支架正负极）都不会阻挡光路的输出，相反将半导体芯片包围呈碗状，光从碗口的蓝宝石衬底处出来，极大的增加了光路的输出，增大了发光面积；另外，半导体发光器件中的底层和四周都由金属电极和导热物质包覆，极大的增加了半导体发光器件的散热面积，增强了半导体发光器件的可靠性。
附图说明
图1是本发明提供的半导体芯片制作方法中光刻外延片的示意图。
图2是本发明提供的半导体芯片制作方法中形成绝缘层的示意图。
图3是本发明提供的半导体芯片制作方法中光刻绝缘层的示意图。
图4是本发明提供的半导体芯片制作方法中形成正负电极的示意图。
图5是本发明提供的半导体芯片制作方法流程示意图。
图6是本发明提供的半导体发光器件制作方法中支架的剖视示意图。
图7是本发明提供的半导体发光器件的结构示意图。
图8是本发明提供的半导体发光器件制作方法流程示意图。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请参考图4所示，一种半导体芯片，包括衬底11，所述衬底11上顺序层叠有缓冲层12、n型氮化物层13、发光层14、p型氮化物层15和芯片正电极18，所述衬底11的周边缘上设有将缓冲层12、n型氮化物层13、发光层14、p型氮化物层15和芯片正电极18包围的芯片负电极19，所述芯片负电极19与发光层14、p型氮化物层15和芯片正电极18之间设有绝缘层17。
本发明提供的半导体芯片中，所述半导体芯片的负电极从芯片结构的旁侧引出，与正电极分布于不同的平面，可以有效避免短路现象，方便了多个半导体芯片模组之间的连接，使半导体芯片模组之间的电极连接变得简单，从而可以使后续半导体发光器件的封装工艺变得更简单，即可将半导体芯片的倒装和封装工艺进行集成，简化了半导体芯片倒装结构的工艺和半导体发光器件的封装工艺，封装以后半导体发光器件的尺寸可以做得更小，便于集成；同时，具有该半导体芯片的倒装半导体发光器件的所有电极都不会阻挡光路的输出，相反将半导体芯片包围呈碗状，光从碗口的蓝宝石衬底处出来，极大的增加了光路的输出，增大了发光面积。
作为具体的实施方式，所述绝缘层17的材料为二氧化硅（SiO2）、三氧化二铝和铪合金中的一种；优选地，绝缘层17的材料为二氧化硅。
请参考图5所示，本发明还提供一种半导体芯片的制作方法，所述方法包括以下步骤：
S101、提供一外延片，所述外延片包括衬底，在衬底上顺序层叠有缓冲层、n型氮化物层、发光层和p型氮化物层；
S102、从p型氮化物层的周边缘开始第一次光刻，直到缓冲层；
S103、在第一次光刻后的地方和p型氮化物层的表面形成绝缘层；
S104、从绝缘层的周边缘开始直到缓冲层、以及p型氮化物层表面的绝缘层进行第二次光刻；
S105、在从绝缘层的周边缘开始直到缓冲层光刻后的地方形成芯片负电极，且所述芯片负电极与发光层和p型氮化物层之间保留有绝缘层；在p型氮化物层表面光刻后的地方形成芯片正电极，且所述芯片正电极与芯片负电极之间保留有绝缘层。
本发明提供的半导体芯片的制作方法中，所述半导体芯片的负电极从芯片结构的旁侧引出，与正电极分布于不同的平面，可以有效避免短路现象，方便了多个半导体芯片模组之间的连接，使半导体芯片模组之间的电极连接变得简单，从而可以使后续半导体发光器件的封装工艺变得更简单，即可将半导体芯片的倒装和封装工艺进行集成，简化了半导体芯片倒装结构的工艺和半导体发光器件的封装工艺，封装以后半导体发光器件的尺寸可以做得更小，便于集成；同时，具有该半导体芯片的倒装半导体发光器件的所有电极都不会阻挡光路的输出，相反将半导体芯片包围呈碗状，光从碗口的蓝宝石衬底处出来，极大的增加了光路的输出，增大了发光面积。
以下将结合具体地的实施方式，对本发明提供的半导体芯片的制作方法进行详细说明。
在步骤S101中，所述外延片的结构以及形成的具体方法已为本领域技术人员所熟知，在此不再详述。
请参考图1所示，在步骤S102中，从p型氮化物层15的周边缘开始第一次光刻，直到缓冲层12，即从p型氮化物层15的周边缘开始，包括发光层14、n型氮化物层13和缓冲层12在内的共四个层，都需要进行光刻处理，露出用于形成电极部分，具体请参见图1中标号16标示的部分，该部分的层叠区域将被光刻处理掉。作为一种具体的实施例，所述发光层14和p型氮化物层15光刻掉的宽度为1-5毫米，n型氮化物层13和缓冲层12光刻掉的宽度为0.5-3毫米；所述发光层14和p型氮化物层15光刻掉的宽度比n型氮化物层13和缓冲层12光刻掉的宽度最好大，是为了有利于后续在芯片负电极19与发光层14和p型氮化物层15之间形成绝缘层。当然，本领域的技术人员应当明白，所述发光层14和p型氮化物层15光刻掉的宽度比n型氮化物层13和缓冲层12光刻掉的宽度大并不是蚀刻时所必须的，所述发光层14和p型氮化物层15光刻掉的宽度比n型氮化物层13和缓冲层12光刻掉的宽度也可以相同，后续再在芯片负电极19与发光层14和p型氮化物层15之间形成绝缘层也是可行的。
请参考图2所示，在步骤S103中，在第一次光刻后的地方和p型氮化物层15的表面形成绝缘层17，即在第一次光刻后露出的部分和p型氮化物层15的表面制作绝缘层，具体请参见图2中标号17标示的部分。作为一种具体的实施例，所述形成绝缘层17的方法为等离子体增强化学气相沉积（Plasma Enhanced Chemical Vapor Deposition，简称PECVD），即将绝缘层17沉积在第一光刻后露出的部分和p型氮化物层15的表面。进一步，所述绝缘层17的材料为二氧化硅（SiO2）、三氧化二铝和铪合金中的一种；优选地，绝缘层17的材料为二氧化硅。
请参考图3所示，在步骤S104中，从绝缘层17的周边缘开始直到缓冲层12是指从绝缘层17的周边绝缘开始进行第二次光刻，光刻的深度要达到与缓冲层12平齐，其光刻的具体路径可与第一次光刻时从p型氮化物层15的周边缘开始直到缓冲层12相同，而对于该光刻部分中p型氮化物层15以上的绝缘层，其光刻的宽度可比发光层14和p型氮化物层15光刻掉的宽度大，即与发光层14和p型氮化物层15之间形成台阶，或者与发光层14和p型氮化物层15光刻掉的宽度相同，以便于工艺制作；而对p型氮化物层15表面的绝缘层17进行第二次光刻是指，将p型氮化物层15表面的绝缘层光刻掉，但是在p型氮化物层15表面的外圈需要保留有部分绝缘层，以保证后续制作正负电极时，两者之间能够保持绝缘。
请参考图4所示，在步骤S105中，在从绝缘层的周边缘开始直到缓冲层光刻后的地方形成芯片负电极19，且所述芯片负电极19与发光层14和p型氮化物层15之间保留有绝缘层17；在p型氮化物层15表面光刻后的地方形成芯片正电极18，且所述芯片正电极18与芯片负电极19之间保留有绝缘层17。作为一种具体的实施例，所述形成正负电极的方法为真空蒸镀。
本发明所提供的半导体芯片的制作方法还包括步骤S106：对所述半导体芯片进行切割，以形成单个的半导体芯片，便于后续使用。
请参考图7所示，本发明还提供一种半导体发光器件，包括支架和前述的半导体芯片，所述支架包括支架正极21，在支架正极21的周围具有绝缘导热层22，所述绝缘导热层22上设有中空的支架负极23；所述半导体芯片通过中空部分倒装嵌合于支架上，芯片正电极18与支架正极21接触导通，芯片负电极19通过导电层20进行包覆并与支架负极23接触导通。
本发明提供的半导体发光器件中，所述半导体芯片的负电极从芯片结构的旁侧引出，与正电极分布于不同的平面，可以有效避免短路现象，方便了多个半导体芯片模组之间的连接，使半导体芯片模组之间的电极连接变得简单，从而可以使后续半导体发光器件的封装工艺变得更简单，即可将半导体芯片的倒装和封装工艺进行集成，简化了半导体芯片倒装结构的工艺和半导体发光器件的封装工艺，封装以后半导体发光器件的尺寸可以做得更小，便于集成；同时，半导体发光器件中的所有电极（包括芯片正负电极、支架正负极）都不会阻挡光路的输出，相反将半导体芯片包围呈碗状，光从碗口的蓝宝石衬底处出来，极大的增加了光路的输出，增大了发光面积；另外，半导体发光器件中的底层和四周都由金属电极和导热物质包覆，极大的增加了半导体发光器件的散热面积，增强了半导体发光器件的可靠性。
作为具体的实施方式，所述支架正极21和支架负极23的材料为具有导电性和散热性的金属或合金；所述金属可以为金、银和铝中的一种，所述合金可以为铝合金、银钨合金和钨铜合金中的一种。
作为具体的实施方式，所述导电层的材料为银胶或其它导热导电的材料。
请参考图8所示，本发明还提供一种半导体发光器件的制作方法，所述方法包括以下步骤：
S201、提供一个半导体芯片，所述半导体芯片的制作方法如前所述；
S202、提供一个支架，所述支架的制作方法包括以下步骤：
在支架的中空部分形成支架正极；
在支架正极周围形成绝缘导热层；
在绝缘导热层上形成中空的支架负极；
S203、将所述半导体芯片通过支架的中空部分倒装嵌合于支架上，且芯片正电极与支架正极接触导通，芯片负电极通过导电层进行包覆并与支架负极接触导通。
本发明提供的半导体发光器件的制作方法中，所述半导体芯片的负电极从芯片结构的旁侧引出，与正电极分布于不同的平面，可以有效避免短路现象，方便了多个半导体芯片模组之间的连接，使半导体芯片模组之间的电极连接变得简单，从而可以使后续半导体发光器件的封装工艺变得更简单，即可将半导体芯片的倒装和封装工艺进行集成，简化了半导体芯片倒装结构的工艺和半导体发光器件的封装工艺，封装以后半导体发光器件的尺寸可以做得更小，便于集成；同时，半导体发光器件中的所有电极（包括芯片正负电极、支架正负极）都不会阻挡光路的输出，相反将半导体芯片包围呈碗状，光从碗口的蓝宝石衬底处出来，极大的增加了光路的输出，增大了发光面积；另外，半导体发光器件中的底层和四周都由金属电极和导热物质包覆，极大的增加了半导体发光器件的散热面积，增强了半导体发光器件的可靠性。
以下将结合具体地的实施方式，对本发明提供的半导体发光器件的制作方法进行详细说明。
在步骤S201中，所述半导体芯片的制作方法在前面已详细介绍过，在此不再详述。
请参考图6所示，在步骤S202中，所述支架的制作方法包括以下步骤：
在支架的中空部分形成支架正极21，所述支架的正极材料为具有导电性和散热性的金属或合金；
在支架正极21周围形成绝缘导热层22，即在支架正极的外围形成绝缘导热层，所述绝缘导热层的材料为绝缘硅胶或矽胶；
在绝缘导热层22上形成中空的支架负极23，即支架负极的中空部分是支架正极，支架负极的边缘与绝缘导热层的边缘最好平齐，所述支架的正极材料为具有导电性和散热性的金属或合金；
由此，形成一个具有中空部分的支架；所述金属可以为金、银和铝中的一种，所述合金可以为铝合金、银钨合金和钨铜合金中的一种。
在步骤S202中，将所述半导体芯片通过支架的中空部分倒装嵌合于支架上，当所述半导体芯片与中空的支架嵌合以后，芯片正电极18与支架正极21接触导通，并从此处引出半导体发光器件的正极，同时将芯片负电极19通过导电层20进行包覆，以便与支架负极23更好的接触导通，并从此处引出半导体发光器件的负极。作为具体的实施例，所述导电层20的材料为银胶或其它导热导电的材料。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (13)
1.一种半导体芯片，其特征在于，包括衬底，所述衬底上顺序层叠有缓冲层、n型氮化物层、发光层、p型氮化物层和芯片正电极，所述衬底的周边缘上设有将缓冲层、n型氮化物层、发光层、p型氮化物层和芯片正电极包围的芯片负电极，所述芯片负电极与发光层、p型氮化物层和芯片正电极之间设有绝缘层。
2.根据权利要求1所述的半导体芯片，其特征在于，所述绝缘层的材料为二氧化硅、三氧化二铝和铪合金中的一种。
3.一种半导体芯片的制作方法，其特征在于，所述方法包括以下步骤：
S101、提供一外延片，所述外延片包括衬底，在衬底上顺序层叠有缓冲层、n型氮化物层、发光层和p型氮化物层；
S102、从p型氮化物层的周边缘开始第一次光刻，直到缓冲层；
S103、在第一次光刻后的地方和p型氮化物层的表面形成绝缘层；
S104、从绝缘层的周边缘开始直到缓冲层、以及p型氮化物层表面的绝缘层进行第二次光刻；
S105、在从绝缘层的周边缘开始直到缓冲层光刻后的地方形成芯片负电极，且所述芯片负电极与发光层和p型氮化物层之间保留有绝缘层；在p型氮化物层表面光刻后的地方形成芯片正电极，且所述芯片正电极与芯片负电极之间保留有绝缘层。
4.根据权利要求3所述的半导体芯片的制作方法，其特征在于，所述步骤S102中，所述发光层和p型氮化物层光刻掉的宽度为1-5毫米，n型氮化物层和缓冲层光刻掉的宽度为0.5-3毫米。
5.根据权利要求3所述的半导体芯片的制作方法，其特征在于，所述步骤S103中，形成绝缘层的方法为等离子体增强化学气相沉积。
6.根据权利要求3所述的半导体芯片的制作方法，其特征在于，所述步骤S103中，绝缘层的材料为二氧化硅、三氧化二铝和铪合金中的一种。
7.根据权利要求3所述的半导体芯片的制作方法，其特征在于，所述方法还包括步骤S106：对所述半导体芯片进行切割，以形成单个的半导体芯片。
8.一种半导体发光器件，其特征在于，包括支架和根据权利要求1或2所述的半导体芯片，所述支架包括支架正极，在支架正极的周围具有绝缘导热层，所述绝缘导热层上设有中空的支架负极；所述半导体芯片通过中空部分倒装嵌合于支架上，芯片正电极与支架正极接触导通，芯片负电极通过导电层进行包覆并与支架负极接触导通。
9.根据权利要求8所述的半导体发光器件，其特征在于，所述支架正极和支架负极的材料为具有导电性和散热性的金属或合金。
10.根据权利要求8所述的半导体发光器件，其特征在于，所述导电层的材料为银胶。
11.一种半导体发光器件的制作方法，其特征在于，所述方法包括以下步骤：
S201、提供一个半导体芯片，所述半导体芯片的制作方法根据权利要求3-7中任一项所述；
S202、提供一个支架，所述支架的制作方法包括以下步骤：
在支架的中空部分形成支架正极；
在支架正极周围形成绝缘导热层；
在绝缘导热层上形成中空的支架负极；
S203、将所述半导体芯片通过支架的中空部分倒装嵌合于支架上，且芯片正电极与支架正极接触导通，芯片负电极通过导电层进行包覆并与支架负极接触导通。
12.根据权利要求11所述的半导体发光器件的制作方法，其特征在于，在所述步骤S202中，所述支架正极和支架负极的材料为具有导电性和散热性的金属或合金。
13.根据权利要求11所述的半导体发光器件的制作方法，其特征在于，在所述步骤S203中，所述导电层的材料为银胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110239811.3A CN102956783B (zh) | 2011-08-21 | 2011-08-21 | 半导体芯片、半导体发光器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110239811.3A CN102956783B (zh) | 2011-08-21 | 2011-08-21 | 半导体芯片、半导体发光器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102956783A CN102956783A (zh) | 2013-03-06 |
| CN102956783B true CN102956783B (zh) | 2015-07-22 |
Family
ID=47765308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110239811.3A Expired - Fee Related CN102956783B (zh) | 2011-08-21 | 2011-08-21 | 半导体芯片、半导体发光器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102956783B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114038876B (zh) * | 2021-08-09 | 2022-10-21 | 重庆康佳光电技术研究院有限公司 | 一种发光芯片的制作方法、发光芯片和发光器件 |
| CN113555480B (zh) * | 2021-08-18 | 2022-10-18 | 江西乾照光电有限公司 | 一种具有侧壁异形电极结构的led芯片 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101202320A (zh) * | 2007-11-06 | 2008-06-18 | 南京大学 | 基于平面结构的ⅲ族氮化物半导体发光二极管及其制备方法 |
| CN101494266A (zh) * | 2008-11-28 | 2009-07-29 | 厦门市三安光电科技有限公司 | 氮化镓基发光二极管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3322300B2 (ja) * | 1997-11-14 | 2002-09-09 | 日亜化学工業株式会社 | 窒化ガリウム系半導体発光素子と受光素子 |
| JP5261754B2 (ja) * | 2008-11-27 | 2013-08-14 | 株式会社リコー | 面発光レーザ素子、面発光レーザアレイ、光走査装置及び画像形成装置 |
-
2011
- 2011-08-21 CN CN201110239811.3A patent/CN102956783B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101202320A (zh) * | 2007-11-06 | 2008-06-18 | 南京大学 | 基于平面结构的ⅲ族氮化物半导体发光二极管及其制备方法 |
| CN101494266A (zh) * | 2008-11-28 | 2009-07-29 | 厦门市三安光电科技有限公司 | 氮化镓基发光二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102956783A (zh) | 2013-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9537048B2 (en) | Vertical type AC-LED device and manufacturing method thereof | |
| US8492780B2 (en) | Light-emitting device and manufacturing method thereof | |
| TWI429108B (zh) | 半導體發光裝置 | |
| WO2013010389A1 (zh) | 发光二极管封装结构及其制造方法 | |
| US8513790B2 (en) | Package-base structure of luminescent diode | |
| CN101969089B (zh) | 一种具有电流阻挡层氮化镓基发光二极管的制作方法 | |
| TW201230407A (en) | Method of fabricating light emitting diode package and light emitting diode device | |
| WO2014005502A1 (zh) | 发光元件及其制作方法 | |
| KR20150098246A (ko) | 발광 소자 및 그 제조 방법, 발광 장치의 제조 방법, 조명 장치, 백라이트, 표시 장치 및 다이오드 | |
| CN109087981B (zh) | 一种防漏电led芯片及其制作方法 | |
| CN206907786U (zh) | 一种抗金属迁移的led芯片 | |
| CN104143603A (zh) | 导电导热良好的倒装led芯片、及其led器件和制备方法 | |
| US8420418B2 (en) | Light-emitting device and manufacturing method thereof | |
| CN105336829B (zh) | 倒装发光二极管结构及其制作方法 | |
| CN108470812B (zh) | 一种薄膜倒装led芯片及其制作方法 | |
| CN102956783B (zh) | 半导体芯片、半导体发光器件及其制作方法 | |
| WO2012062016A1 (zh) | 发光二极管及其制造方法、发光装置 | |
| CN102522400B (zh) | 一种防静电损伤的垂直发光器件及其制造方法 | |
| US8580587B2 (en) | Light emitting device and manufacturing method thereof | |
| CN104733577A (zh) | 垂直结构led芯片及其制造方法 | |
| CN108110099B (zh) | 一种led芯片及其制作方法 | |
| TW201340388A (zh) | 發光二極體晶粒及其製造方法 | |
| CN106299073B (zh) | 发光二极管晶圆及其形成方法 | |
| CN203503689U (zh) | 覆晶式led芯片 | |
| CN203456495U (zh) | Led芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191230 Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong Patentee after: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. Address before: BYD 518118 Shenzhen Road, Guangdong province Pingshan New District No. 3009 Patentee before: BYD Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee before: BYD Semiconductor Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150722 |