CN106058025A - 发光二极管载板及其制造方法 - Google Patents

发光二极管载板及其制造方法 Download PDF

Info

Publication number
CN106058025A
CN106058025A CN201510695846.6A CN201510695846A CN106058025A CN 106058025 A CN106058025 A CN 106058025A CN 201510695846 A CN201510695846 A CN 201510695846A CN 106058025 A CN106058025 A CN 106058025A
Authority
CN
China
Prior art keywords
connection pads
dielectric layer
sidewall
conductive connection
structural portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510695846.6A
Other languages
English (en)
Inventor
吴炳松
苏文铎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TM Tech Inc
Original Assignee
TM Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TM Tech Inc filed Critical TM Tech Inc
Publication of CN106058025A publication Critical patent/CN106058025A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一种发光二极管载板及其制造方法，发光二极管载板，包含基板、第一介电层、第二介电层、第一导电接垫与第二导电接垫。第二介电层包含第一结构部、第二结构部与第三结构部。第一介电层设置于基板上。第一结构部设置于第一介电层上并具有第一侧壁。第二结构部设置于第一结构部上并具有第二侧壁，第三结构部设置于第二结构部上并具有N侧壁。且第一侧壁凹于第二侧壁，第一侧壁、第二侧壁与所述的N侧壁定义出第一蚀刻部，部分的第一介电层露出于第一蚀刻部。第一导电接垫设置于第一蚀刻部中。第二导电接垫设置于第二介电层上，覆盖部分的第二介电层且暴露出第一蚀刻部的开口。

Description

发光二极管载板及其制造方法
技术领域
本发明涉及一种发光二极管载板及其制造方法，尤其涉及一种具有校准对位结构的发光二极管载板及其制造方法。
背景技术
一般来说，发光二极管上电发光时，因为无法将所有的电能用以发光，因此一部分的电能会形成热能。而于实务上，发光二极管的发光效率会受高温影响而急剧下降，因此在浪费电力之余也产生更多热，而令温度进一步上升并造成恶性循环。因此发光二极管需要承载于具有良好散热效能的载板，以避免浪费电力以及缩短寿命。
此外，为了方便制造，一般的发光二极管载板仅采用了简单的层叠结构，并未进一步设计载板与发光二极管相接的界面，而将发光二极管与载板对位相接的考量留给组装工艺。除了造成组装不便，也降低了制造方法的良率。
发明内容
鉴于上述，本发明的目的在于揭露一种发光二极管载板及其制造方法，以在制造发光二极管载板时，更提升发光二极管载板的导热能力，且一并解决发光二极管与载板对位相接的问题。
本发明提供了一种发光二极管载板。发光二极管载板包含基板、第一介电层、第二介电层、第一导电接垫与第二导电接垫。第二介电层包含第一结构部、第二结构部与第三结构部。第一介电层设置于基板上。第一结构部设置于第一介电层上并具有第一侧壁。第二结构部设置于第一结构部上并具有第二侧壁。且第一侧壁凹于第二侧壁。第三结构部设置于第二结构部上并具有N侧壁。N侧壁中的奇数侧壁凹于N侧壁中的偶数侧壁，N侧壁中的第一侧壁及第二侧壁定义出第一蚀刻部，第一蚀刻部暴露出部分的第一介电层。第一侧壁、第二侧壁与N侧壁定义出第一蚀刻部，第一蚀刻部暴露出部分的第一介电层。第一导电接垫设置于第一蚀刻部中。第二导电接垫设置于第二介电层上，覆盖部分的第二介电层且暴露出第一蚀刻部的开口。
而在本发明的一实施例中，第二结构部与第一介电层间隔有一间隙部。间隙部的宽度为第一结构部的厚度。此外，第一导电接垫不接触第一侧壁与第二侧壁。而第一结构部的材质为多晶硅，且第一结构部与第二结构部的材质相异。绝缘层遮盖第一蚀刻部的开口，且暴露出部分的第二导电接垫。发光二极管载板更包含导电柱，导电柱的一端接触第二导电接垫，导电柱的另一端凸出于绝缘层。
延续以上，本发明更提供了一种发光二极管载板的制造方法。发光二极管载板的制造方法包含设置第一介电层于基板上，并设置第二介电层于第一介电层上。第二介电层具有第一结构部、第二结构部与第N结构部。第一结构部设置于第二结构部与第一介电层之间。第一结构部具有第一侧壁，第二结构部具有第二侧壁，第N结构部具有第N侧壁，第一侧壁凹于第二侧壁，第一侧壁、第二侧壁与第N侧壁定义出第一蚀刻部。部分的第一介电层露出于第一蚀刻部。然后设置第一导电接垫与第二导电接垫，第一导电接垫位于第一介电层上，第二导电接垫位于第二结构部或第N结构部上。
在本发明的一实施例中，发光二极管载板的制造方法更包含设置绝缘层于第二导电接垫上。绝缘层覆盖第一蚀刻部的开口并暴露出部分的第二导电接垫。绝缘层暴露出部分的第二导电接垫。再设置导电柱于第二导电接垫上，导电柱的一端接触第二导电接垫，导电柱的另一端凸出于绝缘层。
综上所述，本发明提供了一种发光二极管载板及其制造方法。本发明所揭露的发光二极管载板在结构上避免了不同导电层之间互相接触之外，在与发光二极管的界面上还具有导电柱而能与发光二极管对位相接。此外，在一实施例中还采用了多晶硅作为其中一个构层，更增加了发光二极管载板的导热能力。因此，本发明提供的发光二极管载板及其制造方法有效地增加了发光二极管载板与发光二极管对位相接的效率，更提升了发光二极管载板的导热能力。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1A为本发明一实施例中发光二极管载板的结构示意图；
图1B为如图1A中发光二极管载板另一实施态样的结构示意图；
图1C为如图1A中发光二极管载板更一实施态样的结构示意图；
图2为本发明一实施例中发光二极管载板的制造方法流程示意图；
图3A～图3F为根据图1A中发光二极管载板的对应制造方法的流程示意图；
图4A～图4E为根据图1A中发光二极管载板的另一种对应制造方法的流程示意图；
图5A为本发明另一实施例中发光二极管载板的结构示意图；
图5B为图5A中发光二极管载板另一种实施态样的结构示意图；
图5C为图5A中发光二极管载板另一种实施态样的结构示意图；
图6为本发明更一实施例中发光二极管载板的结构示意图；
图7为本发明再一实施例中发光二极管载板的结构示意图。
其中，附图标记
1、1’、5、5’、5”、6、7发光二极管载板
11、11’、31、41、51、51’、51”、61、71基板
12、12’、32、42、52、52’、52”、62、72第一介电层
13、13’、33、43、53、53’、53”、63、73第二介电层
131、131’第一结构部
331、431、531、531’、531”、631、731第一结构部
1311、1311’第一侧壁
3311、4311、5311、6311、7311第一侧壁
132、132’第二结构部
332、432、532、532’、532”、632、732第二结构部
1321、1321’第二侧壁
3321、4321、5321、6321、7321第二侧壁
133、133’第一蚀刻部
135、135’第三结构部
135”、335、435、535、535’、535”、635、735第三结构部
1351a、1351b、1351c、1351d第三侧壁
1351a’、1351b’、1351c’、1351d’第三侧壁
1351a”、1351b”、1351c”、1351d”第三侧壁
1353”多晶硅氧化绝缘层
333、433、533、533’、533”、633、733第一蚀刻部
1331间隙部
334沉积层
14、14’、54、54’、54”、64、74第一导电接垫
15、15’、55、55’、55_1、55_2、65、75第二导电接垫
56第三介电层
57、57’、57”、67、77绝缘层
58、58’、58”、68、78导电柱
2发光二极管元件
21接点
91第一光阻
92第二光阻
93第三光阻
S201～S205步骤流程
具体实施方式
以下在实施方式中叙述本发明的详细特征，其内容足以使任何熟习相关技艺者了解本发明的技术内容并据以实施，且依据本说明书所揭露的内容、权利要求范围及附图，任何熟习相关技艺者可轻易地理解本发明相关的目的及优点。以下实施例进一步说明本发明的诸面向，但非以任何面向限制本发明的范畴。
请参照图1A，图1A本发明一实施例中发光二极管载板的结构示意图。如图1A所示，发光二极管载板1包含了基板11、第一介电层12、第二介电层13、第一导电接垫14与第二导电接垫15。第二介电层13包含第一结构部131、第二结构部132与第三结构部135。第一结构部131具有第一侧壁1311，第二结构部132具有第二侧壁1321。第三结构部135由多个构层所组成而具有多个第三侧壁，在此以第三侧壁1351a～1351d举例说明，然实际上第三结构部135可以具有任意数量个侧壁，并不以此为限。第一侧壁1311、第二侧壁1321与第三侧壁1351a～1351d定义出第一蚀刻部133。
第一介电层12设置于基板11上。第二介电层13的第一结构部131设置于第一介电层12上，而第二结构部132设置于第一结构部131上。第一导电接垫14设置于第一蚀刻部133的底部，第二导电接垫15设置于第三结构部135上。第二导电接垫15覆盖部分的第二介电层13且暴露出第一蚀刻部133的开口
基板11的材质例如为硅(silicon,Si)，而第一介电层12例如为以加热工艺加热基板11表面所形成的薄膜，但不以此为限。
第二介电层13的第一结构部131与第二结构部132的材质可以相同或相异。换句话说，第二介电层13可以是用一体成形的方式制成，或者是以多层叠构的方式制成。此外，第一结构部131的第一侧壁1311凹于第二结构部132的第二侧壁1321，因此第一侧壁1311与第二侧壁1321定义出的第一蚀刻部133具有底切(undercut)结构。更详细地来说，第二结构部132与第一介电层12间隔有一间隙部1331，间隙部1331实际上是为第一蚀刻部133的一部分。第二结构部132与部分的第一介电层12间隔着间隙部1331而彼此相对。间隙部1331的宽度为第一结构部131的厚度。
在一实施例中，第一结构部131、第二结构部132与第三结构部135皆为氧化物。而在另一实施例中，第一结构部131与第三结构部135的奇数构层的材质为多晶硅(poly-silicon)，第二结构部132与第三结构部135的偶数构层的材质则为氧化物(oxide)或介电材质(dielectric)，但均不以此为限。在此实施例中，第一结构部131的导热性以及蚀刻速率会高于第二结构部132，第三结构部135的奇数构层的导热性以及蚀刻速率会高于第三结构部135的偶数构层。
第一导电接垫14与第二导电接垫15具有相同的材质。在此实施例中，第一导电接垫14与第二导电接垫15的材质皆为银，但实际上并不以此为限。更详细地说，第一导电接垫14与第二导电接垫15例如是以对发光二极管载板1正面进行溅镀或蒸镀，而将银设置于发光二极管载板1。而由于发光二极管载板1结构的高低落差以及底切结构，使得一部份的银被设置于第一介电层12上而形成第一导电接垫14。而另一部分的银则被设置于第三结构部135上而形成第二导电接垫15。此外，第一导电接垫14与第二导电接垫15不相接触，且第一导电接垫14不接触第一结构部131。
请参照图1B以说明第二导电接垫15的另一种实施态样，图1B如图1A中发光二极管载板另一实施态样的结构示意图。与图1A所示的实施态样不同的是，第二导电接垫15’是凸出于第三结构部135’的第三侧壁1351d’，且第二导电接垫15’往基板11’方向延伸而覆盖第三侧壁1351a’～1351d’与至少部分的第二侧壁1321’。在此实施例中，第二导电接垫15’也不与第一导电接垫14’相接触。上述仅为举例示范，在此不限制第二导电接垫15’是否覆盖所有的第三侧壁1351a’～1351d’，只要第二导电接垫15’不与第一导电接垫14’相接触，皆属本案发光二极管载板的范畴。
请再参照图1C，图1C如图1A中发光二极管载板更一实施态样的结构示意图。在图1C中，第二结构部132”的材质主要为多晶硅，且第二结构层132”与第一结构层131”的材质相异。凸出的第二侧壁1321”及邻近部位经过高温氧化而形成多晶硅氧化绝缘层1353”。换言之，多晶硅氧化绝缘层1353”外包于原本的多晶硅材质之外，以更加降低第一导电接垫14”与第二导电接垫15”之间的导通程度。
依据上述的发光二极管载板1的结构，本发明更提供了一种发光二极管载板的制造方法。请参照图1A～图1C与图2以说明发光二极管载板的制造方法，图2本发明一实施例中发光二极管载板的制造方法流程示意图。在步骤S201中先设置第一介电层12于基板11上。接着在步骤S203中，设置第二介电层13于第一介电层12上，第二介电层13具有第一结构部131、第二结构部132与第三结构部135。然后在步骤S205中，设置第一导电接垫14与第二导电接垫15，第一导电接垫14位于第一介电层12上，第二导电接垫15位于第二结构部132上。相关结构细节如前述，于此不再重复赘叙。而对应于图1C的所示的发光二极管载板，在步骤S203中更以高温对凸出的第一侧壁加热，以形成如前述的氧化绝缘层。
其中，在步骤S203中，更可用下列的方式设置一体成形的第二介电层，并使第二介电层具有底切结构。请参照图3A～图3E，图3A～图3E为根据图1A中发光二极管载板的对应制造方法的流程示意图。
在图3A所对应的步骤中，设置第一介电层32于基板31上，并在第一介电层32上设置沉积层334。然后在沉积层334上设置第一光阻91，且第一光阻91具有第一图样(pattern)。其中，基板31例如为硅基板，第一介电层32例如是对硅基板表面加热所形成的薄膜，沉积层334则例如为沉积分子材料于第一介电层32所形成的硼磷硅玻璃(boro-phospho-silicate-glass，BPSG)，但均不以此为限。第一光阻91为正光阻，在另一实施例中第一光阻91为负光阻，并具有对应的图样。
在图3B所对应的步骤中，是对图3A的步骤中所形成的过渡结构进行曝光显影工艺，以移除部分的沉积层334。接着，移除第一光阻91以露出剩余的沉积层334。
在图3C所对应的步骤中，是形成第一结构部331与第二结构部332于图3B对应步骤所形成的过渡结构上。第一结构部331与第二结构部332覆盖沉积层334与第一介电层32，且第一结构部331与第二结构部332填满沉积层334之间的空隙。然后在第3D图所对应的步骤中，再以如图3B与图3C所示的方法，在第二结构部332上设置第三结构部335的过渡结构。第三结构部335的过渡结构如前述，在此不予重复赘述。至此，已设置成形中的第二介电层33于第一介电层32。接着，在第二介电层33上设置第二光阻92，第二光阻92具有第二图样。在此实施例中，第二介电层33为氧化物，第二光阻92为正光阻，但均不以此为限。
而在图3E所对应的步骤中，对图3D的步骤中所形成的过渡结构进行另一曝光显影工艺，以移除部分的第二介电层33与部分剩下的沉积层334。接着再移除第二光阻92。此时，第二介电层33略成多个T字型堆叠而成的结构，而剩余的沉积层334则位于此些T字型的头部之间的空隙，并位于T字型结构与第一介电层32之间的空隙。
在图3F所对应的步骤中，移除剩余的沉积层334。如图所示，此时第二介电层33具有如前述的底切结构。
步骤203除了可用如图3A～图3F所揭示的方法设置第二介电层之外，在步骤S203中，还可用下列的方式设置具有多层构层的第二介电层，且使第二介电层同样具有底切结构。请参照图4A～图4E，图4A～图4E为根据图1A中发光二极管载板的另一种对应制造方法的流程示意图。
在图4A所示的步骤中，是先设置第一介电层42于基板41上。在图4B所示的步骤中，是先设置第一结构部431于第一介电层42上，再设置第二结构部432于第一结构部431上，且设置第三结构部435于第二结构部432上，以形成初步的第二介电层43。在此实施例中，第一结构部431与第三结构部435的奇数构层的材质为多晶硅，而第二结构部432的材质与第一结构部431的材质不相同，且第三结构部435的奇数构层的材质与第三结构部435的偶数构层的材质亦不相同。因此第一结构部431与第二结构部432的蚀刻速率有所不同，第三结构部435的奇数构层与第三结构部435的偶数构层蚀刻速率亦有所不同。在此实施例中，第一结构部431的蚀刻速率大于第二结构部432的蚀刻速率，而第三结构部435的奇数构层的蚀刻速率大于偶数构层的蚀刻速率。
接着，在图4C所示的步骤中，是设置第三光阻93于第三结构部435上。且第三光阻93具有第三图样。而在图4D所示的步骤中是对图4C所示的过渡结构进行湿蚀刻，以移除部分的第一结构层431、第二结构层432与第三结构层435。由于第一结构部431的蚀刻速率较大，第一结构部431被移除的体积较第二结构部432被移除得多，从而形成底切结构。此外，第三结构层435的奇数构层的蚀刻速率大于第三结构层435的偶数构层，因此第三结构层435的奇数构层的侧壁凹于第三结构层435的偶数构层的侧壁。然后在图4E所示的步骤中，移除第三光阻93。
值得注意的是，为求叙述简明，在图3A～图4E所示的各个步骤中以长方体表示各层结构，惟所属技术领域具有通常知识者当可明白各层结构的长宽比例或者角度大小并不以此作为限制。以下更进一步地介绍发光二极管载板的结构，而从上述段落应可推知，下述的第二介电层的第一结构部与第二结构部可以是一体成形或采用多晶硅材质而具有多层叠结构，以下将不多加赘述。
请再接着参照图5A，图5A本发明另一实施例中发光二极管载板的结构示意图。与图1A不同的是，在图5A所对应实施例中，发光二极管载板5更具有绝缘层57与导电柱58。绝缘层57遮盖第一蚀刻部533的开口，且绝缘层57暴露出部分的第二导电接垫55。而在另一实施例中，绝缘层57更填满于第一蚀刻部533间的空隙。导电柱58设置于第二导电接垫55上。导电柱58的一端接触第二导电接垫55，导电柱58的另一端凸出于绝缘层57。
而在图5A更绘示有发光二极管元件2，发光二极管元件2具有接点21。发光二极管载板5的导电柱58与接点21对应相接。换句话说，当发光二极管元件2设置于发光二极管载板5上时，导电柱58电性连接于第二导电接垫55与接点21之间。如图所示，发光二极管元件2的两个接点21分别电性连接两不相接的第二导电接垫55。在一实施例中，两不相接触的第二导电接垫55在使用时会导通有不同的电压准位，因此发光二极管元件2藉由所述的两个接点21电性连接至不同的电压准位，并依据其电位差而发光。此外，导电柱58更可用以与发光二极管元件2对位相接，因而增加了组装良率。
请再接着参照图5B，图5B本发明更一实施例中发光二极管载板的结构示意图。相较于图5A，在图5B所对应的实施例中，发光二极管载板5’更具有第三介电层56’。第三介电层56’的第一端接触第一介电层52’，第三介电层56’的第二端接触第二结构部532’，第三介电层56’的第三端接触第一侧壁5311’。相较于前述实施例是以空气作为绝缘介质阻隔于第一导电接垫54’与第一结构部531’之间，图3所对应的实施例更设置第三介电层56’于第一导电接垫54’与第一结构部531’之间，以避免第一导电接垫54’因为往周围溢散而碰触到第一结构部531’，而更确实地使第一导电接垫54’与第一结构部531’不相接触。其中，第三介电层56’例如为氧化物但不以此为限。
请再接着参照图5C，图5C图5A中发光二极管载板另一种实施态样的结构示意图。与图1A不同的是，在图5C所对应实施例中，发光二极管载板5”更具有绝缘层57”与导电柱58”。绝缘层57”遮盖第一蚀刻部533”的开口，且绝缘层57”暴露出部分的第二导电接垫55_1”及55_2。而在另一实施例中，绝缘层57”更填满于第一蚀刻部533”间的空隙。导电柱58”设置于第二导电接垫55_2上。换言之，第一导电接垫55_1仅当反射补强)。导电柱58”的一端接触隔离的第二导电接垫55_2，导电柱58”的另一端凸出于绝缘层57”。
而在图5C更绘示有发光二极管元件2，发光二极管元件2具有接点21。发光二极管载板5”的导电柱58”是与接点21对应相接。换句话说，当发光二极管元件2设置于发光二极管载板5”上时，导电柱58”电性连接于第二导电接垫55_2与接点21之间。如图所示，发光二极管元件2的两个接点21分别电性连接两不相接的第二导电接垫55_2。在一实施例中，两不相接触的第二导电接垫55_2在使用时会导通有不同的电压准位，因此发光二极管元件2藉由所述的两个接点21电性连接至不同的电压准位，并依据其电位差而发光。此外，导电柱58”更可用以与发光二极管元件2对位相接，因而增加了组装良率。
请接着参照图6，图6本发明再一实施例中发光二极管载板的结构示意图。在此实施例中，绝缘层67的边缘凹于第二侧壁6321，因此绝缘层67暴露出第一蚀刻部633的开口周围上的部分第二导电接垫65。而如图所示，发光二极管元件2设置于绝缘层67上，发光二极管元件2则藉由接点21直接电性连接绝缘层67所暴露出的第二导电接垫65，而不若前述实施例藉由导电柱间接地电性连接第二导电接垫65。
请参照图7，图7本发明又一实施例中发光二极管载板的结构示意图。在图7所对应的实施例中，绝缘层77覆盖第二导电接垫75、第二侧壁7321与第一侧壁7311与第三结构部735的多个侧壁。绝缘层77暴露出至少部分的第一导电接垫74。导电柱78设置于第一导电接垫74中。导电柱78的一端电性连接第一导电接垫74，而导电柱78的另一端凸出于绝缘层77。换句话说，导电柱78藉由绝缘层77隔绝于第二导电接垫75而只电性连接第一导电接垫74，此外导电柱78凸出于绝缘层77而可用以与发光二极管元件2的接点21对位相接。
综上所述，本发明提供了一种发光二极管载板及其制造方法。本发明所揭露的发光二极管载板除了具有底切(undercut)结构以避免不同导电层之间互相接触之外，在与发光二极管的界面上还具有多个导电柱以与发光二极管对位相接。此外，本发明所揭露的发光二极管载板还采用了多晶硅作为其中一介电层的部分材质，更增加了发光二极管载板的导热能力。因此，本发明提供的发光二极管载板及其制造方法有效地解决了以往的发光二极管载板与制造方法未考量载板与发光二极管对位相接的问题，更提升了发光二极管载板的导热能力。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (25)

1.一种发光二极管载板，其特征在于，包含：
一基板；
一第一介电层，设置于该基板上；
一第二介电层，包含：
一第一结构部，设置于该第一介电层上并具有第一侧壁；
一第二结构部，设置于该第一结构部上并具有第二侧壁，且该第一侧壁凹于该第二侧壁；以及
一第三结构部，设置于该第二结构部上并具有N侧壁，且该N侧壁中的奇数侧壁凹于该N侧壁中的偶数侧壁，该第一侧壁、该第二侧壁与该N侧壁定义出一第一蚀刻部，该第一蚀刻部暴露出部分的该第一介电层；
一第一导电接垫，设置于该第一蚀刻部中；以及
一第二导电接垫，设置于该第二介电层上，覆盖部分的该第二介电层且暴露出该第一蚀刻部的开口。
2.根据权利要求1所述的发光二极管载板，其特征在于，该第二结构部与该第一介电层间隔有一间隙部，该间隙部的宽度大于该第一结构部的厚度。
3.根据权利要求2所述的发光二极管载板，其特征在于，该第二导电接垫的边缘与该第二侧壁或该N侧壁中的偶数侧壁共平面。
4.根据权利要求2所述的发光二极管载板，其特征在于，该第二导电接垫覆盖至少部分的该第二侧壁或该N侧壁中的偶数侧壁。
5.根据权利要求2所述的发光二极管载板，其特征在于，该第一导电接垫不接触该第一侧壁与该第二侧壁或该N侧壁中的偶数侧壁。
6.根据权利要求5所述的发光二极管载板，其特征在于，更包含一绝缘层，该绝缘层覆盖该第二导电接垫、该第一侧壁、该第二侧壁与该N侧壁，该绝缘层暴露出部分的该第一导电接垫，且该发光二极管载板更包含N导电柱，该N导电柱的至少其中之一的一端电性连接该第二导电接垫，该N导电柱的至少其中之一的另一端凸出于该绝缘层。
7.根据权利要求5所述的发光二极管载板，其特征在于，更包含一绝缘层，该绝缘层填满该第一蚀刻部内的容置空间并暴露出部分的该第二导电接垫，且该发光二极管载板更包含N导电柱，该N导电柱的至少其中之一的一端电性连接该第二导电接垫，该N导电柱的至少其中之一的另一端凸出于该绝缘层。
8.根据权利要求5所述的发光二极管载板，其特征在于，更包含一绝缘层，该绝缘层覆盖该第二导电接垫、该第一侧壁与该第二侧壁与该N侧壁，该绝缘层暴露出部分的该第一导电接垫，且该发光二极管载板更包含N导电柱，该N导电柱的至少其中之一的一端电性连接该第一导电接垫，该N导电柱的至少其中之一的另一端凸出于该绝缘层。
9.根据权利要求2所述的发光二极管载板，其特征在于，该第一结构部的材质为多晶硅，且该第一结构部与该第二结构部的材质相异。
10.根据权利要求9所述的发光二极管载板，其特征在于，更包含一绝缘层，设置于该第二导电接垫上并覆盖部分的该第二导电接垫，该绝缘层遮盖该第一蚀刻部的开口并暴露出部分的该第二导电接垫，且该发光二极管载板更包含N导电柱，该N导电柱的至少其中之一的一端电性连接该第二导电接垫，该N导电柱的至少其中之一的另一端凸出于该绝缘层。
11.根据权利要求10所述的发光二极管载板，其特征在于，更包含一第三介电层，该第三介电层的第一端接触该第一介电层，该第三介电层的第二端接触该第二结构部，该第三介电层的第三端接触该第一侧壁。
12.根据权利要求9所述的发光二极管载板，其特征在于，更包含一绝缘层，设置于该第二导电接垫上并覆盖部分的该第二导电接垫，该绝缘层的侧壁凹于该第二侧壁。
13.根据权利要求2所述的发光二极管载板，其特征在于，该第一结构部的材质为多晶硅及外包一层多晶硅氧化绝缘层，且该第一结构部与该第二结构部的材质相异。
14.根据权利要求13所述的发光二极管载板，其特征在于，更包含一绝缘层，设置于该第二导电接垫上并覆盖部分的该第二导电接垫，该绝缘层遮盖该第一蚀刻部的开口并暴露出部分的该第二导电接垫，且该发光二极管载板更包含N导电柱，该N导电柱的至少其中之一的一端电性连接该第二导电接垫，该N导电柱的至少其中之一的另一端凸出于该绝缘层。
15.一种发光二极管载板的制造方法，其特征在于，包含：
设置一第一介电层于一基板上；
设置一第二介电层于该第一介电层上，该第二介电层具有一第一结构部、一第二结构部与第N结构部，该第一结构部设置于该第二结构部与该第一介电层之间，该第一结构部具有一第一侧壁，该第二结构部具有一第二侧壁，该第N结构部具有一第N侧壁，该第二侧壁凸出于该第一侧壁，该第一侧壁、该第二侧壁与该第N侧壁定义出一第一蚀刻部，部分的该第一介电层露出于该第一蚀刻部；以及
设置一第一导电接垫与一第二导电接垫，该第一导电接垫位于该第一介电层上，该第二导电接垫位于该第二结构部或该第N结构部上。
16.根据权利要求15所述的发光二极管载板的制造方法，其特征在于，在设置该第二介电层于该第一介电层上的步骤中包含：
设置一沉积层于该第一介电层上；
设置一第一光阻于该沉积层上，该第一光阻具有一第一图样；
进行蚀刻工艺以移除部分的该沉积层，并去除该第一光阻；
设置该第二介电层于该第一介电层与该沉积层上；
设置一第二光阻于该第二介电层上；
进行蚀刻工艺以移除部分的该第二介电层与该沉积层；以及
移除剩余的该沉积层。
17.根据权利要求15所述的发光二极管载板的制造方法，其特征在于，更包含：
设置一绝缘层于该第二导电接垫上，该绝缘层覆盖该第一蚀刻部的开口并暴露出部分的该第二导电接垫；以及
设置N导电柱于该第二导电接垫上，该N导电柱的至少其中之一的一端电性连接该第二导电接垫，该N导电柱的至少其中之一的另一端凸出于该绝缘层。
18.根据权利要求15所述的发光二极管载板的制造方法，其特征在于，更包含：
设置一绝缘层于该第二导电接垫上，该绝缘层暴露出部分的该第二导电接垫，该绝缘层的边缘凹于该第二侧壁。
19.根据权利要求15所述的发光二极管载板的制造方法，其特征在于，更包含：
设置一第三介电层，该第三介电层的第一端接触该第一介电层，该第三介电层的第二端接触该第二结构部，该第三介电层的第三端接触该第一侧壁；
设置一绝缘层于该第二导电接垫上，该绝缘层覆盖该第一蚀刻部的开口并暴露出部分的该第二导电接垫；以及
设置N导电柱，该N导电柱的至少其中之一的一端电性连接该第二导电接垫，该N导电柱的至少其中之一的另一端凸出于该绝缘层。
20.根据权利要求15所述的发光二极管载板的制造方法，其特征在于，在设置该第二介电层于该第一介电层上的步骤中包含：
设置一多晶硅层于该第一介电层上以作为该第一结构部；
将该第二结构部设置于该第一结构部上；
设置一光阻于该第二结构部上，该光阻具有一图样；
以湿蚀刻工艺产生该第一蚀刻部；以及
移除该光阻。
21.根据权利要求20所述的发光二极管载板的制造方法，其特征在于，更包含：
设置一绝缘层于该第二导电接垫上，该绝缘层覆盖该第二导电接垫、该第一侧壁与该第二侧壁与该第N侧壁，且该绝缘层暴露出部分的该第一导电接垫；以及
设置一导电柱，该导电柱的一端电性连接该第一导电接垫，该导电柱的另一端凸出于该绝缘层。
22.根据权利要求20所述的发光二极管载板的制造方法，其特征在于，更包含：
设置一绝缘层于该第二导电接垫上，该绝缘层覆盖该第二导电接垫、该第一侧壁与该第二侧壁，且该绝缘层暴露出部分的该第一导电接垫；以及
设置一导电柱，该导电柱的一端电性连接该第二导电接垫，该导电柱的另一端凸出于该绝缘层导电接垫。
23.一种发光二极管载板的制造方法，其特征在于，包含：
设置一第一介电层于一基板上；
设置一第二介电层于该第一介电层上，该第二介电层具有一第一结构部与一第二结构部与第N结构部，该第一结构部设置于该第二结构部与该第一介电层之间，该第一结构部具有一第一侧壁，该第二结构部具有一第二侧壁，该第N结构部具有一第N侧壁，该第二侧壁凸出于该第一侧壁，且突出的该第二侧壁经高温氧化，该第一侧壁与该第二侧壁定义出一第一蚀刻部，部分的该第一介电层露出于该第一蚀刻部；以及
设置一第一导电接垫与一第二导电接垫，该第一导电接垫位于该第一介电层上，该第二导电接垫位于该第二结构部或该第N结构部上。
24.根据权利要求23所述的发光二极管载板的制造方法，其特征在于，更包含：
设置一绝缘层于该第二导电接垫上，该绝缘层覆盖该第二导电接垫、该第一侧壁与该第二侧壁，且该绝缘层暴露出部分的该第一导电接垫；以及
设置一导电柱，该导电柱的一端电性连接该第二导电接垫，该导电柱的另一端凸出于该绝缘层导电接垫。
25.一种发光二极管载板，其特征在于，包含：
一基板；
一第一介电层，设置于该基板上；
一第二介电层设置于该第一介电层上，该第二介电层设包含多个凹侧壁与多个凸侧壁，且该多个凹侧壁与该多个凸侧壁定义出一第一蚀刻部，该第一蚀刻部暴露出部分的该第一介电层；
一第一导电接垫，设置于该露出部分的第一介电层上；以及
一第二导电接垫，设置于该第二介电层上且不与该第一导电接垫相接触。
CN201510695846.6A 2015-04-16 2015-10-23 发光二极管载板及其制造方法 Pending CN106058025A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562148722P 2015-04-16 2015-04-16
US62/148,722 2015-04-16

Publications (1)

Publication Number Publication Date
CN106058025A true CN106058025A (zh) 2016-10-26

Family

ID=57129543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510695846.6A Pending CN106058025A (zh) 2015-04-16 2015-10-23 发光二极管载板及其制造方法

Country Status (3)

Country Link
US (1) US9560753B2 (zh)
CN (1) CN106058025A (zh)
TW (1) TWI578582B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085721A (zh) * 2018-01-25 2019-08-02 致伸科技股份有限公司 光源模块
CN113764443A (zh) * 2020-06-05 2021-12-07 联华电子股份有限公司 感光元件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI647835B (zh) 2017-07-05 2019-01-11 英屬開曼群島商錼創科技股份有限公司 顯示面板
JP7180619B2 (ja) * 2020-01-10 2022-11-30 Tdk株式会社 電子部品及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236304A (ja) * 2004-02-20 2005-09-02 Shogen Koden Kofun Yugenkoshi 垂直構造を有する有機接着発光素子
CN101819960A (zh) * 2010-05-07 2010-09-01 日月光半导体制造股份有限公司 基板及应用其的半导体封装件与其制造方法
CN101916732A (zh) * 2010-08-06 2010-12-15 威盛电子股份有限公司 线路基板、线路基板制作工艺
US20110101405A1 (en) * 2009-11-05 2011-05-05 Kuo-Ching Chang Light-emitting diode package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009051239A1 (ja) * 2007-10-18 2009-04-23 Kyocera Corporation 配線基板、実装構造体、並びに配線基板の製造方法
CN101442887B (zh) * 2007-11-22 2013-03-20 味之素株式会社 多层印刷线路板的制造方法及多层印刷线路板
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8925192B2 (en) * 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP2014154621A (ja) * 2013-02-06 2014-08-25 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236304A (ja) * 2004-02-20 2005-09-02 Shogen Koden Kofun Yugenkoshi 垂直構造を有する有機接着発光素子
US20110101405A1 (en) * 2009-11-05 2011-05-05 Kuo-Ching Chang Light-emitting diode package
CN101819960A (zh) * 2010-05-07 2010-09-01 日月光半导体制造股份有限公司 基板及应用其的半导体封装件与其制造方法
CN101916732A (zh) * 2010-08-06 2010-12-15 威盛电子股份有限公司 线路基板、线路基板制作工艺

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085721A (zh) * 2018-01-25 2019-08-02 致伸科技股份有限公司 光源模块
CN113764443A (zh) * 2020-06-05 2021-12-07 联华电子股份有限公司 感光元件
CN113764443B (zh) * 2020-06-05 2024-01-02 联华电子股份有限公司 感光元件

Also Published As

Publication number Publication date
TW201639202A (zh) 2016-11-01
TWI578582B (zh) 2017-04-11
US20160309587A1 (en) 2016-10-20
US9560753B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
CN103155203B (zh) 具有封装的有机电子器件
CN109037297B (zh) 一种有机发光显示基板及其制作方法
CN106058025A (zh) 发光二极管载板及其制造方法
JP6257964B2 (ja) 有機発光ダイオード、タッチディスプレイ及びその製造方法
CN104620399A (zh) 晶圆级发光二极管阵列
US20090321775A1 (en) LED with Reduced Electrode Area
CN102456634A (zh) 封装板与其制造方法
CN110379310A (zh) 一种柔性显示模组及其制备方法、柔性显示装置
US8358054B2 (en) Light emitting device package
CN109037285A (zh) 显示面板及其制作方法、显示装置、掩膜版组件
US8049244B2 (en) Package substrate and light emitting device using the same
US8816335B2 (en) Method for creating serially-connected OLED devices
JP2007279680A (ja) 電界発光素子及びその製造方法
JP6481518B2 (ja) コンデンサ構造体、コンデンサモジュール及びコンデンサ構造体の製造方法
CN207441753U (zh) 显示基板、显示面板及显示装置
JP2009224411A (ja) Ｌｅｄ装置用パッケージ及びｌｅｄ装置
US8845909B2 (en) Process of fabricating heat dissipation substrate
CN113571621A (zh) 一种多单元式的发光二极管及其制作方法
JP2011517100A (ja) 電極面積を縮小したｌｅｄ
CN108417545B (zh) 一种功率器件及其制备方法
CN216413084U (zh) 具有高散热性的发光二极管封装结构
EP3011612B1 (en) Light-emitting device with alternating arrangement of anode pads and cathode pads
CN218101292U (zh) 一种发光芯片结构
KR101032026B1 (ko) 대면적 유기조명을 위한 유기발광 장치 및 그 제조 방법
TW584888B (en) Organic electroluminescent display and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161026

WD01 Invention patent application deemed withdrawn after publication