CN1980531A - 电路板导电凸块结构及其制法 - Google Patents

电路板导电凸块结构及其制法 Download PDF

Info

Publication number
CN1980531A
CN1980531A CNA200510125650XA CN200510125650A CN1980531A CN 1980531 A CN1980531 A CN 1980531A CN A200510125650X A CNA200510125650X A CN A200510125650XA CN 200510125650 A CN200510125650 A CN 200510125650A CN 1980531 A CN1980531 A CN 1980531A
Authority
CN
China
Prior art keywords
conductive
circuit
layer
board
lug structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510125650XA
Other languages
English (en)
Other versions
CN100534263C (zh
Inventor
胡文宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanmao Precision Science & Technology Co Ltd
Original Assignee
Quanmao Precision Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanmao Precision Science & Technology Co Ltd filed Critical Quanmao Precision Science & Technology Co Ltd
Priority to CNB200510125650XA priority Critical patent/CN100534263C/zh
Publication of CN1980531A publication Critical patent/CN1980531A/zh
Application granted granted Critical
Publication of CN100534263C publication Critical patent/CN100534263C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明是一种电路板导电凸块结构及其制法，该制法提供至少一表面上形成有导电线路的电路板，且在该电路板表面形成一具有开口的绝缘保护层，再在该绝缘保护层及其开口表面形成一导电层，且在该导电层上形成一图案化阻层，接着进行电镀制程在该阻层开口中对应导电线路终端部分上形成导电凸块；之后移除该阻层及其所覆盖的导电层，并可在该导电凸块上形成一包覆该导电凸块外露表面的附着层，该电路板通过该导电凸块电性连接电子元件；本发明克服现有电镀方式形成导电结构的尺寸及间距限制、对位困难度等技术瓶颈，缩短制程时间、简化制程，可在细间距线路上形成导电结构，同时减少焊锡材料使用量、降低了材料成本。

Description

电路板导电凸块结构及其制法
技术领域
本发明是关于一种电路板导电凸块结构的制法，特别是关于一种利用电镀方式形成电路板与外界相互电性连接的导电凸块结构的制法。
背景技术
自从IBM公司在1960年早期引入覆晶封装(Flip Chip Package)技术以来，与打线接合(Wire Bond)技术相比，覆晶技术的特点在于半导体芯片与基板间的电性连接是通过焊锡凸块而非一般的金线，这种覆晶技术的优点在于它可提高封装密度以降低封装元件尺寸，同时，该种覆晶技术不需使用长度较长的金线，故可提高电性性能。有鉴于此，业界在陶瓷基板上使用高温焊锡，即所谓控制崩解的芯片连接技术(Control-Collapse Chip Connection，C4)。
在现行覆晶技术中，半导体集成电路(IC)芯片的表面上具有电极焊垫(electronic pad)，电路板也具有相对应的电性连接垫，以在该芯片以及电路板之间适当地设置焊锡凸块或其它导电粘着材料，使该芯片以电性接触面朝下的方式设置于该电路板上，其中，该焊锡凸块或导电粘着材料提供该芯片以及电路板间的电性连接。
如图1所示，覆晶技术是将多个金属凸块11形成于芯片13的电极焊垫12上，以及多个由焊料制成的预焊锡凸块14形成于电路板16的电性连接垫15上，并在足以使该预焊锡凸块14熔融的回焊温度条件下，将预焊锡凸块14回焊到相对应的金属凸块11，从而形成焊锡结17。其后还使用底部填充材料18以实现芯片与电路板的连接，确保芯片13与电路板16两者的电性连接的完整性与可靠性。
再者，后续将该电路板与半导体芯片等进行封装制程时，为提供该电路板可以与外界电子装置电性连接，通常必须在该电路板底面植设多个焊球，为提供焊球有效接置在电路板上，即必须在该供接置焊球的电路板电性连接垫上预先形成供接置焊球的焊锡材料。
目前常用于电路板的电性连接垫上形成焊锡材料的制作方法为模板印刷技术。如图2所示，它是在一完成电路布线的电路板20上形成一防焊层21，并外露出多个电性连接垫22，令一具有多个开口23a的模板23置于该电路板20的防焊层21上，通过这些开口23a在电性连接垫22上形成焊锡堆(未标出)。它可采用滚轮24或喷洒方式，使焊料在开口23a内堆积，在该模板23移除后，形成焊锡堆。还进行回焊制程，使电性连接垫22上的焊锡堆冷却凝固而形成焊锡结构。
然而，半导体芯片的微型化发展趋势使得半导体的封装技术也随的改变，以满足不断减小的芯片具有更多输入输出端，该变化将缩小芯片承载件的面积，增加芯片承载件上电性连接垫的数量，只有缩小电性连接垫的尺寸与间距，才能适应芯片发展的需求。然而电性连接垫的减小使得模板印刷技术中的模板开口必须随之减小，如此，不仅因模板开发不易而造成该模板的制造成本增加，更将因模板的开口细微导致焊锡材料难以穿过，造成制程上的瓶颈。再者，焊锡材料的生成精度除了要求模板印刷技术中的模板尺寸大小正确外，尚须确认模板印刷的次数与清洁问题。因为焊锡材料具有粘度(Viscosity)，当印刷次数愈多，残留在模板孔壁内的焊锡材料即相对愈多，导致下次印刷使用的焊锡材料数量及形状与设计规格不合，因此，通常在实际操作时，在使用一定印刷次数后即必须进行模板的擦拭清洁，否则极易产生焊锡材料的形状、尺寸不符合要求等问题，造成制程的不便与可靠性的降低。
为解决上述弊端，业界提出利用电镀方式在电路板的电性连接垫上形成导电凸块的制程，如图3A至图3G所示。
请参阅图3A，它主要是在一表面形成有电性连接垫301与导电线路302的电路板30上形成一绝缘层31，且在该绝缘层31中形成多个开口310借以外露出该电性连接垫301。
请参阅图3B，接着在该绝缘层31表面及开口310内形成一薄金属层32。
请参阅图3C，还在该薄金属层32上形成具有开口330的电镀阻层33，外露出覆盖在电性连接垫301上的薄金属层32。
请参阅图3D，接着进行电镀制程以在该电路板30的电性连接垫300上形成导电凸块34。
请参阅图3E及图3F，之后移除该阻层33及其所覆盖的薄金属层32。
请参阅图3G，最后再在该导电凸块34表面形成一保护层35。
上述电镀方式虽可解决现有模板印刷技术问题，然而在制程中该绝缘层31开口310的尺寸(D1)及该电镀阻层33的开口330的尺寸(D2)主要均是以曝光、显影方式形成且皆十分微细，一般设备的对位精度大约是在20μm-30μm，故对位不易准确，使该电镀阻层33的开口330不易对准该绝缘层31的开口310中心，因此通常将该开口330的尺寸加大，借以降低对位的难度及制程对位精度，加大了该电镀阻层33的开口330的尺寸(D2)，即不易达到细间距(fine pitch)的电性连接垫的要求。
再者，又在制程中为使该开口310可位于电路板30的电性连接垫301上方，则该电性连接垫301的尺寸(D3)大于绝缘层31的开口310尺寸(D1)，即该电性连接垫301大于绝缘层31的开口310。该电性连接垫301的面积尺寸大，虽然该开口310小于电性连接垫301，但为使所形成的导电凸块34能有效附着于该电性连接垫301，则该开口310不能过小，如此一来，位于该绝缘层31开口310上方的电镀阻层33的开口330不易缩小，影响了细间距的要求；即该电性连接垫301的尺寸大小直接影响导电凸块34的间距大小。
因此，该电镀制程也不易于该电性连接垫上有效形成细间距的导电凸块，且若需形成细间距的导电凸块时，则必须提高绝缘层及阻层的对位精度，从而增加制程复杂度、制程所需时间以及对位难度。
再者，不论采用模板印刷或电镀方式，当诸如电性连接垫等线路的间隙持续缩减时，该电性连接垫间绝缘层将遮蔽住部分的电性连接垫面积，使外露出该绝缘层的电性连接垫尺寸更加缩小，造成后续的导电材料因结合面积太小而不易附着在该电性连接垫上，导致导电材料与电性连接垫之间的结合力不佳，同时若采用焊锡材料时更易因支撑强度不足，使在回焊时受热熔融的焊锡材料也会有溢流的现象，并且若在电性连接垫上设置大量焊锡材料以实现与外界电子装置电性连接时，为了具有足够高度，同时确保后续熔接的焊接性，则必须使用大量焊锡材料，如此不仅导致成本提高外，更由于电镀焊锡材料需要花费较长的时间，令制程所需时间增长，同时也需要相对更高的材料成本，会造成制程成本大幅提高。
因此，鉴于上述问题，如何避免现有技术中导电材料的结合强度不佳、制程复杂、对位精度要求高、不易提供细间距等问题，已成目前亟待解决的课题。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在于提供一种电路板导电凸块结构的制法，能够避免现有电镀方式形成导电结构的尺寸及间距限制、对位困难度等制程技术上的瓶颈。
本发明的次一目的在于提供一种可缩短制程时间、简化制程的电路板导电凸块结构的制法。
本发明的再一目的在于提供一种有利于提升导电凸块与电路板间的结合力与推拉力的电路板导电凸块结构的制法。
本发明的又一目的在于提供一种可在细间距的线路上形成导电结构的电路板导电凸块结构的制法。
本发明的另一目的在于提供一种电路板导电凸块结构的制法，能够避免现有模板印刷技术形成导电结构的尺寸与间距限制、费用提高及制程技术上的瓶颈。
本发明的还一目的在于提供一种可减少焊锡材料使用量、降低材料成本的电路板导电凸块结构的制法。
为达上述及其它目的，本发明提供一种电路板导电凸块结构的制法，该电路板导电凸块结构的制法步骤包括：提供至少一表面形成有导电线路的电路板，且在该电路板上形成一绝缘保护层，并在该绝缘保护层中对应该导电线路终端部分位置处形成有开口，外露出该导电线路终端部分；在该绝缘保护层及其开口表面形成一导电层；在该导电层上形成一阻层，并令该阻层具有多个开口以外露出对应该导电线路终端部分的导电层；以及在该阻层开口中对应该导电线路终端部分上电镀形成导电凸块。其中，该制法还包括移除该阻层及其所覆盖的导电层，且在该导电凸块上形成一附着层，该附着层是完整包覆该导电凸块的外露表面，当然也可在移除该阻层及导电层前利用电镀方式，在该导电凸块上表面电镀形成金属材质的附着层，提供该电路板可以通过该导电凸块电性连接电子元件。
本发明的电路板导电凸块结构包括：该电路板导电凸块结构包括：导电凸块，该导电凸块是形成于该电路板表面的导电线路终端部分上；以及附着层，该附着层是形成于该导电凸块上。
因此，本发明的电路板导电凸块结构及其制法是在形成有导电线路的电路板上，在该细线距的导电线路终端部分形成细间距的导电凸块，不是是在电路板的电性连接垫上形成导电凸块，可避免现有电镀制程中要在电性连接垫上形成导电凸块时，需要较高对位精度导致制程瓶颈，相对也可避免因降低对位要求导致不易提供细间距的导电凸块问题。另外，由于该导电凸块是形成并包覆于该导电线路终端，有效地增加彼此接触面积，进而提升导电凸块与电路板间的结合力与推拉力。同时，本发明是在导电线路表面先形成有导电层，接着借由该导电层作为电流传导路径在该导电线路终端电镀形成导电凸块，由材料成本较低且电镀速度较快的例如铜材料电镀出例如铜质的导电凸块，缩短制程所需时间，此外，还可在该导电凸块上形成成本较高的附着层(例如为焊锡材料)，供接置并电性连接电子元件，减少焊锡材料使用量，降低了材料成本，本发明可同时避免回焊过程中过多焊锡材料熔融造成架桥现象及短路问题，提供细间距的导电凸块，避免现有模板印刷技术形成导电凸块尺寸与间距的限制、费用提高及制程技术上的瓶颈。
附图说明
图1是现有覆晶元件剖面示意图；
图2是现有借由模板印刷技术在电路板的电性连接垫上沉积焊锡材料的剖面示意图；
图3A至图3G是现有电路板导电凸块结构制法的剖面示意图；
图4A至图4I是本发明的电路板导电凸块结构制法的剖面示意图；
图4I’本发明的电路板导电凸块结构制法的另一剖面示意图。
具体实施方式
实施例
图4A至图4I是本发明的电路板导电凸块结构的制法流程剖面示意图。此处须注意的是，这些附图均为简化的示意图，它是用以例示说明本发明的基本架构，因此仅显示与本发明有关的构成，且所显示之构成并非以实际实施时的数目、形状、及尺寸比例绘制，其实际实施时的数目、形状及尺寸比例为一种选择性的设计，且其构成布局形态可能更为复杂。
请参阅图4A，首先在一表面形成有电性连接垫401与导电线路402的核心电路板40上形成一绝缘层41，且在该绝缘层41中形成多个开口410以外露出该电性连接垫401。
请参阅图4B，在该绝缘层41及其开口410表面形成一导电层42，该导电层42主要作为后述电镀金属材料所需的电流传导路径，它可由金属或沉积数层金属层构成，如选自铜、锡、镍、铬、钛等单层金属、或铜-铬或锡-铅等多层金属结构，或可使用例如聚乙炔、聚苯胺或有机硫聚合物等导电高分子材料。
请参阅图4C，在该导电层42上形成一阻层43，该阻层43可以是一例如干膜或液态光阻等光阻层(Photoresist)，它是利用贴合等方式形成于该导电层42表面，再借由曝光、显影等方式加以图案化，使该阻层43形成多个要电镀的开口430，以外露出部分的导电层42，且其中至少一开口430是对应设置于该电性连接垫401位置，又该开口430的尺寸是小于绝缘层41中开口410的尺寸。
请参阅图4D，进行电镀(Electroplating)制程，借由该导电层42具有的导电特性，在进行电镀时可作为电流传导路径，在该阻层开口430中电镀形成有导电线路44，并对应于该绝缘层41的开口410中形成导电盲孔440，供该导电线路44能够电性连接到下层线路层的电性连接垫401。
请参阅图4E，接着即可移除该阻层43以及该阻层43所覆盖的导电层42。其中，由于移除该阻层43及导电层42的制程是属于现有技术，故于此不再为文赘述。
请参阅图4F，接着形成一绝缘保护层45，再借由图案化制程以形成多个开口450，使该导电线路终端部分44a显露于该绝缘保护层45。其中，该绝缘保护层45可例如是绿漆等防焊层材料制成，并借由曝光、显影等方式加以图案化，使该绝缘保护层45形成有多个开口450，且该开口450的尺寸是大于该导电线路终端部分44a，仍小于现有电性连接垫，以完全外露出该导电线路终端部分44a，借以在该细间距的导电线路上进行后续电镀制程，以于该细线距的导电线路终端部分44a形成细间距的导电凸块，而非如现有技术是在电路板的电性连接垫上形成导电凸块。
请参阅图4G，在该绝缘保护层45及其开口450处表面形成一导电层46。该导电层46主要作为后续电镀金属材料所需的电流传导路径，它可由金属、合金或沉积数层金属层所构成，或可使用例如导电高分子材料；接着在该导电层46上形成一阻层47，并加以图案化，使该阻层47形成多个要电镀的开口470，该开口470是形成于相对应该导电线路终端部分44a的位置。
请参阅图4H，进行电镀(Electroplating)制程，借由该导电层46作为电流传导路径，在该阻层47的开口470中电镀形成有导电凸块48，在该细线距的导电线路终端部分44a形成细间距的导电凸块48，而非在电路板的电性连接垫上形成导电凸块。其中，该导电凸块48的材料可以是诸如铜、锡、银、铅或其合金等，依实际操作的经验，由于铜是成熟的电镀材料且成本较低，因此，该导电凸块48由电镀铜构成较好，但非以此为限。
请参阅图4I，移除该阻层47及其所覆盖的导电层46；然后再在该导电凸块48上形成一附着层49，且该附着层49是完整包覆该导电凸块48的外露表面。其中，该附着层49的材质是选自铜、锡、铅、银、镍、金、铂、磷及其个别成份的合金，此外，该附着层49也可由一有机保焊剂(OSP)制成，借以构成本发明的导电凸块结构。当然，本发明也可在移除该阻层47及其所覆盖的导电层46前，先进行电镀制程，借以直接在该导电凸块48上表面电镀形成金属材料质的附着层49，之后，再借由该附着层49作为蚀刻挡止层，移除该阻层47及其所覆盖的导电层46(如图4I’所示)，最后再进行回焊。
由于在具有导电线路402的核心电路板40上先形成绝缘层41，并在绝缘层41上形成宽度尺寸更细的导电线路终端部分44a，再在绝缘保护层45开口宽度尺寸(D4)略大于导电线路终端部分44a的开口450内形成导电凸块(D3)，借由上述制程，可达到缩减导电凸块的尺寸与间距的目的。
本发明的电路板导电凸块结构包括：导电凸块48，该导电凸块48是形成于该电路板表面的导电线路终端部分上；以及附着层49，该附着层49是形成于该导电凸块48上，该附着层49是形成于该导电凸块48的上表面，该附着层49是完整包覆住该导电凸块48外露表面。。其中该电路板还包括一绝缘保护层，并在该绝缘保护层中对应该导电线路终端部分位置处形成有开口，以外露出该导电线路终端部分；该绝缘保护层的开口尺寸足大于该导电线路宽度，该导电凸块是完整包覆该导电线路终端部分。
该导电凸块48是由铜、锡、银、铅及其合金中的一种材料制成，该附着层49的材质是选自铜、锡、铅、银、镍、金、铂、磷及其合金中的一种材料制成。
因此，本发明的电路板导电凸块结构及其制法是在形成有导电线路的电路板上，在该导电线路终端部分形成细间距的导电凸块，而不是如现有技术在电路板的电性连接垫上形成导电凸块，避免了现有电镀制程中要在电性连接垫上形成导电凸块时需要较高对位精度导致的制程瓶颈，相对也可避免因降低对位要求导致不易提供细间距的导电凸块的问题，另外，由于该导电凸块是形成并包覆于该导电线路终端，有效地增加彼此接触面积，进而提升导电凸块与电路板间的结合力与推拉力。同时，本发明是先在导电线路表面形成导电层，接着借由该导电层作为电流传导路径在该导电线路终端电镀形成导电凸块，由材料成本较低且电镀速度较快的例如铜材料电镀出例如铜质的导电凸块，缩短了制程所需时间，此外，还可在该导电凸块上形成成本较高的附着层(例如焊锡材料)，供接置并电性连接电子元件，可减少焊锡材料使用量而降低材料成本，且本发明可同时避免回焊过程中过多焊锡材料熔融造成架桥现象及短路问题，以提供细间距的导电凸块，以及避免现有模板印刷技术形成导电凸块尺寸与间距的限制、费用提高及制程技术上的瓶颈。

Claims (17)

1.一种电路板导电凸块结构的制法，其特征在于，该电路板导电凸块结构的制法包括：
提供至少一表面形成有导电线路的电路板，且在该电路板上形成一绝缘保护层，并在该绝缘保护层中对应该导电线路终端部分位置处形成有开口，外露出该导电线路终端部分；
在该绝缘保护层及其开口表面形成一导电层；
在该导电层上形成一阻层，并令该阻层具有多个开口以外露出对应该导电线路终端部分的导电层；以及
在该阻层开口中对应该导电线路终端部分上电镀形成导电凸块。
2.如权利要求1所述的电路板导电凸块结构的制法，其特征在于，该电路板导电凸块结构的制法还包括：
移除该阻层及其所覆盖的导电层；以及
在该导电凸块上形成一附着层，且该附着层是完整包覆该导电凸块的外露表面。
3.如权利要求1所述的电路板导电凸块结构的制法，其特征在于，该电路板导电凸块结构的制法还包括：
进行电镀制程，在该导电凸块上表面形成一附着层；
移除该阻层及其所覆盖的导电层；
以及进行回焊制程。
4.如权利要求1所述的电路板导电凸块结构的制法，其特征在于，该具有导电线路的电路板制程包括：
在一表面形成电性连接垫与导电线路的核心电路板上形成一绝缘层，且在该绝缘层中形成多个开口借外露出该电性连接垫；
在该绝缘层及其开口表面形成一导电层；
在该导电层上形成一阻层，再借由图案化制程，使该阻层形成多个开口，外露出部分的导电层，其中至少一开口是对应于该电性连接垫位置；以及
进行电镀制程，在该阻层开口中电镀形成有导电线路，并对应于该绝缘层开口中形成导电盲孔，供该导电线路可以电性连接到下层电性连接垫。
5.如权利要求4所述的电路板导电凸块结构的制法，其特征在于，该绝缘保护层的开口尺寸是大于该导电线路的宽度。
6.如权利要求1所述的电路板导电凸块结构的制法，其特征在于，该导电凸块是由铜、锡、银、铅及其合金中的一种材料制成。
7.如权利要求2所述的电路板导电凸块结构的制法，其特征在于，该附着层的材质是选自铜、锡、铅、银、镍、金、铂、磷及其合金中的一种材料制成。
8.如权利要求2所述的电路板导电凸块结构的制法，其特征在于，该附着层是一有机保焊剂。
9.一种电路板导电凸块结构，其特征在于，该电路板导电凸块结构包括：导电凸块，该导电凸块是形成于该电路板表面的导电线路终端部分上；以及附着层，该附着层是形成于该导电凸块上。
10.如权利要求9所述的电路板导电凸块结构，其特征在于，该电路板还包括一绝缘保护层，并在该绝缘保护层中对应该导电线路终端部分位置处形成有开口，外露出该导电线路终端部分。
11.如权利要求10所述的电路板导电凸块结构，其特征在于，该绝缘保护层的开口尺寸是大于该导电线路的宽度。
12.如权利要求9所述的电路板导电凸块结构，其特征在于，该导电凸块是完整包覆该导电线路终端部分。
13.如权利要求9所述的电路板导电凸块结构，其特征在于，该附着层是形成于该导电凸块上表面。
14.如权利要求9所述的电路板导电凸块结构，其特征在于，该附着层是完整包覆住该导电凸块的外露表面。
15.如权利要求9所述的电路板导电凸块结构，其特征在于，该导电凸块是由铜、锡、银、铅及其合金中的一种材料制成。
16.如权利要求9所述的电路板导电凸块结构，其特征在于，该附着层的材质是选自铜、锡、铅、银、镍、金、铂、磷及其合金中的一种材料制成。
17.如权利要求9所述的电路板导电凸块结构，其特征在于，该附着层是一有机保焊剂。
CNB200510125650XA 2005-11-30 2005-11-30 电路板导电凸块结构及其制法 Active CN100534263C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200510125650XA CN100534263C (zh) 2005-11-30 2005-11-30 电路板导电凸块结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200510125650XA CN100534263C (zh) 2005-11-30 2005-11-30 电路板导电凸块结构及其制法

Publications (2)

Publication Number Publication Date
CN1980531A true CN1980531A (zh) 2007-06-13
CN100534263C CN100534263C (zh) 2009-08-26

Family

ID=38131468

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510125650XA Active CN100534263C (zh) 2005-11-30 2005-11-30 电路板导电凸块结构及其制法

Country Status (1)

Country Link
CN (1) CN100534263C (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916732A (zh) * 2010-08-06 2010-12-15 威盛电子股份有限公司 线路基板、线路基板制作工艺
CN102202827A (zh) * 2010-07-20 2011-09-28 联发软件设计(深圳)有限公司 用于多列方形扁平无引脚芯片的预上锡方法以及返修方法
US8261436B2 (en) 2009-11-06 2012-09-11 Via Technologies, Inc. Fabricating process of circuit substrate
US8302298B2 (en) 2009-11-06 2012-11-06 Via Technologies, Inc. Process for fabricating circuit substrate
CN101702400B (zh) * 2009-11-16 2012-12-12 威盛电子股份有限公司 线路基板工艺
US8549745B2 (en) 2010-07-26 2013-10-08 Via Technologies, Inc. Fabricating process of circuit substrate
CN107919547A (zh) * 2017-10-17 2018-04-17 歌尔科技有限公司 一种充电接口以及智能设备
TWI687142B (zh) * 2018-12-28 2020-03-01 南亞電路板股份有限公司 電路板結構及其製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8261436B2 (en) 2009-11-06 2012-09-11 Via Technologies, Inc. Fabricating process of circuit substrate
US8302298B2 (en) 2009-11-06 2012-11-06 Via Technologies, Inc. Process for fabricating circuit substrate
CN101702400B (zh) * 2009-11-16 2012-12-12 威盛电子股份有限公司 线路基板工艺
CN102202827A (zh) * 2010-07-20 2011-09-28 联发软件设计(深圳)有限公司 用于多列方形扁平无引脚芯片的预上锡方法以及返修方法
US8549745B2 (en) 2010-07-26 2013-10-08 Via Technologies, Inc. Fabricating process of circuit substrate
CN101916732A (zh) * 2010-08-06 2010-12-15 威盛电子股份有限公司 线路基板、线路基板制作工艺
CN101916732B (zh) * 2010-08-06 2013-01-02 威盛电子股份有限公司 线路基板、线路基板制作工艺
CN107919547A (zh) * 2017-10-17 2018-04-17 歌尔科技有限公司 一种充电接口以及智能设备
TWI687142B (zh) * 2018-12-28 2020-03-01 南亞電路板股份有限公司 電路板結構及其製造方法
CN111385970A (zh) * 2018-12-28 2020-07-07 南亚电路板股份有限公司 电路板结构及其制造方法
US10798828B2 (en) 2018-12-28 2020-10-06 Nan Ya Printed Circuit Bored Corporation Circuit board structures and methods of fabricating the same
CN111385970B (zh) * 2018-12-28 2021-09-21 南亚电路板股份有限公司 电路板结构及其制造方法

Also Published As

Publication number Publication date
CN100534263C (zh) 2009-08-26

Similar Documents

Publication Publication Date Title
US5650595A (en) Electronic module with multiple solder dams in soldermask window
CN100534263C (zh) 电路板导电凸块结构及其制法
TWI254995B (en) Presolder structure formed on semiconductor package substrate and method for fabricating the same
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
US7174630B2 (en) Method for fabricating connection terminal of circuit board
US20060252248A1 (en) Method for fabricating electrically connecting structure of circuit board
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JPH0410240B2 (zh)
US7216424B2 (en) Method for fabricating electrical connections of circuit board
CN101859752A (zh) 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法
US20060225917A1 (en) Conductive bump structure of circuit board and fabrication method thereof
US20060051952A1 (en) Method for fabricating conductive bump of circuit board
US20080185711A1 (en) Semiconductor package substrate
US20110133332A1 (en) Package substrate and method of fabricating the same
CN103748977A (zh) 部件安装印刷电路基板及其制造方法
CN1953150B (zh) 制作上面具有多个焊接连接位置的电路化衬底的方法
CN101567355B (zh) 半导体封装基板及其制法
CN101754592A (zh) 导电凸块的制造方法及具有导电凸块的电路板结构
CN100505196C (zh) 芯片电性连接结构及其制法
US7719853B2 (en) Electrically connecting terminal structure of circuit board and manufacturing method thereof
CN1980530A (zh) 电路板导电凸块结构的制法
CN101360388B (zh) 电路板的电性连接端结构及其制法
CN102823337A (zh) 具有固定的底部填充的电路板
CN1980538A (zh) 形成电路板电性连接端的制法
CN101989593A (zh) 封装基板及其制法及封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant