CN1953150B - 制作上面具有多个焊接连接位置的电路化衬底的方法 - Google Patents

制作上面具有多个焊接连接位置的电路化衬底的方法 Download PDF

Info

Publication number
CN1953150B
CN1953150B CN2006101400581A CN200610140058A CN1953150B CN 1953150 B CN1953150 B CN 1953150B CN 2006101400581 A CN2006101400581 A CN 2006101400581A CN 200610140058 A CN200610140058 A CN 200610140058A CN 1953150 B CN1953150 B CN 1953150B
Authority
CN
China
Prior art keywords
conductor
solder
metallic conductor
welding material
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101400581A
Other languages
English (en)
Other versions
CN1953150A (zh
Inventor
史蒂文·W·安德森
斯科特·P·穆尔
谢里尔·L·帕洛迈基
索恩·K·陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endicott Interconnect Technologies Inc
Original Assignee
Endicott Interconnect Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endicott Interconnect Technologies Inc filed Critical Endicott Interconnect Technologies Inc
Publication of CN1953150A publication Critical patent/CN1953150A/zh
Application granted granted Critical
Publication of CN1953150B publication Critical patent/CN1953150B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/008—Soldering within a furnace
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B23K1/203—Fluxing, i.e. applying flux onto surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0638—Solder feeding devices for viscous material feeding, e.g. solder paste feeding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126—Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种制作一电路化衬底的方法，其中通过一丝网将焊接材料(例如呈膏形式)以一个别焊料“岛”的间隔图案沉积在个别导体上。然后，将一焊料助熔剂沉积到所述“岛”上以致使其分散开并在所述导体的上表面上形成一连续焊料层。然后，所述焊料层能够耦接至一外部导体(诸如一焊料球)以形成一诸如可在一信息处理系统(诸如一个人计算机)内使用的电组合件。

Description

制作上面具有多个焊接连接位置的电路化衬底的方法
技术领域
本发明涉及形成用于将电子组件耦接至诸如印刷电路板(或卡)及芯片载体等电路化衬底上的焊接连接。本发明尤其涉及具有高度密集的集中度且因此具有极小尺寸的此种焊接连接。此外，本发明涉及电组合件，例如适于使用此种电路化衬底的信息处理系统。
同在申请中的申请案交叉参考
在2004年10月21日提出申请的序列号(S.N.)为10/968,929的申请案中，界定一种用于制作一电路化衬底的方法，其中在至少两个不同金属或金属合金导体及镀敷通孔(PTHS)上形成两个具有相同或不同冶金的焊料沉积物。在一替代实施例中，可在具有不同金属或金属合金组合物的导体及PTHS上沉积相同的焊料组合物。在每一实施例中，均使用一单个共用层(例如铜)并在第一次沉积后将其部分地移除。在这两个沉积步骤中均使用一电镀工艺(无电或电解工艺)及共用棒来沉积焊料。此申请案受让给与本发明相同的受让人。
背景技术
使用焊接在电子组件(例如半导体芯片、芯片载体、模块、电阻器、电容器、等等)与电路化衬底(例如印刷电路板及芯片载体)外表面上的导电性焊盘(或位置)之间形成电连接已众所周知。近年来，已发展出此种工艺的几种不同形式，包括(例如)：波峰焊接，其中将一带有此种组件的印刷电路板经过一熔化焊料波的顶峰；浸入波焊接，其中利用一浸没于一加热的助熔剂浴中的传统焊接波峰；及气相回流焊接，其利用存储于惰性氟化有机化合物(例如由Minnesota Mining and Manufacturing(3M)公司以名称Fluorinert销售的一族惰性氟化有机化合物)的饱和蒸气中的汽化潜热。下文中提供对各种焊接工艺的额外说明。
随着向更小组件及更高的集成电路集成密度发展的趋势的延续，当今电子工业要求诸多产品特别是利用电路化衬底的产品具有更小尺寸。顾客需要均具有增强的功能能力的更小的计算机、计算器、打印机、电话、等等。为了满足这些要求，电路化衬底制造商必须开发出用于以小心控制的量将焊料成功地(快速、相对便宜并适于批量生产)施加至极小面积上的新工艺。使这些工艺均更加复杂的是，所形成的连接决不能接近到使焊料“桥接”于毗邻连接之间、过分“凸起”(当最终焊接构造要最终耦接至一通常为球形的焊料球时尤其如此)、等等。
一普遍使用的程序-其特别用于将一半导体芯片、芯片载体或类似组件直接附接至一板或模块上-在业内称作表面安装技术(SMT)。此种技术的一种形式利用所谓焊接“预成型件”，可能包括所需焊剂，以用于施加至要制作焊接连接的位置处。此种预成型件为成型的(固化的)焊接元件，其置于指定衬底焊盘上并随后在所述组件就位后即刻对其进行加热(回流)，直至再一次发生固化且实现最终耦接(连接)为止。焊接预成型件的使用已证明对形成小尺寸且间隔紧密的焊接连接而言是相对成功的，因为可以一相对精确的方式控制包含于每一预成型件中的焊料量。然而，因为此种预成型件必须由自动放置设备处理以便在批量生产中得到有效利用，所以此种处理所需的尺寸阻止充分小型化到当今许多应用所要求的规模。
另一种已知工艺涉及将粉化焊接材料用于一呈一膏形式的粘性粘合剂中，所述膏可通过透过一模板印刷(亦简称为模印)来加以应用。将一定量的此种膏沉积到每一位置上并覆盖其上表面。虽然此过程基本上能成功地将焊料施加至具有小于其中使用焊料预成型件处的尺寸及间隔的位置，但对所施与的焊料量的控制精确度可能有限。由于与焊接相关的条件相对恶劣(主要是高温)，因此因用于挤出所述膏的模板掩模有可能受到污染、磨损及损坏，模印可能存在缺点。不规则的焊膏沉积可致使无法获得一个或多个连接，从而导致完工的最终产品(例如一上面安装有若干个组件的印刷电路板)可能被废弃及/或再加工-这是一成本非常高且因此是人们所不期望的结果。焊膏分布的不规则性也可能是因模板掩模从与正向上面沉积焊膏的衬底表面分离而引起。更进一步地，可形成的用于焊接材料的最小粒子尺寸受限于用以形成粒子本身的工艺。换句话说，较小尺寸的粒子通常是通过液体焊料的雾化及凝固而形成，从而使表面积与体积的比例随尺寸的减小而增大，此又会使在所述粒子表面上具有一固定厚度氧化物情况下的氧化物对金属体积比增大并使在具有所述粒子的膏为一给定金属填充量情况下所述膏的粘度增大。降低金属填充量及粘度又需要一更厚的模板以获得具有更高长宽比开口的所需金属体积，而此与为容纳小的形体尺寸而对模板的正常及所需的操作要求相违背，因为高长宽比模板开口(及高粘度)会降低所述膏自模板释放的能力。因此，在工艺复杂度与要求之间可能会进行折衷，从而限制了可实现的沉积物尺寸及模印分辨率以及对膏或焊料本身可能流向的位置的控制。再进一步地，焊料模印工艺及用于制作实施模印的掩模的工艺可能不支持可由通常用作电路界定过程的一部分的光刻技术形成的焊接连接位置的紧密间隔或精细节距。当需要各连接之间的间隔非常紧密时，模板与连接位置的对齐也变得困难。
此外，还已知，在制作与铜导体(铜为其中一种最普遍用于衬底电路图案中衬底焊盘、线等的金属)的焊接连接的工艺中，一些铜可能会被自所述焊盘移开并成为焊接连接材料的一部分。此在一些微电子制造应用中、特别是在经受高温作业及热循环的装置中可能会变得很重要，因为可能会形成锡-铜金属间化合物沉淀物(换句话说，当锡为焊料组合物的一部分时-此对于大多数焊料而言同样众所周知)。此外，典型焊接材料中铜的溶解度通常极小，例如仅约0.3％左右。因此，焊接材料中大部分过剩的铜将呈此种金属间化合物的形式。焊接材料中不适量的铜可使焊料的回流特性劣化。具体而言，当导体紧密间隔时，需要焊料朝在上面制作连接的导体(焊盘)“撤回”并远离毗邻的导体。此种措施也会使所述连接中的导体材料最大化并提供一稳定的焊接材料构造，甚至在最终衬底产品投入使用(例如用作计算机的一部分)后在正常或异常温度下软化时亦如此。此种回流也可受到周围衬底上少量铜的不利影响，从而使此类区域部分地润湿或桥接。目前已知的一种显而易见的解决方案是使此种铜沉积物溶解于焊料中(此往往因铜在焊接材料中的溶解度相对较低而很困难，特别是在导体也在焊接材料中提供一铜溶质源时)，以使焊料中的铜与其它材料起反应，或使用侵蚀性助熔剂。这些“溶液”通常要求更长的回流时间并甚至可能牺牲结果所形成的焊接连接的完整性。其它材料(例如金)也已知在焊料中具有低的溶解度并表现出对焊接连接及回流的类似不利影响。
在焊接技术(特别是涉及到印刷电路板的焊接技术部分)中也已知利用一焊料掩模材料。焊料掩模材料由能够耐受高回流湿度的介电材料形成，并以一界定(通过其中的开口)最终导电焊盘或信号线的图案沉积于衬底上以接纳焊料。焊料透过开口沉积至选定焊盘或线上并随后在接合正定位在衬底上的电子组件的触点或焊料球时进行回流。已知几种类型的焊料掩模材料，其包括：称作干膜焊料掩模(DFSM)材料的所述材料(实例包括由E.I.duPont de Nemours & Company以产品名称VACREL及由Shipley公司以产品名称DynaMASK销售的干膜焊料掩模(DFSM)材料)及液体可光成像材料(一实例为由上述Shipley公司以产品名称Ronascreen SPSR 5600销售的液体可光成像材料)。
在美国专利4,104,111(Mack)中，阐述一种印刷电路板制作工艺，其首先将铜化学沉积至一预先钻孔的衬底上，接着将导体堆积电镀成一期望的图案。然后使用一机械耐久性化学惰态金属通过薄镀敷钝化所述导体。为了在其中要与印刷电路进行连接的区域中提供焊料相容性，在所述区域中应用一锡/铅镀敷而使所有其它区域“去除镀敷”。然后，将剩余的裸露铜蚀刻掉。然后，施加一绝缘焊料掩模。
在美国专利4,325,780(Schulz，Sr.)中，阐述一种用以将焊料施加至一电路板的导电焊盘及孔的方法，在所述电路板中一锡-铅焊料合金层电解沉积于一铜层上。电解沉积据称避免了助熔及熔浴涂施熔融焊料中所固有的困难。因此，此专利声称对板无“严重”热冲击，避免了堵塞钻制的膛孔的可能性，并且使电路元件之间桥接及所产生短路的可能性最小化。消除助熔剂化学品的影响据说避免了将化学活性污染物引入电路板中。通常选择终端焊盘基座或融合接合金属作为一锡-铅焊料合金，但也可采用其它导电性材料，例如单独的锡、银、或在计算机电路板的情况下的金。
在美国专利4,487,654(Coppin)中，阐述一种在用作电路迹线及接地平面的裸铜上利用一焊料掩模来制造一印刷电路板的方法。所述方法包括在有选择地仅以一相对厚的锡-铅焊料镀敷涂层单独涂布焊盘及孔之前在电路迹线、接地平面、孔及电路焊盘上电镀一极薄的锡-铅涂层的步骤。在移除界定用于选择性焊料涂布的区域的镀敷抗蚀剂后，化学蚀刻所述板，紧接着对其进行机械擦洗以使其表面变粗糙并减少薄焊料镀敷的厚度。可在回流厚焊料镀敷涂层之前在电路迹线及接地平面上施加一焊料掩模。然后，对装配好的印刷电路板进行波峰焊接。
在美国专利4,528,259(Sullivan)中，阐述一种印刷电路板焊接工艺，其中借助一沉积、曝光并显影以暴露那些电路迹线位置(例如通孔及连接器焊盘)供进一步处理的液体光聚合物焊料掩模层将一焊料掩模铺设成具有一平坦的平表面。然后，在表面区域上化学沉积一极薄的铜层并在所述平坦表面上铺设一抗蚀剂层作为一覆盖绝缘层以便可在未被覆盖的电路迹线上电解镀敷一较厚的铜层。以此方式，通过对环绕所述连接器焊盘的焊料掩模层的侧壁进行镀敷来增加每一连接器焊盘周围的导电面积。另外，光聚合物平坦表面光滑且不像所述侧壁及导体焊盘区域那样强力粘附至所沉积的薄铜层，从而允许通过机械方法很容易地将所述覆盖绝缘层及所述薄铜层从所述平坦的平表面上移除。
在美国专利4,745,004(Schwerin)中，阐述一种用于通过下述方式将制品输送通过一系列制品处理站的方法及设备：沿一延伸经过所述站的路径将所述制品分别移动至沿与所述站相反的路径的相继位置，并在每一位置处将所述制品延伸至各站中并从各站中回收所述制品以对所述制品进行内部处理。所述方法及设备经设计以通过下述方式使用焊料涂布或镀敷印刷电路板的导体及通孔：将电路板安装于支架形制品夹具中，连续将所述制品夹具自一进料站沿一延伸通过一系列分别包含酸、冲洗溶液、助熔剂、焊料/油及最后清洗液体熔浴的容器的路径输送至一释放站，并将每一制品夹具向下延伸至每一容器中并从每一容器向上回收每一制品夹具。
在美国专利4,978,423(Durnwirth，Jr等人)中，阐述一种在一印刷电路板的选定部分上提供焊料的方法。首先借助一第一光阻剂层将焊料电镀在所述板的铜导体图案上。在剥除第一光阻剂后，在所述板上层压一第二光阻剂层并使其显影以暴露焊料的选定部分。选择性地剥除暴露部分。然后，在所述光阻剂保护剩余焊料的同时，使通过选择性剥除而暴露的铜经受一擦洗。然后，移除第二光阻剂。
在美国专利5,234,157(Fletcher)中，通过以手动方式将热量自一加热尖端施加至所述引线及金属化区中单独的一个来将一组件或连接器引线焊接至电路板上的一裸铜金属化区域。在施加热量时，在其中将焊料施加至所述引线及/或金属化区的区域中抽吸一真空以抽取加热焊料时所产生的任何助熔剂蒸气。同时，还将热空气引入其中正在施加焊料的区域中以使加热焊料时所产生的助熔剂蒸气保持其汽化状态以便于抽取此种蒸气，进而减少因焊接作业而产生的助熔剂残渣量。
在美国专利5,398,865(Mittag)中，阐述一种制备组件、板及诸如此类的表面供进行装配及焊接的设备及工艺。从将要焊接的表面移除氧化物及其它涂层而无需在接合前焊料涂覆所述表面。将一由一聚合物与一活化剂组成的组合物施加至所述表面，所述聚合物可热解聚。该专利陈述所述组合物能够从所述表面移除氧化物。在施加所述聚合物及活化剂后对所述表面进行加热以使所述聚合物解聚。然后，施加焊料以焊接所述表面。
在美国专利5,597,469(Carey等人)中，阐述一种其中可通过下述方式形成小的、紧密间隔的焊接材料沉积物的工艺：在一具有开口或凹槽(例如盲开口)及由所述开口或凹槽暴露的导体及/或焊盘的介电层的表面上沉积一导电材料层、以一进一步图案化的介电层来遮罩导电材料区域、将焊接材料电镀到由掩模所暴露的导电材料区域上、通过选择性蚀刻移除掩模及导电材料部分、并随后将焊料回流离开带开口介电层表面的至少一部分。还利用液体喷射及阴极搅动。据说通过在此工艺的电镀步骤之前在一浸渍熔液中以一焊接材料的一构成成分来替换导体材料可避免合成焊料沉积物中导体材料过剩。
在作为上述美国专利5,597,469的一接续部分的美国专利5,672,260(Carey等人)中，阐述一种用以在一可湿润焊接材料上形成焊料沉积物的方法，其包括下述步骤：将焊接材料电镀到一具有开口的第一非可湿润焊接材料层上一导电层的若干部分上并覆盖所述可湿润焊接材料的一部分。所述导电层的若干部分在电镀期间通过一第二非可湿润焊接材料层中的附加开口而暴露出来，这些附加开口具有大小经确定以界定一拟通过所述电镀步骤沉积的焊接材料容积的尺寸。然后，使所沉积的焊接材料回流离开第一非可湿焊接材料层表面的一部分。
在美国专利5,863,812(Manteghi)中，阐述一种用于制作一芯片大小封装的方法，其包括形成一由一介电层及安置于其上的一高导电层组成的层压衬底的步骤。在所述介电层中钻孔。将一所需图案施加至所述导电层。形成一由一小硅片及安置于其上的一绝缘层组成的芯片结构。将金凸块施加至焊盘的顶表面。通过孔及金凸块将所述层压衬底粘接至所述芯片结构。在所述层压衬底的导电层的顶表面上施加一焊料掩模以形成选择性焊料区。最后，将焊料球附着至所述选择性焊料区。
在美国专利5,873,511(Shapiro)中，通过将一焊料条放置成与球格栅阵列载体的顶表面接触来实现焊“球”在球格栅阵列封装中的布置。当被激活时，一瞄准离散位置中焊料的激光脉动允许将焊料传送至一与激光输出对齐的载体上的一“点”阵列中的金“点”。有选择的焊料布置是可行的并且通过使用激光二极管棒或光纤扇将焊料同时传送至阵列中的多个点可实现越来越高的通过量。整个工艺被描述为能够通过使焊料条连续经过一沿一路径(沿此路径焊料条移动至其中载体及焊料条移动成并置的位置)设置的回收站而实现自动化。使用一带有一充填有焊膏的孔图案的透明条允许容易地将焊料传送至与激光束对齐的载体上的金点或岛。
在美国专利6,022,466(Tamarakin等人)中，阐述一种用于在一多层印刷电路板上镀金的工艺。在一实施例中，在板的外表面上选择用于在其上镀金的第一铜器件及用于在其上镀铜的第二铜器件。第一铜器件内部连接至第二铜器件。在第一及第二铜器件上沉积一抗蚀剂。遮罩第二铜器件，同时暴露一包含第一铜器件的区域。从所述区域蚀刻铜。移除第一铜器件上的抗蚀剂。然后，在第一铜器件上镀金。
在美国专利6,586,683(Arrington)中，阐述制作一印刷电路板的方法，所述印刷电路板包括一电绝缘衬底、及形成于所述衬底的一顶面上的第一、第二及第三组导体。所述方法包括在一组导体上形成一氧化物层、在所述氧化物层上形成一焊料掩模、在另一组导体上形成一复合层、并在剩下一组导体的至少一部分上形成一焊料层。使用一共用棒作为所述方法的一部分。该专利论及所述导体可为不同冶金。
在美国专利6,645,841(Kever)中，阐述在一集成电路封装中选择性地施加焊料“凸块”。在一焊料凸块集成电路封装工艺中有选择地施加这些焊料凸块以便能够有效地禁用一电路的若干部分。可使用多个焊料掩模(每一所需焊料凸块图案一个)来将所述凸块有选择地施加至一小芯片或施加至所述衬底，或根据所述电路中哪些部分将为现用及哪些部分将被禁用而以其它方式将这些凸块应用于多个图案中。
如通过下文将了解，本发明提供一种用于制作诸如芯片载体及印刷电路板的电路化衬底的新颖且独特的工艺，其中将焊料层施加至各导体的导电表面地方式使得实质性减少了焊料的“拱起”，并由此确保一适当表面供一触点(例如一焊料球)可接合至其以最终电耦接至其上具有所述焊料球的组件。可使用最少的焊料，同时仍然确保使用一精细焊料层对每一导体的大致整个导电表面进行有效润湿。本文中所定义的工艺能够借助传统制造设备连同至少一特定设计用于与所述传统制造设备迅速兼容使用的其它元件来实施，从而确保相对减少与此种处理相关的成本。从下文说明中可辨别本发明的其它优点。
据信此种工艺代表了电路化衬底技术中的一重大进步。
发明内容
因此，本发明的一主要目的是提高电路化衬底技术。
本发明的另一目的是提供一种用于以一适于批量生产的简便方式将焊接材料施加至金属导体上的新颖且独特的方法。
本发明的再一目的是提供一种能够以一高密度图案在导体上提供此种焊料镀敷。
本发明的再一目的是提供一种基本上可使用传统制造设备成功实施的方法，从而确保节省使用此方法制造的产品的成本。
本发明的再一目的是提供一种以可与当前光刻工艺媲美的大小及间隔形成焊接连接的方法。
本发明的再一目的是提供即使在高温下也具有稳定形状的最终焊接连接。
根据本发明的一方面，提供一种制作一电路化衬底的方法，其包括：提供一上面具有一第一表面的衬底；以一间距图案在所述第一表面上提供多个金属导体；将一其中具有多个开口图案的丝网对准在所述第一表面上，以使所述开口图案中所选图案与所述金属导体中所选导体对准；通过所述多个开口图案中的所选开口将一数量的焊接材料沉积到所选金属导体上，以使此焊接材料不完全覆盖所述金属导体；将一数量的焊剂材料沉积到上面具有所述数量的焊接材料的所述金属导体中的所选导体上，以使所述焊接材料散开并形成一实质上完全覆盖所述金属导体的层；及随后加热所形成的层。
附图说明
图1-3及6-8为高度放大的剖面侧视图，其图解说明根据本发明一实施例制作一电路化衬底的各个步骤。
图4及5为图1-3及6-8的视图的放大比例的局部平面图，其图解说明能够在本发明所用丝网中使用的多个开口图案的实例。
图9为一剖面侧视图且与图1-3及6-8呈相同比例，其图解说明根据本发明一实施例将使用本发明的教示形成于一衬底导体上的焊料与一电子组件的一外部导体耦接以形成一电组合件；及
图10为一透视图，其图解说明一能够使用根据本发明教示制作的电路化衬底的信息处理系统。
具体实施方式
为了更好地理解本发明以及本发明的其他和进一步的目的、优点和能力，本文结合上述图式参照以下所揭示内容和随附权利要求。在各图中将使用相同的数字编号来标识这些图式中相同的元件。
本文使用的术语“导体”意指一金属焊盘、线(有时在所属技术中称作“迹线”)或类似部件，其位于一衬底上且上面适于施加焊接材料以便可在所述焊盘、线或类似部件与另一导电性元件(例如一与一芯片或芯片载体相关联的焊料球)之间形成一焊接连接。
本文使用术语“电镀”意指包括无电及电解镀敷方法二者，或二者各种方面的一组合。如已知，此种处理的最简单形式包括通过一电解液从一阴极传送电流以将镀敷金属的正离子带至一阴极。然后，所述电流与所述阴极产生的负电子结合且变成金属涂层。所述金属涂层结合至所述阴极且因此电镀过程完成。可以一简单公式来解释此种镀敷原理：
M+1+ye-1-＞M°
其中M代表镀敷金属(M电荷因每一金属类型而异)，且y等于抵消所述电荷所需的电子数量。这些结合起来便构成最终金属涂层或M(度)。本发明最重要的方面之一在于：其允许在一金属导体的表面上形成一离散的、精确数量的焊料，而无需在此种形成之前电镀所述导体，但所述电镀在用于衬底(例如印刷电路板及芯片载体)的许多传统导体中通常是必需的。
本文使用术语“电路化衬底”意在包括具有至少一(且较佳多个)介电层且其上具有多个金属导体的衬底。此种衬底还可包括一个或多个在最终产品中用作信号、接地及/或电源层的内部导体层。在许多情况下，此种衬底还可包括多个镀敷通孔(PTHS)。适合用在此种衬底中的介电材料的实例包括玻璃纤维加强型环氧树脂(某些在所属技术中被称作“FR-4”介电材料)、聚四氟乙烯(特氟隆)、聚酰亚胺、聚酰胺、氰酸盐树脂、可光成像材料、及其它类似材料。此种材料的一较佳实例由本发明受让人EndicottInterconnect Technologies，Inc.以产品名称“DriClad”(“DriClad”为Endicott InterconnectTechnologies，Inc.的注册商标)生产。如果使用内部导体层，则这些内部导体层通常为例如铜或铜合金的金属，且可包括镀敷冶金，例如其选定部分上的镍及金。用于衬底的内部导体的较佳金属为铜或铜合金。进一步实例将在下文中予以更详细阐述。如果用于所述结构的介电材料为一可光成像材料，则对其进行光成像或光图案化并显影以显露出所需电路图案，包括如何PTHS(如果利用)。所述介电材料可经幕涂或网涂，或可作为干膜提供。可光成像材料的最终固化提供了一韧性电介质基础，从而在所述基础上形成所需电路。一具体的可光成像介电组合物的实例包括一从约86.5％至约89％的固体含量，所述固体包括：约27.44％的PKHC，一苯氧基树脂；41.16％的Epirez5183，一四溴双酚A；22.88％的Epirez SU-8，一八官能环氧双酚A甲醛线性树脂；4.85％的UVE 1014光敏引发剂；0.07％的乙基紫染料；0.03％的FC 430，一来自3M公司的氟化聚醚非离子表面活性剂；3.85％的Aerosil 380，一来自Gegussa AG(企业地点在德国的杜塞尔多夫)的非晶二氧化硅，以提供所述固体含量。存在一约为总可光成像介电组合物的约11％至13.5％的溶剂。据信，本发明的教示还适用于所谓“挠性”电路(其使用例如聚酰亚胺的介电材料)及使用陶瓷或其它非聚合物型介电层的电路，后者的一实例为上面适于安装一个或多个半导体芯片的所谓多层陶瓷(MLC)模块。
本文中使用的术语“电子组件”意指诸如半导体芯片、电阻器、电容器之类的组件，所述组件适合定位在诸如印刷电路板等衬底的外部导电表面上并可使用(例如)印刷电路板的内部及/或外部电路电耦接至其他组件以及彼此电耦接。
本文使用术语电组合件意指至少一个本文所定义的电路化衬底与至少一个与之电耦接且形成所述组合件一部分的电子组件间的组合。习已知此种组合件的实例包括包含一半导体芯片作为所述电组件的芯片载体，所述芯片通常定位在所述衬底上并耦接至所述衬底外表面上的布线(例如，焊盘)或使用一个或多个通孔耦接至内部导体。或许人们最熟知的此种组合件是传统的印刷电路板(PCB)，其具有诸如电阻器、电容器、模块(包括一个或多个芯片载体)等安装在其上面且耦接至所述PCB的内部电路的数个外部组件。此类芯片载体的一实例由本发明受让人Endicott InterconnectTechnologies，Inc.公司以产品名称“HyperBGA”销售。HyperBGA为Endicott InterconnectTechnologies，Inc.公司的一注册商标。
在图1中，显示一衬底19，其包括一其上具有多个导体23的介电材料层21。衬底19被显示成其最简单形式，意味着其可包括更多的介电材料层及比其中所示的五个导体更多的导体。所述衬底也可包括一个或多个将在根据本文中的教示形成的最终电路化衬底中用作电源、接地及/或信号层的内部导体层。如上面所引用的数个专利中的一个或多个所例示，此类额外的介电及导电层在所属技术中众所周知，且认为没有必要予以进一步说明。虽然只显示了五个导体23，但本发明不限于此。在一实例中，可根据对最终产品的操作要求在衬底上表面上形成总共多达约10,000个导体。例如，如果拟将所述衬底用作一芯片载体且上面安装有一个或多个半导体芯片，则可能需要此相对高的数量。或者，如果所述衬底拟要作为一PCB，且需要在上面安装及耦接一个或多个包括一芯片载体(或多个载体)在内的电子组件，则可能需要此一高数量。用于层21的较佳介电材料由上述材料其中之一构成，其中包括玻璃纤维加强型环氧树脂、聚四氟乙烯、聚酰亚胺、聚酰胺、氰酸盐树脂、可光成像材料或者所述材料中的两种或两种以上的一组合。具体提及的“DriClad”介电材料为一较佳实例。目前想像所述介电材料也可为陶瓷或类似的非聚合材料，或者也可为一甚薄于传统PCB衬底层厚度的薄挠性材料。后者的一实例为上述聚酰亚胺材料，其传统上用在诸多“挠性”衬底中，但并不常用于更厚的传统PCB衬底中。
在一实施例中，层21可具有一从约30微米(um)至约60μm的厚度，而每一导体23具有一从约12um至约25μm的厚度。这些导体也较佳为圆柱形状，因此从顶部看去呈一圆形(环形)形状。图4及5中以幻影显示此一形状。在此实施例中，每一导体均具有一约550μm的直径并与最近的毗邻导体相隔大约450μm。以本文中所定义方式成功覆盖以焊料层的此尺寸导体的此种非常紧密间隔证明了本发明在高密度电路图案上实现此类焊料沉积的能力。导体23较佳为裸铜或铜合金，且不包括在其上镀敷另外的冶金(例如镍或金)。这些导体可通过下述方式形成：首先将一铜或铜合金片粘接至层21并随后使所述片经受传统光刻处理，其中沉积、曝光并“显影”去掉一光阻剂材料，留下一铜或铜合金的开口图案供后续蚀刻。因此，将此种暴露的铜或铜合金蚀刻掉，留下所示剩余的导体图案。或者，可使用称作全板酸镀敷铜工艺来形成所述导体，接着进行衬底电路化。所形成的导体图案经设计以容纳拟安装于衬底上并与衬底耦接的关联电子组件的对应导体图案。此种图案在PCB及芯片载体技术中已众所周知且认为没有必要进一步说明。
在图2中，一焊料掩模25被显示为沉积于毗邻所示导体23的介电层21上。较佳地，将掩模25以固体层形式沉积于层21的大致整个上表面上并随后使用传统光刻处理对其进行曝光及显影以暴露所有金属导体。通过这种方式，所述焊料掩模将环绕每一导体并如图2中所描绘的单个实例所示只留下导体的上表面(或其多个部分)暴露出来。在一实例中，此种焊料掩模可为由内华达州卡森市的Taiyo America公司以产品名称“PSR4000”销售的焊料掩模。这种掩模(如果使用)较佳仅为从约15μm至约40μm厚。然而，值得注意的是，此厚度大到足以使掩模的上表面至少高出对应导体的上暴露表面15μm。此据认为具有如下重要性：确保最终拟在导体上形成的薄焊料层将不具有一在所述层加热后使其延伸超出所述掩模的上表面的厚度。然而，在下文将更详细界定的屏蔽操作期间，焊膏的最初高度可高于焊料掩模25的对应高度，因为后续加热导致最初存在于所述膏中的一些或基本上全部挥发物被移除。本发明中可使用其它焊料掩模材料，包括其它干膜焊料掩模(DFSM)材料(实例包括由E.I.duPont deNemours & Company以产品名称“VACREL”及由Shipley公司以产品名称“DynaMASK”销售的干膜焊料掩模材料)以及液体可光成像材料(一实施为由上述Shipley公司以产品名称“Ronascreen SPSR 5600”销售的液体可光成像材料)。因此应了解，这些材料并非限制本发明。
在图3中所示的本发明下一步骤中，使用一其中具有针对透过其接收所述膏的每一个选定导体以一既定图案设定的多个开口35的丝网33，将一数量的焊接材料沉积到每一导体23的顶面上。丝网33较佳由镍(一传统丝网材料)构成，并具有一从约25μm至约100μm的厚度。利用传统丝网印刷步骤(包括使用一橡皮滚子)进行此沉积。丝网中仅第一开口(或一系列开口)被显示充填(有穿过所述开口到达导体23的上表面上的对应焊接材料31)，但应了解，当橡皮滚子37沿所示方向行进时，其余开口也将允许焊接材料31穿过到达导体23上。焊接材料31较佳为一已知63∶37锡∶铅组合物，且呈膏形式。其它焊料组合物也能够用于本发明，其中包括最近开发出的无铅焊料。此种焊料的实例包括由铋-锡、铋-锡-铁、锡-银、锡-金、锡-银-锌、锡-银-锌-铜、锡-铋-银、锡-铜、锡-铜-银、锡-铟-银、锡-锑、锡-锌、锡-锌-铟、基于铜的焊料及其合金组成的焊料。
图4及5代表能够用作接收焊料的每一个别导体位置的开口图案(及因此形成于导体23上的对应焊料“岛”图案)的两个实例。在图4中，提供总共二十个在丝网33中沿对角线方向定向的开口35。此特定图案还将这些开口描绘成沿垂直及水平方向定向。在图5中，在丝网33′中形成较少(此处仅二十个)开口，这些开口占据一大致呈矩形的3x 4网格图案。所述多个开口图案应被理解为仅代表容许在本发明中使用的数个图案的实例且因此本发明不仅限于这些图案。本发明也不仅限于每一图案的任何特定数量的此种开口。例如，根据相关联导体焊盘上表面的总尺寸、所沉积焊膏的粘度等等，每一图案中可包括从约三个至约五十个开口35。每一导体的总焊膏沉积中每一个的较佳焊料体积在从约四十至约七十立方密耳(0.000,000,040至0.000,000,070立方英寸)的范围内。如同上述，这些体积也可不同。值得注意的是，焊料沉积物39分别具有一从约25μm至约35μm的沉积厚度，结果是，这些沉积物凸出超过毗邻掩模25的对应上表面。如上所示，且如下文将进一步解释，此种沉积物包括与此种焊膏相关的挥发物。对所形成层(图8中的41′)的后续加热使这些挥发物被移除，以致于被加热层41′的高度将小于周围掩模25的高度。在一实例中，据信层41′的厚度将因回流期间所产生的热量而大约减少百分之三十。举例而言，当使用上文所界定的焊膏量时，焊料掩模上表面可比被回流焊料层41′的上表面高约5μm至约25μm。
在图7中，一液体焊料助熔剂材料41被沉积到焊膏沉积物39的图案上。在一实例中，可使用一歧管43，所述歧管具有多个喷嘴作为其一部分。在最简单的形式中，可使用一手持式气刷装置。以后者举例而言，可使用一可从美国伊利诺斯州Badger AirBrush公司购买的外部混合单动气刷，型号250(此装置指示其能够在约十五p.s.i至约五十p.s.i范围内的低压下涂施其内含物)。这些实例仅为代表性，因为可使用不同的敷料器、诸如具有更少或更多喷嘴的歧管43的歧管(每一导体只包括一个)、等等。较佳的焊料助熔剂材料由Alpha Metals以产品名称“有机助熔剂3355-11”焊接材料销售，Alpha Metals为Cookson Electronics的一部分，其在新泽西州的新泽西市拥有一经营场所。可使用其它焊料助熔剂材料，其中包括产品名称为“10-4202液体焊料助熔剂”及“10-4216液体焊料助熔剂”的焊料助熔剂材料，这两种焊料助熔剂材料可从纽约州Champlain的Abra Electronics购买。助熔剂施加过程代表本发明的一重要方面。已发现，如果在太高压力下施加助熔剂，则会出现过度的焊料分散以致于焊料中的至少一些会流到毗邻掩模上。并且不可能在导体上产生一均匀的最终焊料层。在一实施例中，沉积助熔剂的一“精细喷镀”以致于助熔剂小滴或粒子以刚好足以使焊膏大致均匀地分散在导体的上表面上而不向上流到掩模上的压力接触焊膏沉积物。助熔剂施加还导致组合的焊料与助熔剂材料在导体的上表面上大致均匀地“变成灰色”，从而进一步指示层厚度的大体均匀性。喷镀是如此精细以致于其也可称作雾化。在室温下施加助熔剂。此助熔剂施加的结果是形成一由包括现已掺合在一起的分散焊料及助熔剂在内的大致均匀厚度的焊接材料组成的大致连续层41′。此层41′显示于图8中。
一旦层41′已形成，较佳即刻对其进行加热以逐出上述挥发物。在此加热之前，层41′可能超过周围掩模的高度，但所定义，所述加热驱散挥发物，且在一实例中，导致层41′的厚度减少约百分之三十。值得注意的是，层41′的此减少厚度是如此以致于毗邻掩模变高，从而延伸超出被加热层的毗邻上表面。进一步值得注意的是，此被加热层为可被称作“大致均匀厚度”的层。应了解，用于界定加热后的焊料层41′的术语“大致均匀厚度”意指包括存在一较小的“圆顶”。换句话说，所述圆顶(通常位于所述层的近似中心内)在高度上是如此小以致于其最上表面并未凸出超过掩模25的对应上表面的平面。此与在焊料中形成一将凸出超过掩模的上表面的显著圆顶形成明显对比。本文中所形成的焊料层也具有一可基本防止此种过度圆顶形成的厚度。在一实例中，焊料层41′在加热后可具有一从约八nm至约二十um范围内的厚度。
在图9中，此一外部导体(即一焊料球51)被显示成定位于所形成焊料层41′顶上且对所述焊料及导体进行加热(回流)以使这两者粘接并形成一电连接。在一实例中，所述导体为从一电组件(例如一半导体芯片53)的底表面延伸出的数个焊料球51中的一个。如所说明，此种导体的数量以及等待导体的对应数量取决于特定组件的物理性质。图9中所描绘的构造仅旨在表示层41′的焊料粘接至外部导体这一事实。假如与对应焊料球的材料相比焊料层41′包含更多的材料，则自然会产生一明显不同于所示构造的构造。作为一第二回流操作，对焊接材料及焊料球的所述加热(回流)将较佳发生在对焊料层41′的上述初始加热后。然而，较佳的方法是对层41′内的焊接材料进行加热并使其冷却及固化，然后进行此第二回流及耦接。如果此处所形成的衬底将要最终存储及/输送至其中将进行焊料球耦接的另一工作站，则需要在耦接前对焊料层41′单独进行加热。换句话说，焊料耦接可在焊料层形成且其冷却至固化点之后进行，或者另一选择是，其可与此种耦接同时进行。本发明的独特教示允许存在这两种可能性。在本发明的一实例中，可通过下述方式实现对作为一单独层(无焊料球)的焊料层41′的加热：将衬底定位于一标准对流烘箱内并根据所使用焊料的熔解温度将其加热到一从约200摄氏度℃至约250摄氏度℃的温度达一三十秒的时间周期。在一其中使用上述63∶37锡∶铅组合物的实例中，将烘箱设置于一约220摄氏度℃至约230摄氏度℃的温度下达所述时间周期。
如所提及，焊料层41′能够粘接至除所示焊料球外的其它外部导体。例如，也可将焊料粘接至一例如可形成一双列直插式封装(DIP)电子组件或类似组件的一部分的金属引线。而且，在形成电连接后，可移除焊料掩模25。在一实例中，可使用一由苯甲醇构成的已知“剥离”溶液来移除此掩模材料。
在图10中，显示一根据本发明一实施例的信息处理系统121。系统121可包括一个人计算机、主计算机、计算机服务器、或类似装置，其中数种类型在所属技术中已众所周知。如本文中所教示，系统121适于在其内部且因此作为其一部分包括一个或多个本文中所教示的其上具有形成上述电组合件的电组件的电路化衬底。以此形式，电路化衬底(由编号107代表)可为一PCB、一芯片载体或类似结构。一定位于其上的电组件由编号105代表。此组合件与系统的电路的电耦接是使用在制造现今的计算机、服务器等时通常所使用的传统装配工艺完成的，因此据信没有必要进行进一步的说明。进一步说，所隐藏的组合件也可安装于一更大的PCB或其它衬底上，一实例为一具有更大尺寸的“母板”，假如需要这样一种板的话。(这些组件显示为隐藏是因为其被包容在机箱内部且因此位于一设计用于容纳形成系统121一部分的各种电组件和其他组件的一合适机箱123的后面)。如果作为此一“母板”，衬底107通常将进一步包括诸多附加电组合件，其中包括其上面安装的附加印刷电路“卡”，而此种附加“卡”又可能包括附加电子组件作为其一部分。因此，应看到并理解，根据本文独特的教示制造的电路化衬底可在数个不同的结构内被用作一更大系统的一部分(例如信息处理系统121)。相信没有必要予以进一步的说明。
虽然本文已显示和阐述了本发明当前据认为较佳的实施例，但所属领域的技术人员可明显看出，可在不背离由随附权利要求书所界定的本发明范围的前提下对本发明做各种改动和修改。

Claims (16)

1.一种制作一电路化衬底的方法，所述方法包括：
提供一上面具有一第一表面的衬底；
以一间隔图案将多个金属导体提供于所述衬底的所述第一表面上；
将一其中具有多个开口图案的丝网对准在所述衬底的所述第一表面上，以使所述开口图案中的选定开口与所述金属导体中的选定导体对准；
将一数量的焊接材料沉积穿过所述丝网的所述多个开口图案中的所述选定开口并沉积到所述金属导体中的所述选定导体上，以使所述焊接材料不完全覆盖所述金属导体；
将一数量的焊料助熔剂材料沉积到其上面具有所述数量的焊接材料的所述金属导体中的所述选定导体上以使所述焊接材料分散并形成一完全覆盖所述金属导体中所述选定导体中每一个的焊料层；及
对所述完全覆盖所述金属导体中所述选定导体中每一个的焊料层进行加热。
2.如权利要求1所述的方法，其中所述电路化衬底具有至少一介电层，所述介电层由一选自由下列材料组成的材料群组的材料提供：玻璃纤维加强型环氧树脂、聚四氟乙烯、聚酰亚胺、聚酰胺、氰酸盐树脂、可光成像材料及其组合。
3.如权利要求1所述的方法，其中以裸铜或铜合金形式提供所述金属导体。
4.如权利要求1所述的方法，其中所述将所述数量的焊接材料穿过所述丝网的所述开口的所述选定开口并沉积在所述金属导体中所述选定导体上以使所述焊接材料不完全覆盖所述金属导体是使用一焊料印刷操作实现的。
5.如权利要求4所述的方法，其中以膏形式沉积所述数量的焊接材料。
6.如权利要求1所述的方法，其中所述将所述数量的焊料助熔剂材料沉积在其上面具有所述数量的焊料的所述金属导体中所述选定导体上以使所述焊料分散并覆盖所述金属导体是使用所述数量的焊料助熔剂材料的精细喷镀或雾化实现的。
7.如权利要求6所述的方法，其中以液体形式沉积所述焊料助熔剂材料。
8.如权利要求1所述的方法，其中对所述焊接材料的所述加热是通过对流加热实现的。
9.如权利要求8所述的方法，其中所述加热是在一从200摄氏度℃至250摄氏度℃的温度下实现的。
10.如权利要求1所述的方法，其进一步包括：在所述将所述数量的所述焊接材料穿过所述丝网内所述多个开口图案中所述选定开口沉积在所述金属导体中所述选定导体上之前，提供毗邻并围绕所述金属导体中的所述选定导体的焊料掩模。
11.如权利要求10所述的方法，其中沉积于所述金属导体中所述选定导体上的所述焊料是以膏形式沉积的，所述膏形式具有一比所述焊料掩模的对应高度大的高度以便凸出超过所述焊料掩模，且在所述加热后所述焊料层的厚度是使得所述焊料层将具有一比所述焊料掩模的所述对应高度小的高度。
12.如权利要求1所述的方法，其中所述丝网中具有所述开口的所述图案以便针对其上对准有所述丝网的所述金属导体中的每一个提供所述开口的所述图案的每一个，以便通过所述开口沉积多个个别数量的所述焊接材料以在所述金属导体中所述选定导体的每一个上形成彼此间隔的所述焊接材料的沉积物。
13.如权利要求1所述的方法，其中所述金属导体上不包括镀敷冶金。
14.如权利要求1所述的方法，其进一步包括将所述焊料层的每一个电连接至至少一电子组件的一相应外部导体以形成一电组合件。
15.如权利要求14所述的方法，其中所述电子组件的所述外部导体为焊料球。
16.如权利要求14所述的方法，其进一步包括将所述电组合件定位在一信息处理系统内并将所述电组合件电耦接至所述信息处理系统的所述电路，以使所述电组合件成为所述信息处理系统的一部分。
CN2006101400581A 2005-10-20 2006-10-11 制作上面具有多个焊接连接位置的电路化衬底的方法 Expired - Fee Related CN1953150B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/253,659 2005-10-20
US11/253,659 US20070090170A1 (en) 2005-10-20 2005-10-20 Method of making a circuitized substrate having a plurality of solder connection sites thereon

Publications (2)

Publication Number Publication Date
CN1953150A CN1953150A (zh) 2007-04-25
CN1953150B true CN1953150B (zh) 2010-06-09

Family

ID=37984411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101400581A Expired - Fee Related CN1953150B (zh) 2005-10-20 2006-10-11 制作上面具有多个焊接连接位置的电路化衬底的方法

Country Status (4)

Country Link
US (1) US20070090170A1 (zh)
JP (1) JP2007116145A (zh)
CN (1) CN1953150B (zh)
TW (1) TW200740326A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103250236B (zh) * 2010-11-22 2016-09-14 同和电子科技有限公司 接合材料及接合体以及接合方法
CN103874320B (zh) * 2012-12-17 2017-02-01 纬创资通股份有限公司 电路板及电路板的制造方法
CN104427755A (zh) * 2013-08-23 2015-03-18 富葵精密组件(深圳)有限公司 软性电路板及其制作方法
CN107079587B (zh) 2014-09-09 2020-07-14 迈康尼股份公司 用于施加焊膏焊剂的方法和装置
DE102015119487A1 (de) * 2015-11-11 2017-05-11 Endress + Hauser Gmbh + Co. Kg Verfahren zum Stabilisieren des Widerstands zwischen Leiterbahnen
DE102018201974A1 (de) * 2018-02-08 2019-08-08 Siemens Aktiengesellschaft Verfahren zum Herstellen einer Baueinheit sowie Verfahren zum Verbinden eines Bauteils mit einer solchen Baueinheit
US11033990B2 (en) * 2018-11-29 2021-06-15 Raytheon Company Low cost approach for depositing solder and adhesives in a pattern for forming electronic assemblies
CN114451073A (zh) * 2019-07-22 2022-05-06 阿沙芬堡应用技术大学 具有改进的可焊性的电连接焊盘
CN114833414B (zh) * 2022-05-30 2023-11-28 深圳大学 一种基于铜蒸汽沉积进行不锈钢真空焊接的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5435732A (en) * 1991-08-12 1995-07-25 International Business Machines Corporation Flexible circuit member
CN1158006A (zh) * 1995-11-30 1997-08-27 洛克希德马汀公司 具有降低应力成模衬底部分的挠性层的高密度互连电路模件
US6531664B1 (en) * 1999-04-05 2003-03-11 Delphi Technologies, Inc. Surface mount devices with solder
US6740822B2 (en) * 2001-03-23 2004-05-25 Kabushiki Kaisha Toshiba Printed circuit board having footprints, circuit module having a printed circuit board, and method of manufacturing a printed circuit board

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104111A (en) * 1977-08-03 1978-08-01 Mack Robert L Process for manufacturing printed circuit boards
US4402448A (en) * 1978-10-12 1983-09-06 Cooper Industries, Inc. Mass soldering system
US4325780A (en) * 1980-09-16 1982-04-20 Schulz Sr Robert M Method of making a printed circuit board
US4487654A (en) * 1983-10-27 1984-12-11 Ael Microtel Limited Method of manufacturing printed wiring boards
US4528259A (en) * 1983-11-10 1985-07-09 Sullivan Donald F Printed wiring boards with solder mask over bare copper wires having large area thickened circuit pad connections
US4745004A (en) * 1987-01-08 1988-05-17 Schwerin Thomas E Method and apparatus for transporting circuit or other work units being processed
US4978423A (en) * 1988-09-26 1990-12-18 At&T Bell Laboratories Selective solder formation on printed circuit boards
JP2939887B2 (ja) * 1989-06-29 1999-08-25 セイコーインスツルメンツ株式会社 光パターン認識装置
JP3086066B2 (ja) * 1991-10-29 2000-09-11 富士通株式会社 クリーム状はんだの印刷方法及び電子部品のソルダリング方法
US5234157A (en) * 1992-11-02 1993-08-10 At&T Bell Laboratories Soldering method and apparatus
US5398865A (en) * 1993-05-20 1995-03-21 Electrovert Ltd. Preparation of surfaces for solder joining
US5591941A (en) * 1993-10-28 1997-01-07 International Business Machines Corporation Solder ball interconnected assembly
US5917157A (en) * 1994-12-12 1999-06-29 Remsburg; Ralph Multilayer wiring board laminate with enhanced thermal dissipation to dielectric substrate laminate
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
US5863812A (en) * 1996-09-19 1999-01-26 Vlsi Technology, Inc. Process for manufacturing a multi layer bumped semiconductor device
JPH10256714A (ja) * 1997-03-11 1998-09-25 Sony Corp 半田バンプ形成方法
US5873511A (en) * 1997-05-08 1999-02-23 Shapiro; Herbert M. Apparatus and method for forming solder bonding pads
US6022466A (en) * 1998-07-20 2000-02-08 Unisys Corporation Process of plating selective areas on a printed circuit board
US6586683B2 (en) * 2001-04-27 2003-07-01 International Business Machines Corporation Printed circuit board with mixed metallurgy pads and method of fabrication
US6645841B2 (en) * 2001-11-16 2003-11-11 Hewlett-Packard Development Company, L.P. Selective solder bump application
JP3802824B2 (ja) * 2002-03-05 2006-07-26 日本特殊陶業株式会社 配線基板の製造方法
US6958106B2 (en) * 2003-04-09 2005-10-25 Endicott International Technologies, Inc. Material separation to form segmented product
JP3918779B2 (ja) * 2003-06-13 2007-05-23 松下電器産業株式会社 非耐熱部品のはんだ付け方法
US7271484B2 (en) * 2003-09-25 2007-09-18 Infineon Technologies Ag Substrate for producing a soldering connection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5435732A (en) * 1991-08-12 1995-07-25 International Business Machines Corporation Flexible circuit member
CN1158006A (zh) * 1995-11-30 1997-08-27 洛克希德马汀公司 具有降低应力成模衬底部分的挠性层的高密度互连电路模件
US6531664B1 (en) * 1999-04-05 2003-03-11 Delphi Technologies, Inc. Surface mount devices with solder
US6740822B2 (en) * 2001-03-23 2004-05-25 Kabushiki Kaisha Toshiba Printed circuit board having footprints, circuit module having a printed circuit board, and method of manufacturing a printed circuit board

Also Published As

Publication number Publication date
CN1953150A (zh) 2007-04-25
US20070090170A1 (en) 2007-04-26
TW200740326A (en) 2007-10-16
JP2007116145A (ja) 2007-05-10

Similar Documents

Publication Publication Date Title
CN1953150B (zh) 制作上面具有多个焊接连接位置的电路化衬底的方法
US7350298B2 (en) Method for fabricating circuit board with conductive structure
US5492266A (en) Fine pitch solder deposits on printed circuit board process and product
JP3469686B2 (ja) プリント回路基板上にはんだを付着させる方法およびプリント回路基板
KR100257420B1 (ko) 결합 재료 범프에 의해 상호접속되는 시스템
US6653563B2 (en) Alternate bump metallurgy bars for power and ground routing
US20080017410A1 (en) Method for forming a plated microvia interconnect
CN101002515A (zh) 通过直接写入技术制造电子电路器件的方法
CN101996902A (zh) 半导体器件的制造方法
US20120228013A1 (en) Defective conductive surface pad repair for microelectronic circuit cards
US7216424B2 (en) Method for fabricating electrical connections of circuit board
JP2003298220A (ja) 回路基板および電子機器、およびそれらの製造方法
US20060099727A1 (en) Method of making a circuitized substrate having a plurality of solder connection sites thereon
US7340829B2 (en) Method for fabricating electrical connection structure of circuit board
US6303881B1 (en) Via connector and method of making same
CN1980531A (zh) 电路板导电凸块结构及其制法
US6722275B2 (en) Reservoir stencil with relief areas and method of using
US20080020602A1 (en) Electrically Connecting Terminal Structure of Circuit Board and Manufacturing Method Thereof
US6148512A (en) Method for attaching an electronic device
US5863406A (en) Method of manufacturing a printed circuit board
US20080241359A1 (en) Method of making circuitized substrate with selected conductors having solder thereon
US6707145B2 (en) Efficient multiple power and ground distribution of SMT IC packages
US20070281388A1 (en) Selective metal surface treatment process and apparatus for circuit board and resist used in the process
US7159758B1 (en) Circuit board processing techniques using solder fusing
KR100589071B1 (ko) 프린트 배선 기재 및 전해 주석계 합금 도금 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20121011