KR100589071B1 - 프린트 배선 기재 및 전해 주석계 합금 도금 방법 - Google Patents

프린트 배선 기재 및 전해 주석계 합금 도금 방법 Download PDF

Info

Publication number
KR100589071B1
KR100589071B1 KR1020020007627A KR20020007627A KR100589071B1 KR 100589071 B1 KR100589071 B1 KR 100589071B1 KR 1020020007627 A KR1020020007627 A KR 1020020007627A KR 20020007627 A KR20020007627 A KR 20020007627A KR 100589071 B1 KR100589071 B1 KR 100589071B1
Authority
KR
South Korea
Prior art keywords
plating
tin
based alloy
plating layer
less
Prior art date
Application number
KR1020020007627A
Other languages
English (en)
Other versions
KR20020067002A (ko
Inventor
마쯔무라야스노리
마끼따히데아끼
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20020067002A publication Critical patent/KR20020067002A/ko
Application granted granted Critical
Publication of KR100589071B1 publication Critical patent/KR100589071B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Abstract

본 발명은 창형 석출물의 발생이 없는 주석계 합금 도금을 갖는 프린트 배선 기재 및 전해 주석계 합금 도금 방법을 제공하는 것을 과제로 한다.
절연 기재(11)와, 이 절연 기재(11)의 한 쪽면에 도전층(20)으로 형성된 배선 패턴(12)을 구비하고, 상기 배선 패턴(12)의 적어도 일부에 주석계 합금으로 이루어지는 주석계 합금 도금층(25)을 구비하는 프린트 배선 기재(10)에 있어서, 상기 주석계 합금 도금층(25)의 평균 도금 피막 입경이 2 ㎛ 이하이다.
창형 석출물, 주석계 합금 도금층, 프린트 배선 기재, 절연 기재, 배선 패턴

Description

프린트 배선 기재 및 전해 주석계 합금 도금 방법{PRINTED WIRING BOARD AND ELECTROLYTIC TIN-BASED ALLOY PLATING METHOD}
도1은 본 발명의 제1 실시 형태에 관한 가요성 배선 기재의 개략 평면도.
도2는 도1의 가요성 배선 기재에 전자 부품을 장착한 상태의 A-A' 단면도.
도3은 본 발명의 주석계 합금 도금 방법을 실시하기 위한 도금 장치를 도시한 개략 사시도.
도4는 본 발명의 주석계 합금 도금 방법의 일예를 설명하기 위한 도면.
도5는 본 발명의 주석계 합금 도금 방법을 실시할 때의 펄스 전압의 인가 상태를 도시한 설명도.
도6은 본 발명의 제1 실시예의 배선부의 확대도.
도7은 본 발명의 비교예의 배선부의 확대도.
도8은 본 발명의 제2 실시예의 주석계 합금 도금층 표면의 SEM 사진을 도시한 도면.
도9는 본 발명의 제2 실시예의 주석계 합금 도금층 표면의 SEM 사진을 도시한 도면.
도10은 본 발명에 있어서의 평균 도금 피막 입경을 측정하는 방법을 도시한 설명도.
도11은 종래 기술에 관한 전해 주석 도금 방법에 의해 프린트 배선 기재에 주석계 합금 도금을 행한 경우의 배선부의 확대도.
도12는 도11의 창형 석출물을 확대하여 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
3 : 창형 석출물
10 : 가요성 배선 기재
11 : 절연 필름
12 : 배선 패턴
13 : 스프로킷 구멍
14 : 디바이스측 접속 단자
15 : 입력측 외부 접속 단자
16 : 출력측 외부 접속 단자
17 : 솔더 레지스트층
20 : 도전층
25a : 제1 도금층
25b : 제2 도금층
본 발명은 전자 부품을 장착하기 위해 이용하는 배선 패턴의 적어도 일부에 주석계 합금 도금을 실시한 프린트 배선 기재 및 프린트 배선 기재로의 전해 주석계 합금 도금 방법에 관한 것이다. 또한, 프린트 배선 기재라 함은 경질의 절연 기재를 이용한 강성 배선 기재나 가요성이 있는 필름을 절연 기재로 한 가요성 배선 기판을 말하고, 가요성 배선 기재로서는 TAB(테이프 자동화 본딩; Tape Automated Bonding), COF(칩 온 필름; Chip On Film), CSP(칩 사이즈 패키지; chip size package), BGA(볼 그리드 어레이), μ-BGA(μ-볼 그리드 어레이), FC(플립 칩), QFP(쿼드 플랫 패키지; Quad Flat Package) 등에 이용되는 필름 캐리어 테이프를 들 수 있다.
일렉트로닉스 산업의 발달에 수반하여, IC(집적 회로), LSI(대규모 집적 회로) 등의 전자 부품을 장착하는 프린트 배선판의 수요가 급격하게 증가하고 있지만, 전자 기기의 소형화, 경량화, 고기능화가 요구되어 이들 전자 부품의 장착 방법으로서, 최근에는 TAB 테이프, COF 테이프, CSP 테이프 등의 필름 캐리어 테이프를 이용한 장착 방식이 채용되고 있다.
이와 같은 프린트 배선 기재 중 가요성 배선 기재는 일반적으로 연속된 절연 필름 상에 금속박을 접착, 라미네이트하는 것 또는 스퍼터링이나 진공 증착법 혹은 무전해 구리 도금에 의해 매우 얇은 도전층을 설치하고, 이 도전층 상에 전기 구리 도금을 실시하는 공정을 경유하여 적층 기판을 제작하고, 제작된 적층 기판을 포토 리소그래피법에 의해 소정의 패턴으로 형성한 후 다시 표면 마무리 전기 도금을 행함으로써 제조된다. 이러한 가요성 배선 기재는 절연 필름 상에 도체층 및 도체층 표면 마무리용의 전기 도금층으로 이루어지는 배선 패턴을 갖는 것이 된다.
이와 같은 전기 도금에 의한 도금층으로서는 주석 또는 주석 합금으로 이루어지는 주석계 합금이 이용되고 있다. 예를 들어, 종래부터 일반적으로는 주석-납 합금이 이용되고 있고, 또한 국제적인 납자유화에 의해 주석-납 합금 대신에 주석 비스무트 합금 등이 이용되고 있다.
이와 같은 주석계 합금의 도금에 있어서는, 배선 패턴으로부터 면방향으로 창형(槍狀) 석출물이 다수 발생한다는 문제가 있다. 예를 들어, 도11 및 도12에 도시한 바와 같이 레지스트(01)가 설치되어 있지 않은 영역에 복수 배열된 배선 단자(02)의 폭방향으로 돌출하도록 창형 석출물(03)이 발생한다. 이러한 창형 석출물(03)은 긴 것에서는 50 ㎛ 이상이 되므로, 단자간에서 쇼트하는 사태도 발생하고, 수율을 대폭으로 저하시킨다는 문제가 있다. 이와 같은 문제는 특히 고밀도화된 배선 패턴에 있어서는 치명적인 문제가 되어, 수율에 심각한 영향을 미치는 것이 쉽게 예상된다.
본 발명은 이와 같은 사정에 비추어 창형 석출물의 발생이 없는 주석계 합금 도금을 갖는 프린트 배선 기재 및 전해 주석계 합금 도금 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하는 본 발명의 제1 형태는 절연 기재와, 그 절연 기재의 한 쪽면에 도전층으로 형성된 배선 패턴을 구비하고, 상기 배선 패턴의 적어도 일부에 주석계 합금으로 이루어지는 주석계 합금 도금층을 구비하는 프린트 배선 기 재에 있어서, 상기 주석계 합금 도금층의 평균 도금 피막 입경이 2 ㎛ 이하인 것을 특징으로 하는 프린트 배선 기재에 있다.
이러한 제1 형태에서는 주석계 합금 도금층의 평균 도금 피막 입경이 2 ㎛ 이하이므로, 창형 석출물이 거의 발생하지 않으며, 배선 단자간의 쇼트 등의 우려도 없는 것이다.
본 발명의 제2 형태는 제1 형태에 있어서, 상기 주석계 합금 도금층의 도금 두께가 35 ㎛ 이하인 것을 특징으로 하는 프린트 배선 기재에 있다.
이러한 제2 형태에서는 주석계 합금 도금층의 도금막이 35 ㎛ 이하이므로 창형 석출물이 더욱 발생하기 어렵다.
본 발명의 제3 형태는 제1 또는 제2 형태에 있어서, 상기 주석계 합금이 주석-비스무트 합금인 것을 특징으로 하는 프린트 배선 기재에 있다.
이러한 제3 형태에서는 주석-비스무트 합금으로 이루어지는 배선 패턴에 있어서 창형 석출물의 발생이 거의 없다.
본 발명의 제4 형태는 제1 내지 제3 중 어느 한 형태에 있어서, 상기 절연 기재가 가요성을 갖는 필름인 것을 특징으로 하는 프린트 배선 기재에 있다.
이러한 제4 형태에서는 창형 석출물의 발생이 없는 주석계 합금 도금층을 갖는 가요성 배선 기재가 된다.
본 발명의 제5 형태는 제1 내지 제4 형태 중 어느 한 형태에 있어서, 상기 주석계 합금 도금층이 펄스 전압을 인가한 전해 도금에 의해 형성된 것인 것을 특징으로 하는 프린트 배선 기재에 있다.
이러한 제5 형태에서는 펄스 전압을 인가한 전해 도금에 의해 평균 도금 피막 입경이 2 ㎛ 이하인 주석계 합금 도금층이 용이하게 형성되어 창형 석출물의 발생이 유효하게 방지된다.
본 발명의 제6 형태는 프린트 배선 기재의 배선 패턴의 적어도 일부에 주석계 합금으로 이루어지는 주석계 합금 도금층을 형성할 때에, 도금 전극 사이에 펄스 전압을 인가하는 것을 특징으로 하는 전해 주석계 합금 도금 방법에 있다.
이러한 제6 형태에서는 펄스 전압을 인가한 전해 도금을 실시함으로써, 창형 석출물의 발생이 유효하게 방지된 주석계 합금 도금층이 형성된다.
본 발명의 제7 형태는 제6 형태에 있어서, 상기 도금 전극 사이에 펄스 전압을 인가하는 데 직류 전압을 규칙적으로 단속시키는 쵸퍼를 사용하는 것을 특징으로 하는 전해 주석계 합금 도금 방법에 있다.
이러한 제7 형태에서는 직류 전압을 규칙적으로 단속시키는 쵸퍼를 사용함으로써, 비교적 용이하게 펄스 전압을 인가할 수 있다.
본 발명의 제8 형태는 제6 또는 제7 형태에 있어서, 상기 펄스 전압은 인가 시간 전체에 대한 통전 시간의 비인 듀티비(D)가 1/2 이하가 되도록 인가되는 것을 특징으로 하는 전해 주석계 합금 도금 방법에 있다.
이러한 제8 형태에서는 상기 펄스 전압이 듀티비(D)가 1/2 이하가 되도록 인가됨으로써, 창형 석출물의 발생이 유효하게 방지된 주석계 합금 도금층이 형성된다.
본 발명의 제9 형태는 제6 또는 제7 형태에 있어서, 상기 펄스 전압은 인가 시간 전체에 대한 통전 시간의 비인 듀티비(D)가 1/3 이하가 되도록 인가되는 것을 특징으로 하는 전해 주석계 합금 도금 방법에 있다.
이러한 제9 형태에서는 상기 펄스 전압이 듀티비(D)가 1/3 이하가 되도록 인가됨으로써, 창형 석출물의 발생이 유효하게 방지된 주석계 합금 도금층이 형성된다.
본 발명의 제10 형태는 제6 내지 제9 중 어느 한 형태에 있어서, 상기 주석계 합금 도금층의 평균 도금 피막 입경을 2 ㎛ 이하로 하는 것을 특징으로 하는 전해 주석계 합금 도금 방법에 있다.
이러한 제10 형태에서는 펄스 전압을 인가한 전해 도금을 실시하여 주석계 합금 도금층의 평균 도금 피막 입경을 2 ㎛ 이하로 함으로써, 창형 석출물의 발생이 유효하게 방지된 주석계 합금 도금층이 형성된다.
본 발명의 제11 형태는 제6 내지 제10 중 어느 한 형태에 있어서, 상기 주석계 합금 도금층의 도금 두께를 35 ㎛ 이하로 하는 것을 특징으로 하는 전해 주석계 합금 도금 방법에 있다.
이러한 제11 형태에서는 펄스 전압을 인가한 전해 도금을 실시하여 주석계 합금 도금층의 도금 두께가 35 ㎛ 이하로 함으로써, 창형 석출물의 발생이 유효하게 방지된 주석계 합금 도금층이 형성된다.
본 발명의 제12 형태는 제6 내지 제11 형태 중 어느 한 형태에 있어서, 상기 프린트 배선 기재의 일부를 도금액에 침지한 상태에서 펄스 전압을 인가함으로써, 상기 배선 패턴의 일부에 상기 주석계 합금 도금층을 형성하는 것을 특징으로 하는 전해 주석계 합금 도금 방법에 있다.
이러한 제12 형태에서는 프린트 배선 기재의 배선 패턴의 일부에만 용이하게 주석계 합금 도금층을 형성할 수 있다.
본 발명의 제13 형태는 제6 내지 제12 형태 중 어느 한 형태에 있어서, 상기 프린트 배선 기재는 가요성을 갖는 필름으로 이루어지는 절연 기재 위에 상기 배선 패턴을 갖는 것을 특징으로 하는 전해 주석계 합금 도금 방법에 있다.
이러한 제13 형태에서는 창형 석출물의 발생이 없는 주석계 합금 도금층을 갖는 가요성 배선 기재를 제조할 수 있다.
이하, 본 발명의 일실시 형태에 관한 가요성 배선 기재를 그 제조 방법 및 사용예와 함께 설명한다. 물론, 본 발명은 이에 한정되는 것이 아님은 물론이다.
도1에는 제1 실시 형태에 관한 가요성 배선 기재의 개략 평면, 도2에는 전자 부품을 장착한 상태의 A-A' 단면을 도시한다.
도1 및 도2에 도시한 바와 같이, 본 실시 형태의 가요성 배선 기재(10)는 TAB 테이프이고, 테이프형의 절연 필름(11)의 한 쪽면에 복수의 배선 패턴(12)이 연속적으로 형성되어 있다. 절연 필름(11)은 폭방향 양측에 이송용의 스프로킷 구멍(13)을 일정 간격으로 두고, 일반적으로는 이송되면서 IC 등의 전자 부품(30)이 장착되어 전자 부품(30) 장착 후, 각 배선 패턴(12)마다 절단된다. 이와 같은 가요성 배선 기재(10)는 전자 부품(30)이 장착된 후 각 배선 패턴(12)마다 절단되는 경우와, 각 배선 패턴(12)마다 절단된 후, 전자 부품(30)이 장착되는 경우가 있다. 또한, 테이프형 상태의 경우도, 각 배선 패턴(12)마다 절단한 경우도, 가요성 배선 기재(10)이고, 전자 부품(30)의 장착 유무도 상관 없다.
또한, 절연 필름(11)의 폭방향 양단부에는 스프로킷 구멍(13)이 마련되어 있지만, 절연 필름(11)에 스프로킷 구멍(13)과 함께 위치 맞춤을 위한 관통 구멍, 불량 패키지 표시, 패키지 외형 등의 다양한 목적에 맞춰진 관통 구멍이 형성되어 있어도 좋다.
배선 패턴(12)은 장착하는 전자 부품(30)과 접속하는 디바이스측 접속 단자(14)와, 외부와 접속하는 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)를 구비하고, 이들을 제외한 영역이 솔더 레지스트층(17)에 의해 씌워져 있다.
여기서, 절연 필름(11)으로서는 가요성을 갖는 동시에 내약품성 및 내열성을 갖는 재료를 이용할 수 있다. 이러한 절연 필름(11)의 재료로서는 폴리에스테르, 폴리아미드, 폴리이미드 등을 들 수 있고, 특히 비페닐 골격을 갖는 전방향족 폴리이미드[예를 들어, 상품명 : 유피렉스 ; 우베고오산(가부시끼가이샤)]가 바람직하다. 또한, 절연 필름(11)의 두께는 일반적으로는 25 내지 125 ㎛, 바람직하게는 50 내지 75 ㎛이다.
이와 같은 절연 필름(11)은 배선 패턴(12)의 소정의 영역에 디바이스 홀(18)이 펀칭에 의해 형성되어 있다. 배선 패턴(12)의 디바이스측 접속 단자(14)는 디바이스 홀(18)의 모서리로부터 디바이스 홀(18) 내로 돌출하도록 설치되어 있고, 이 디바이스측 접속 단자(14)에는 예를 들어, 금(Au)으로 이루어지는 범프(31)를 거쳐서 전자 부품(30)이 접속되어 있다. 상세하게는 전자 부품(30)은 디바이스 홀(18)보다도 작은 외형을 갖고, 전자 부품(30)의 전극(32)에 실시된 범프(31)를 거쳐서 디바이스 홀(18) 내로 돌출한 디바이스측 접속 단자(14)와 전기적으로 접속되어 있다.
배선 패턴(12)은 절연 필름(11)에 형성된 디바이스 홀(18) 및 스프로킷 구멍(13) 등이 형성된 한 쪽면에 일반적으로는 구리나 알루미늄으로 이루어지는 도전체박 등의 도전층(20)을 패터닝함으로써 형성된다. 이와 같은 도전층(20)은 절연 필름(11) 상에 직접 적층해도 접착제층을 거쳐서 열압착 등에 의해 형성해도 좋다. 도전층(20)의 두께는, 예를 들어 6 내지 70 ㎛, 바람직하게는 8 내지 35 ㎛이다. 도전체박으로 이루어지는 도전층(20)으로서는 구리박이 바람직하다.
또한, 절연 필름(11) 상에 도전체박을 설치하는 것이 아닌, 도전체박에 예를 들어, 폴리이미드 전구체를 도포하고, 소성하여 폴리이미드 필름으로 이루어지는 절연 필름으로 하는 것도 가능하다.
또한, 절연 필름(11) 상에 설치된 도전층(20)은 포토 리소그래피법에 의해 디바이스측 접속 단자(14), 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)를 포함하는 배선 패턴(12)으로서 패터닝된다. 즉, 포토 레지스트층을 도포한 후, 포토 레지스트층을 포토 마스크를 거쳐서 에칭액으로 화학적으로 용해(에칭 처리)하여 제거하고, 또한 포토 레지스트를 알카리액 등으로 용해 제거함으로써 도전체박을 패터닝한다.
또한, 절연 필름(11) 상의 폭방향 양측에는 배선 패턴(12)에 연속하여, 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)의 각각에 걸쳐서 도금 리드(21) 및 이들을 서로 도통하는 도통부(22)가 패터닝되어 있다. 이들은 후술하는 도금시에 사용되는 것으로, 그 후 제거할 수 있는 영역에 형성되어 있다.
계속해서, 이와 같이 에칭에 의해 패터닝된 배선 패턴(12) 상에는 솔더 레지스트 재료 도포액이 도포되고, 소정의 패터닝에 의해 솔더 레지스트층(17)이 형성된다.
또한, 솔더 레지스트층(17)에 의해 씌워져 있지 않은 배선 패턴(12) 상, 즉 디바이스측 접속 단자(14), 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16) 상에는 도금층(25)이 형성된다. 구체적으로는, 디바이스측 접속 단자(14) 상에는 주석으로 이루어지는 제1 도금층(25a)이 설치되고, 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16) 상에는 주석으로 이루어지는 제1 도금층(25a)과 이 위에 주석-비스무트 합금으로 이루어지는 제2 도금층(25b)이 설치되어 있다.
본 실시 형태에서는 주석으로 이루어지는 제1 도금층(25a)은 무전해 도금으로 형성하고, 주석-비스무트 합금으로 이루어지는 제2 도금층(25b)은 상세한 설명은 후술하는 본 발명에 관한 전해 주석계 합금 도금 방법에 의해 형성했다. 또한, 주석으로 이루어지는 제1 도금층(25a)도 본 발명에 관한 전해 주석계 합금 도금 방법에 의해 형성해도 좋다.
여기서, 주석계 합금 도금층인 제1 및 제2 도금층(25a 및 25b)의 평균 도금 피막 입경은 2 ㎛ 이하이고, 도금 두께는 각각 35 ㎛ 이하, 바람직하게는 10 ㎛ 이하이다. 이에 의해, 제1 및 제2 도금층(25a 및 25b)에는 창형 석출물이 거의 발생 하고 있지 않으며, 디바이스측 접속 단자(14), 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)의 배선 단자간의 쇼트는 전혀 없다.
이와 같은 평균 도금 피막 입경은 2 ㎛ 이하이고, 도금 두께는 각각 35 ㎛ 이하, 바람직하게는 10 ㎛ 이하인 주석계 합금 도금층의 형성 방법은 특별히 한정되지 않고, 적어도 평균 도금 피막 입경은 2 ㎛ 이하가 되도록 도금하면 창형 석출물은 대부분 생성되는 일은 없다. 실험 결과, 적어도 평균 도금 피막 입경을 2 ㎛ 이하로 하고, 또한 필요에 따라 도금 두께를 35 ㎛, 바람직하게는 10 ㎛ 이하로 하면, 길이가 10 ㎛를 초과하는 창형 석출물은 대부분 발생되지 않는 것이 확인되었다.
이와 같은 평균 도금 피막 입경이 2 ㎛ 이하가 되는 도금층을 형성하는 도금 방법으로서는 후술하는 바와 같이 펄스 전압을 인가하여 도금하는 본 발명의 도금 방법 외에 도금액에 첨가제를 첨가하여 평균 도금 피막 입경을 작게 하는 방법을 고려할 수 있다. 이와 같은 첨가제로서는, 예를 들어 아민 알데히드의 반응 생성물인 RPAA 등을 들 수 있다. 또한, 이와 같은 첨가제를 첨가하여 형성한 주석계 합금 도금층은 첨가제를 첨가하지 않고 형성한 경우와 비교하여 무르게 되어 굽힘 강도가 저하하는 등의 결점을 갖는다.
다음에, 본 발명에 관한 주석계 합금 도금 방법을 실시하기 위한 도금 장치의 일예를 도3을 참조하면서 설명한다.
도3에 도시한 바와 같이, 도금 장치(40)는 도금액(41)을 보유 지지하는 도금조(42)와, 이 도금조(42) 내에 설치되어 양극을 구성하는 전극(43)을 갖는다.
또한, 도금조(42)는 본 실시 형태의 필름 캐리어 테이프로 이루어지는 연속되는 절연 필름(11), 즉 표면에 도전층(20)을 패터닝한 배선 패턴(12)이 설치된 연속되는 절연 필름(11)이 그 내부에서 기립한 상태에서 도금액(41) 속에 침지되면서, 도시하지 않은 반송 수단에 의해 연속적으로 반송되도록 대략 직사각형 단면 형상으로 길이 방향으로 연장되는 홈통 형상으로 구성되어 있다. 즉, 도금조(42)의 길이 방향 양측 벽(42a)에 각각 슬릿부(42b)가 설치되어 있고, 절연 필름(11)은 이 도금조(42)의 길이 방향 한 쪽 벽(42a)에 설치된 슬릿부(42b)로부터 도금조(42) 내의 폭 방향 대략 중앙부를 길이 방향으로 반송되고, 다른 쪽 벽(42a)에 설치된 슬릿부(42b)를 거쳐서 도금조(42)의 외측으로 반송되도록 되어 있다. 또한, 이 도금조(42)에는 도시하지 않은 순환 장치에 의해 새로운 도금액이 공급되도록 되어 있고, 액면의 높이는 항상 일정한 위치로 보유 지지되어 있다.
도금 장치(40)에서는, 음극(캐소드)은 가요성 배선 기재(10)의 배선 패턴(12)을 구성하는 도전층(20)이고, 이 도전층(20)은 도금 리드(21)를 거쳐서 예를 들어 도금조(42)의 외측에 설치되는 롤형상의 접촉 부재(45)에 도통하고, 접촉 부재(45)는 각각 전원(46)에 접속되어 있다.
여기서, 전원(46)은 전극(43)과 접촉 부재(45) 사이에 펄스 전압을 인가하는 것으로, 직류 전원(47)과 쵸퍼(48)를 구비하는 것이다. 즉, 전원(46)은 직류 전원(47)의 직류 전압을 쵸퍼(48)에 의해 규칙적으로 단속시킴으로써, 펄스 전압을 전극(43)과 접촉 부재(45) 사이에 인가하는 것이다. 또한, 펄스 전압의 인가 수단은 이에 한정되는 것은 아니며, 펄스 전압을 발생시키는 여러가지 수단을 사용할 수 있다.
다음에, 이와 같은 도금 장치(40)를 이용하여 제2 도금층(25b)을 형성하는 본 발명에 관한 도금 방법에 대해 설명한다. 우선, 도4에 도시한 바와 같이 배선 패턴(12)의 입력측 외부 접속 단자(15)측을 하부 방향으로 하여 가요성 배선 기재(10)를 도금 장치(40)에 배치한다. 즉, 배선 패턴(12)의 입력측 외부 접속 단자(15)만이 도금 액(41)에 침지하도록 가요성 배선 기재(10)를 도금 장치(40)에 배치한다. 그리고, 이 가요성 배선 기재(10)를 연속적으로 이동시키면서 전기 도금을 행한다. 이 때, 전극(43)과 접촉 부재(45) 사이에는 직류 전원(47)에 의해 소정의 펄스 전압을 인가한다. 이에 의해, 입력측 외부 접속 단자(15)의 제1 도금층(25a) 상에만 제2 도금층(25b)이 형성되지만, 창형 석출물은 대부분 발생하지 않아, 입력측 외부 접속 단자(15)의 배선 단자간의 쇼트는 전혀 없다. 또한, 제2 도금층(25b)은 평균 도금 피막 입경은 2 ㎛ 이하이고, 도금 두께가 35 ㎛ 이하이다.
상술한 도금 장치(40)에서는 도금하는 영역만을 도금액(41)에 침지하여 도금을 행하였지만, 도금하는 영역 이외를 패킹이나 레지스트로 마스킹하여, 예를 들어 전체를 도금액(41)에 침지하여 도금하도록 해도 좋다.
이와 같은 주석계 합금 도금 방법에 있어서의 펄스 전압의 인가 조건은 창형 석출물이 생성되지 않고, 기본적인 특성을 구비한 도금막을 형성할 수 있는 조건이면 된다. 일반적으로는, 펄스 전압은 인가 시간 전체에 대한 통전 시간의 비인 듀티비(D)가 1/2 이하, 바람직하게는 1/3 이하로서 반복 인가하도록 하면, 창형 석출 물이 발생하지 않는 도금층이 형성된다. 여기서, 듀티비(D)는 이하의 식으로 정의되어 도5에서 표시된다.
Figure 112003017494079-pat00013
여기서, Ton은 펄스 전압 통전 시간, Toff는 펄스 전압 중단 시간이다.
이와 같이 함으로써, 배선 패턴(12)의 솔더 레지스트층(17)이 형성되어 있지 않은 영역, 즉 도금액(41)에 침지된 피도금부인 입력측 외부 접속 단자(15)에 주석계 합금 도금으로 이루어지는 제2 도금층(25b)을 창형 석출물을 발생시키는 일 없이 형성할 수 있다.
또한, 본 실시 형태에서는 주석계 합금 도금층으로서 주석-비스무트 합금 도금(비스무트 농도가 5 내지 20 ％ 정도)을 채용했다. 주석-비스무트 합금은 납이 없는 땜납으로서 유망한 것이고, 비스무트 농도를 5 내지 20 ％로 고농도로 함으로써 납땜과 동등한 융점을 갖는 도금층을 얻을 수 있다.
또한, 이와 같은 주석-비스무트 합금 도금을 실시하는 도금 장치(40)에서는 도금액(41)의 비스무트가 제2 도금층(25b)으로서 석출되므로, 항상 일정한 비스무트 농도의 제2 도금층(25b)을 형성하기 위해서는 도금액(41)에 비스무트 화합물을 보충할 필요가 있다. 이 비스무트 화합물로서는 예를 들어 알칸 술폰산계 또는 알카놀 술폰산계의 3가의 비스무트 화합물을 들 수 있다. 이와 같은 비스무트 화합물을 도금액(41) 속에 보충함으로써, 일정한 비스무트 농도(약 5 내지 20 ％)의 조성인 주석-비스무트 합금으로 이루어지는 제2 도금층(25b)을 용이하게 형성할 수 있다.
또한, 본 실시 형태에서는 가요성 배선 기재(10)로서 TAB 테이프를 예시했지만, 물론 이에 한정되지 않고 본 발명을 T-BGA(Tape Ball Grid Array) 테이프, 테이프 CSP(Chip Size Package), ASIC(Application Specific Integrated Ciruit) 테이프 등의 각종 반도체 패키지 등에 적용할 수 있는 것은 물론이다.
(제1 실시예)
상술한 바와 같은 TAB 테이프인 가요성 배선 기재(10)의 배선부, 즉 디바이스측 접속 단자(14), 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)상 이외의 부분에 솔더 레지스트층(17)을 설치하고, 디바이스측 접속 단자(14), 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16) 상에, 무전해 도금에 의해 주석으로 이루어지는 제1 도금층(25a)을 설치하고, 그 후 어닐 처리한 것을 준비했다.
이와 같은 TAB 테이프에 상술한 도금 장치(40)를 이용하여 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)에 주석-비스무트 합금(비스무트 5중량 ％)으로 이루어지는 제2 도금층(25b)을 형성했다.
상세하게는, 도금 장치(40)의 도금액(41)으로서 5중량 ％ Bi-Sn 합금 도금액(이시하라 야꾸힝샤제 ; PF-05M을 기초로 함)을 이용하여, 40 ℃로 보유 지지하여 TAB 테이프의 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16) 중 어느 한 쪽을 침지하고, 전극(43)과 접촉 부재(45) 사이에 전류 밀도 10A/dm2, 듀티 비(D) ＝1/3(Ton ＝ 45 msec, Toff ＝ 90 msec)의 펄스 전압을 인가하여 두께 10 ㎛인 제2 도금층(25b)을 형성했다. 마찬가지로 하여, 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)의 다른 쪽에도 제2 도금층(25b)을 형성했다. 또한, 전극(43)으로서는 Sn 전극을 이용했다.
이와 같이 형성한 제2 도금층(25b)을 갖는 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)를 현미경으로 관찰한 결과를 도6에 도시한다. 도6으로부터 알 수 있듯이, 제2 도금층(25b)에는 창형 석출물은 확인되지 않고, 제2 도금층(25b)을 형성한 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)도 요철이 적은 샤프한 것이었다. 또한, 제2 도금층(25b)의 평균 도금 피막 입경은 평균 1.68 ㎛였다.
여기서, 평균 도금 피막 입경은 도10에 도시한 바와 같이 주사 현미경(SEM) 사진으로부터 구했다. 즉, 대각선(a, b)의 실제 길이를 측정하여 이를 α라 하고(＝ α), 다음에 그 대각선 상에 있는 결정립의 갯수를 측정하여 이를 β라 하여(＝ β), 이 α 및 β를 이용하여 평균 입경 ＝α/β를 구했다.
(비교예)
도금할 때에, 전극(43)과 접촉 부재(45) 사이에 전류 밀도 10A/dm2의 직류 전압을 인가한 이외는 실시예와 마찬가지로 하여 두께 10 ㎛의 주석-비스무트 합금으로 이루어지는 도금 피막을 형성했다.
이러한 도금 피막을 갖는 배선부를 실시예와 마찬가지로 형미경으로 관찰한 결과를 도7에 도시한다. 도7로부터 알 수 있듯이, 비교예의 도금 피막에는 길이가 50 ㎛를 초과하는 창형 석출물(3)이 확인되고, 또한 다수의 짧은 창형 석출물도 확인되어 도금 피막을 갖는 배선부의 형상도 요철이 많은 것이었다.
(제2 실시예)
16 중량 ％ Bi-Sn 합금 도금액(이시하라 야꾸힝샤제 ; PF-05M을 기초로 함)을 이용하여 전류 밀도를 출력 단자측에서 15 A/dm2, 입력 단자측에서 13 A/dm2, 듀티비(D) ＝ 1/4(Ton ＝ 10 msec, Toff ＝ 30 msec)로 한 이외는 제1 실시예와 마찬가지로 주석-비스무트 합금 도금을 실시했다. 도금 두께는 5 내지 6 ㎛를 목표로 했다. 또한, 전극(43)으로서는 표면에 Pt 도금을 실시한 Pt 전극을 이용했다.
400 m, 1100 m 및 1700 m 처리한 후, 각각 14개씩 배선 패턴의 28 배선 단자분을 현미경으로 관찰하고, 창형 석출물의 수 및 크기를 측정했다. 결과를 표1에 나타낸다. 또한, 각각 처리품의 주사 현미경(SEM) 사진을 도8 및 도9에 도시한다. 또한, 평균 도금 피막 입경은 제1 실시예와 마찬가지로 측정했다.
창형 석출물의 수(크기 ㎛별) 평균 도금 피막 입경 ㎛
11 내지 20 21 내지 30 31 내지 40 41 내지 50 51 이상 합계
초기 1 0 0 0 0 1 1.62
400 m 후 1 0 0 0 0 1 1.66
1100 m 후 4 0 0 0 0 4 1.81
1700 m 후 1 0 0 0 0 1 1.66
(제1 내지 제9 시험예)
절연 필름 상에 설치한 구리 도전층 상에 주석의 무전해 도금을 실시한 테스 트 샘플(배선용 단자를 28개 가짐)에, 5 ％ Bi-Sn 합금 도금의 도금액(이시하라 야꾸힝샤제 ; PF-05M을 기초로 함)을 이용하여 하기 조건 하에서 전해 도금을 실시했다. 그 후, 도금 두께, 도금층의 외관 관찰, SEM에 의한 도금 피막 입경의 측정을 행하였다.
양극으로서 Sn판을 이용해 양극과 9 ㎝의 거리를 두고 테스트 샘플을 배치하고, 펄스 통전량 10A/dm2로서 도금 두께 10 ㎛를 목표로 하여 도금했다. 또한 도금액은 펌프에 의해 순환시켰다.
도금 조건, 도금 두께를 표2에, 창형 석출물의 생성, 평균 도금 피막 입경을 표3에 나타낸다. 또한, 도금 두께는 형광 X선에 의해 측정하고, 창형 석출물은 28개의 단자에 대해 11 ㎛ 이상인 것의 수를 계측했다. 또한, 평균 도금 피막 입경은 제1 실시예와 동일한 방법으로 측정했다.
(비교 시험예)
펄스 전압 대신에 직류 전압을 인가한 이외는 제1 내지 제9 시험예와 마찬가지로 하여 도금을 행하였다.
펄스 통전 시간 Ton 펄스 통전 시간 Toff 듀티비 Ton/(Ton ＋ Toff) 평균 도금 두께 ㎛
제1 시험예 10 msec 10 msec 0.50 9.96
제2 시험예 10 msec 20 msec 0.33 10.07
제3 시험예 10 msec 30 msec 0.25 10.07
제4 시험예 10 msec 50 msec 0.17 9.99
제5 시험예 10 msec 90 msec 0.10 9.07
제6 시험예 50 msec 50 msec 0.50 10.10
제7 시험예 30 msec 90 msec 0.25 9.70
제8 시험예 45 msec 90 msec 0.33 10.27
제9 시험예 90 msec 90 msec 0.50 10.16
비교 시험예 - - - 10.16
창형 석출물의 수(크기 ㎛별) 평균 도금 피막 입경 ㎛
11 내지20 21 내지 30 31 내지40 41 내지 50 51 이상 합계
제1 시험예 7 3 0 2 0 12 2.55
제2 시험예 5 0 0 0 0 5 2.01
제3 시험예 0 0 0 0 0 0 1.97
제4 시험예 0 0 0 0 0 0 1.97
제5 시험예 0 0 0 0 0 0 1.45
제6 시험예 6 2 0 0 0 8 2.39
제7 시험예 1 0 0 0 0 1 1.76
제8 시험예 1 0 0 0 0 1 1.68
제9 시험예 3 0 0 0 0 3 1.81
비교 시험예 16 3 3 0 1 23 2.85
이 결과, 평균 도금 피막 입경을 약 2 ㎛ 이하로 함으로써, 11 ㎛ 이상의 창형 석출물은 대부분 발생하지 않게 되어, 배선 단자간의 쇼트 등의 우려가 없는 것이 확인되었다.
또한, 펄스 전압을 인가하여 도금을 실시하는 경우, 듀티비를 저하할수록 창형 석출물의 발생수가 감소하고, 듀티비가 1/2 이하에서 직류 전압 인가와의 차이가 현저하게 나타나 1/3 이하에서는 더욱 효과적이며, 0.17 이하에서는 11 ㎛ 이상의 창형 석출물은 발생하지 않게 되는 것이 확인되었다. 한편, 동일 듀티비에서는 Ton 시간을 길게 한 쪽이 창형 석출물의 수를 저감할 수 있는 것을 알 수 있었다.
또한, 이상 석출, 도금 불균일, 변색, 액체 침지, 내열 테스트, 균열, 땜납 습윤성 등에 대해서도 비교한 바, 제1 내지 제9 시험예에서는 차이는 확인되지 않았다.
(제10 시험예)
제1 내지 제9 시험예와 마찬가지로, 절연 필름 상에 설치한 구리 도전층 상에 주석의 무전해 도금을 실시한 테스트 샘플(배선용 단자를 28개 가짐)에, 16 ％ Bi-Sn 합금 도금의 도금액(이시하라 야꾸힝샤제 ; PF-05M을 기초로 함)을 이용하여 하기 조건 하에서 전해 도금을 실시했다. 그 후, 도금 두께, 도금층의 외관 관찰, SEM에 의한 도금 피막 입경의 측정을 행하였다. 도금 조건은 이하와 같다.
양극 : Pt 도금을 실시한 메쉬형의 Pt 전극
인가 전원 : 펄스 전압[듀티비(D) ＝ 1/4(Ton ＝ 10 msec, Toff ＝ 30 msec)]
전류 밀도 : 16.7 A/dm2
목표 도금층 : 30 ㎛
도금 두께는 평균 31.79 ㎛이고, 평균 도금 피막 입경은 1.68 ㎛였다. 또한, 창형 석출물은 28개의 단자 × 2피스에 대해 11 ㎛ 이상인 것이 2군데에서 관찰되었다(11 ㎛인 것, 12 ㎛인 것). 또한, 도금 두께 및 평균 도금 피막 입경은 시험예 및 제1 실시예와 동일한 방법으로 측정했다.
이상 설명한 바와 같이, 본 발명에 따르면 주석계 합금 도금층의 평균 도금 피막 입경을 2 ㎛ 이하로 함으로써, 창형 석출물이 대부분 발생하지 않고 배선 단자간의 쇼트 등의 우려도 없는 주석계 합금 도금을 갖는 프린트 배선 기재를 제공 할 수 있고, 또한 도금 전극 사이에 펄스 전압을 인가하여 도금함으로써 창형 석출물의 발생이 유효하게 방지된 주석계 합금 도금층을 형성할 수 있다는 효과를 발휘한다.

Claims (15)

  1. 삭제
  2. 절연 기재와, 이 절연 기재의 한 쪽 면에 도전층으로 형성된 배선 패턴과, 이 배선 패턴 상에 부분적으로 솔더 레지스트층을 구비하고,
    배선 패턴에 있어서 솔더 레지스트층에서 덮여져 있지 않은 부분 중 디바이스측 접속 단자 상에 주석으로 이루어지는 제1 도금층을 설치하는 한편, 배선 패턴에 있어서 솔더 레지스트층으로 덮여져 있지 않은 부분 중 입력측 외부 접속 단자 및 출력측 외부 접속 단자 상에 주석으로 이루어지는 제1 도금층과 그 위에 주석계 합금으로 이루어지는 평균 피막 입경이 2 ㎛ 이하의 제2 도금층을 설치한 것을 특징으로 하는 프린트 배선 기재.
  3. 제2항에 있어서, 상기 주석계 합금으로 이루어지는 제2 도금층의 도금 두께가, 35 ㎛ 이하인 것을 특징으로 하는 프린트 배선 기재.
  4. 제2항 또는 제3항에 있어서, 상기 주석계 합금이 주석-비스무트 합금인 것을 특징으로 하는 프린트 배선 기재.
  5. 제2항 또는 제3항에 있어서, 상기 절연 기재가 가요성을 갖는 필름인 것을 특징으로 하는 프린트 배선 기재.
  6. 제2항 또는 제3항에 있어서, 상기 주석계 합금으로 이루어지는 제2 도금층이 인가 시간 전체에 대한 통전 시간의 비인 듀티비(D)가 1/2 이하 1/10 이상의 펄스 전압을 인가한 전해 도금에 의해 평균 도금 피막 입경이 2 ㎛ 이하이고, 또한 상기 주석계 합금 도금층의 도금 두께가 35 ㎛ 이하가 되도록 형성된 것을 특징으로 하는 프린트 배선 기재.
  7. 프린트 배선 기재의 배선 패턴 중 적어도 일부에 주석계 합금으로 이루어지는 주석계 합금 도금층을 형성할 때에, 주석으로 이루어지는 제1 도금층을 형성한 후, 그 위에 도금 전극 사이에 펄스 전압을 인가하여 주석계 합금으로 이루어지는 제2 도금층을 형성하는 전해 주석계 합금 도금 방법이며,
    상기 펄스 전압은 인가 시간 전체에 대한 통전 시간인 듀티비(D)가 1/2 이하가 되도록 인가되는 것을 특징으로 하는 전해 주석계 합금 도금 방법.
  8. 제7항에 있어서, 상기 도금 전극 사이에 펄스 전압을 인가하는 데, 직류 전압을 규칙적으로 단속시키는 쵸퍼를 사용하는 것을 특징으로 하는 전해 주석계 합금 도금 방법.
  9. 삭제
  10. 제7항 또는 제8항에 있어서, 상기 펄스 전압은 인가 시간 전체에 대한 통전 시간의 비인 듀티비(D)가 1/3 이하가 되도록 인가되는 것을 특징으로 하는 전해 주석계 합금 도금 방법.
  11. 제7항 또는 제8항에 있어서, 상기 주석계 합금으로 이루어지는 제2 도금층의 평균 도금 피막 입경을 2 ㎛ 이하로 하는 것을 특징으로 하는 전해 주석계 합금 도금 방법.
  12. 제7항 또는 제8항에 있어서, 상기 주석계 합금으로 이루어지는 제2 도금층의 도금 두께를 35 ㎛ 이하로 하는 것을 특징으로 하는 전해 주석계 합금 도금 방법.
  13. 제7항 또는 제8항에 있어서, 표면에 배선 패턴이 설치된 연속하는 절연 필름 내지 가요성 배선 기재를 배선 패턴의 하부만이 도금액에 침지하도록 도금조 내부에서 기립한 상태로 반송하고, 연속적으로 이동시키면서 전기 도금을 행하는 것을 특징으로 하는 전해 주석계 합금 도금 방법.
  14. 제7항 또는 제8항에 있어서, 표면에 배선 패턴이 설치되는 동시에, 이 배선 패턴 중 디바이스측 접속 단자, 입력측 외부 접속 단자 및 출력측 외부 접속 단자 상에 제1 도금층이 설치된 가요성 배선 기재를, 배선 패턴의 입력측 외부 접속 단자만이 도금액에 침지하도록 도금 장치에 배선하고, 이 가요성 배선 기재를 연속적으로 이동시키면서 펄스 전압을 인가하고, 입력측 외부 접속 단자의 제1 도금층 상에만 제2 도금층을 형성하는 것을 특징으로 하는 전해 주석계 합금 도금 방법.
  15. 제7항 또는 제8항에 있어서, 상기 주석계 합금으로 이루어지는 제2 도금층을 형성할 때에, 도금 전극 사이에 인가 시간 전체에 대한 통전 시간의 비인 듀티비(D)가 1/2 이하 1/10 이상의 펄스 전압을 인가하고, 상기 제2 도금층의 평균 도금 피막 입경을 2 ㎛ 이하로 하고, 또한 상기 제2 도금층의 도금 두께를 35 ㎛ 이하로 하는 것을 특징으로 하는 전해 주석계 합금 도금 방법.
KR1020020007627A 2001-02-13 2002-02-09 프린트 배선 기재 및 전해 주석계 합금 도금 방법 KR100589071B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001035419 2001-02-13
JPJP-P-2001-00035419 2001-02-13
JPJP-P-2001-00393551 2001-12-26
JP2001393551A JP3825689B2 (ja) 2001-02-13 2001-12-26 プリント配線基材及び電解スズ系合金メッキ方法

Publications (2)

Publication Number Publication Date
KR20020067002A KR20020067002A (ko) 2002-08-21
KR100589071B1 true KR100589071B1 (ko) 2006-06-13

Family

ID=26609309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020007627A KR100589071B1 (ko) 2001-02-13 2002-02-09 프린트 배선 기재 및 전해 주석계 합금 도금 방법

Country Status (3)

Country Link
JP (1) JP3825689B2 (ko)
KR (1) KR100589071B1 (ko)
TW (1) TW526570B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102349248B1 (ko) 2021-08-24 2022-01-07 서정일 자동 마스킹 기능을 구비한 테이프 캐리어 패키지용 부분도금장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112305B2 (en) * 2001-01-31 2006-09-26 Agilent Technologies, Inc. Automation-optimized microarray package
JP3741683B2 (ja) * 2002-12-13 2006-02-01 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープの製造方法およびこの方法に使用できる鍍金装置
JP3723963B2 (ja) * 2003-06-06 2005-12-07 三井金属鉱業株式会社 メッキ装置および電子部品実装用フィルムキャリアテープの製造方法
US7977959B2 (en) * 2007-09-27 2011-07-12 Formfactor, Inc. Method and apparatus for testing devices using serially controlled intelligent switches
CN102323682B (zh) * 2011-08-05 2013-06-26 深圳市华星光电技术有限公司 液晶面板及软板上芯片构造的卷带基板
JP6217639B2 (ja) * 2012-08-01 2017-10-25 凸版印刷株式会社 グラビアオフセット印刷用凹版および印刷配線基材

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63118093A (ja) * 1986-11-05 1988-05-23 Tanaka Electron Ind Co Ltd 電子部品の錫めつき方法
JPH1096095A (ja) * 1996-08-21 1998-04-14 Lucent Technol Inc スズまたはスズ合金を金属基板に電気メッキする方法
JP2001110666A (ja) * 1999-10-08 2001-04-20 Murata Mfg Co Ltd 電子部品、および電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63118093A (ja) * 1986-11-05 1988-05-23 Tanaka Electron Ind Co Ltd 電子部品の錫めつき方法
JPH1096095A (ja) * 1996-08-21 1998-04-14 Lucent Technol Inc スズまたはスズ合金を金属基板に電気メッキする方法
JP2001110666A (ja) * 1999-10-08 2001-04-20 Murata Mfg Co Ltd 電子部品、および電子部品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102349248B1 (ko) 2021-08-24 2022-01-07 서정일 자동 마스킹 기능을 구비한 테이프 캐리어 패키지용 부분도금장치

Also Published As

Publication number Publication date
KR20020067002A (ko) 2002-08-21
JP3825689B2 (ja) 2006-09-27
TW526570B (en) 2003-04-01
JP2002317296A (ja) 2002-10-31

Similar Documents

Publication Publication Date Title
US7830667B2 (en) Flexible wiring substrate and method for producing the same
EP0373241B1 (en) Film carrier and method of manufacturing same
US7180006B2 (en) Tape substrate and method for fabricating the same
EP0399161A2 (en) Multi-level circuit card structure
EP0536418A1 (en) Semiconductor device and manufacturing method therefor
JPH10303518A (ja) 電子部品実装用基板、電子部品実装基板、及び錫・亜鉛合金の接合方法
US6931722B2 (en) Method of fabricating printed circuit board with mixed metallurgy pads
CN1841686A (zh) 柔性印刷线路板的制造方法以及柔性印刷线路板
US7087441B2 (en) Method of making a circuitized substrate having a plurality of solder connection sites thereon
KR100589071B1 (ko) 프린트 배선 기재 및 전해 주석계 합금 도금 방법
JP3859451B2 (ja) 電子実装部品用フィルムキャリアテープの電気メッキ装置及び電気メッキ方法
JP3565556B2 (ja) 錫−ビスマス合金メッキ装置及びメッキ方法
JP3562810B2 (ja) フレキシブル配線基材及びその製造方法
KR100531223B1 (ko) 전자부품 실장용 기판 및 전자부품 실장용 기판의 제조방법
JP3507461B2 (ja) 錫−ビスマス合金メッキ装置及びメッキ方法
KR940009173B1 (ko) 프린트 기판의 제조방법
Harris et al. Printed Wiring Board Design and Fabrication
JPH04297091A (ja) 半田コートプリント回路基板とその製造方法
JP2001168513A (ja) 非鉛系はんだ材料被覆基板の製造方法
JP3045697U (ja) チップ搭載用パッケージ基板
JPH0385750A (ja) 半導体装置およびその実装方法
JP2811112B2 (ja) 半田供給板
JPH0645407A (ja) ２層めっきｔａｂ用テープキャリア
JP2002280728A (ja) はんだボールを有する配線板とその製造方法
JP2003234379A (ja) 半導体装置用テープキャリアおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100525

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee