JP2003234379A - 半導体装置用テープキャリアおよびその製造方法 - Google Patents
半導体装置用テープキャリアおよびその製造方法Info
- Publication number
- JP2003234379A JP2003234379A JP2002031308A JP2002031308A JP2003234379A JP 2003234379 A JP2003234379 A JP 2003234379A JP 2002031308 A JP2002031308 A JP 2002031308A JP 2002031308 A JP2002031308 A JP 2002031308A JP 2003234379 A JP2003234379 A JP 2003234379A
- Authority
- JP
- Japan
- Prior art keywords
- tin
- plating layer
- layer
- copper
- copper alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ソルダーレジスト下方、微細リード配線部、
ポリイミドフィルムと銅箔の界面での銅の過剰溶解を防
止すると共に、レジストの密着性を向上させ微細配線パ
ターンの形成を可能とし、また、下地貴金属メッキや合
金メッキを施さずに安価でスズメッキの特性を損なうこ
となくスズメッキのホイスカを抑制し、高い信頼性を有
することができる半導体装置用テープキャリアを提供す
る。 【解決手段】 銅箔１全面にスズメッキ層を形成したの
ち加熱処理でスズメッキ層をスズ−銅合金メッキ層２に
置換し、これをポリイミド樹脂フィルム４上に接着剤層
３で接着し、合金メッキ層２にフォトレジスト５のコー
トを行って露光、現像、エッチング、剥膜処理により微
細配線パターンを形成し、このパターンの一部分にソル
ダーレジスト６を印刷し、他の部分にスズメッキ層を形
成し、加熱処理により合金メッキ層２を０．２０μｍ以
上、純スズ層７を０．１５〜０．８０μｍにする。
ポリイミドフィルムと銅箔の界面での銅の過剰溶解を防
止すると共に、レジストの密着性を向上させ微細配線パ
ターンの形成を可能とし、また、下地貴金属メッキや合
金メッキを施さずに安価でスズメッキの特性を損なうこ
となくスズメッキのホイスカを抑制し、高い信頼性を有
することができる半導体装置用テープキャリアを提供す
る。 【解決手段】 銅箔１全面にスズメッキ層を形成したの
ち加熱処理でスズメッキ層をスズ−銅合金メッキ層２に
置換し、これをポリイミド樹脂フィルム４上に接着剤層
３で接着し、合金メッキ層２にフォトレジスト５のコー
トを行って露光、現像、エッチング、剥膜処理により微
細配線パターンを形成し、このパターンの一部分にソル
ダーレジスト６を印刷し、他の部分にスズメッキ層を形
成し、加熱処理により合金メッキ層２を０．２０μｍ以
上、純スズ層７を０．１５〜０．８０μｍにする。
Description
【０００１】
【発明の属する技術分野】本発明は、精密電子部品であ
るテープキャリア、特に半導体素子搭載用配線テープを
作製するのに適した半導体装置用テープキャリアおよび
その製造方法に関する。
るテープキャリア、特に半導体素子搭載用配線テープを
作製するのに適した半導体装置用テープキャリアおよび
その製造方法に関する。
【０００２】
【従来の技術】図２は、従来の半導体装置用テープキャ
リアの構造を工程毎に示した断面図である。
リアの構造を工程毎に示した断面図である。
【０００３】従来の半導体装置用テープキャリアは、図
２の（ａ）に示すように、ポリイミド樹脂フィルム４の
上に、接着剤層３を介して貼り合わせた銅箔１上の所定
領域に、（ｂ）に示すように、絶縁層としてソルダーレ
ジスト６を印刷した後、（ｃ）に示すように、銅箔１に
形成された銅リードに安定した接合性を与えるために無
電解スズメッキにより純スズ層７を形成し、更に、
（ｄ）に示すように、加熱処理を施すことにより、銅箔
１と純スズ層７との間に、スズ−銅合金メッキ層２を形
成した構造となっている。
２の（ａ）に示すように、ポリイミド樹脂フィルム４の
上に、接着剤層３を介して貼り合わせた銅箔１上の所定
領域に、（ｂ）に示すように、絶縁層としてソルダーレ
ジスト６を印刷した後、（ｃ）に示すように、銅箔１に
形成された銅リードに安定した接合性を与えるために無
電解スズメッキにより純スズ層７を形成し、更に、
（ｄ）に示すように、加熱処理を施すことにより、銅箔
１と純スズ層７との間に、スズ−銅合金メッキ層２を形
成した構造となっている。
【０００４】このテープキャリアに半導体素子（ＩＣチ
ップ）を実装する作業を、図３を参照して説明する。ま
ず、半導体素子９の電極をテープキャリアのデバイスホ
ールに位置するように配置し、デバイスホールに突出し
た図示せぬインナーリードと電極を位置合わせした後、
ボンディングツールにより圧着する。この際、半導体素
子９の電極の裏面には金バンプ８が形成されているの
で、加熱された状態で銅リードに圧着されると純スズ層
７が溶融し、金−スズ合金が形成されて電極とインナー
リードが接合される。
ップ）を実装する作業を、図３を参照して説明する。ま
ず、半導体素子９の電極をテープキャリアのデバイスホ
ールに位置するように配置し、デバイスホールに突出し
た図示せぬインナーリードと電極を位置合わせした後、
ボンディングツールにより圧着する。この際、半導体素
子９の電極の裏面には金バンプ８が形成されているの
で、加熱された状態で銅リードに圧着されると純スズ層
７が溶融し、金−スズ合金が形成されて電極とインナー
リードが接合される。
【０００５】
【発明が解決しようとする課題】しかし、従来の半導体
装置用テープキャリアにおいては、次に記述する問題が
あった。一般にスズメッキは、耐食性、半田付け性に優
れていることから電子部品に広く使用されている。本Ｔ
ＡＢ(Tape Automated Bonding)テープキャリアにおい
て、図４に示すように、ソルダーレジスト６の下方の細
部およびポリイミド樹脂フィルム４と接着剤層３を介し
た銅箔１の界面では、無電解スズメッキを行う際に、１
０で示すように銅が過剰溶解し、銅リード強度を低下さ
せる。
装置用テープキャリアにおいては、次に記述する問題が
あった。一般にスズメッキは、耐食性、半田付け性に優
れていることから電子部品に広く使用されている。本Ｔ
ＡＢ(Tape Automated Bonding)テープキャリアにおい
て、図４に示すように、ソルダーレジスト６の下方の細
部およびポリイミド樹脂フィルム４と接着剤層３を介し
た銅箔１の界面では、無電解スズメッキを行う際に、１
０で示すように銅が過剰溶解し、銅リード強度を低下さ
せる。
【０００６】また、一般に無電解スズメッキは銅との置
換で析出するが、この場合、無電解スズメッキの前処理
液がソルダーレジスト６の下方では浸透しにくく、銅表
面に有機物の残さ、汚染物等が残り、無電解スズメッキ
時に反応速度が著しく早くなり、銅が過剰に溶解する場
合がある。
換で析出するが、この場合、無電解スズメッキの前処理
液がソルダーレジスト６の下方では浸透しにくく、銅表
面に有機物の残さ、汚染物等が残り、無電解スズメッキ
時に反応速度が著しく早くなり、銅が過剰に溶解する場
合がある。
【０００７】さらに、最近微細パターン化の要求が強く
なっており、メッキ面積がより小さくなっていることか
ら、メッキ面積の大きいところと微細な部分とで無電解
スズメッキ時に反応速度に差が生じる。特に微細部で
は、無電解スズメッキの反応速度が早くなり銅が過剰溶
解しリード強度が低下する。
なっており、メッキ面積がより小さくなっていることか
ら、メッキ面積の大きいところと微細な部分とで無電解
スズメッキ時に反応速度に差が生じる。特に微細部で
は、無電解スズメッキの反応速度が早くなり銅が過剰溶
解しリード強度が低下する。
【０００８】また、最近ではファインピッチ化の要求が
強くなっており、レジストコート時の銅表面の汚染、酸
化により銅とレジストとの密着性の低下により、銅とレ
ジストの界面にエッチング液が浸透し、微細配線パター
ンの形成が困難となる場合がある。
強くなっており、レジストコート時の銅表面の汚染、酸
化により銅とレジストとの密着性の低下により、銅とレ
ジストの界面にエッチング液が浸透し、微細配線パター
ンの形成が困難となる場合がある。
【０００９】この他、スズメッキ皮膜は、スズメッキ直
後放置すると、ホイスカ（ひげ状の結晶）が発生するこ
とが良く知られており、特に微細ピッチのパターンでは
ホイスカの発生がショートの原因となるため、種々の検
討が行われてきた。スズホイスカの抑制手段として、
（１）下地メッキとして、ニッケル、銅、鉛、半田、ス
ズ−ニッケル合金、スズ−銅合金層を形成する。（２）
メッキ後にリフロー処理を施す。（３）メッキ後にアニ
ール処理を施す。（４）スズメッキを他のスズー合金メ
ッキまたは他の金属メッキに変更する。（５）スズメッ
キに数％以上鉛を含む半田メッキに変更する。等が知ら
れている。
後放置すると、ホイスカ（ひげ状の結晶）が発生するこ
とが良く知られており、特に微細ピッチのパターンでは
ホイスカの発生がショートの原因となるため、種々の検
討が行われてきた。スズホイスカの抑制手段として、
（１）下地メッキとして、ニッケル、銅、鉛、半田、ス
ズ−ニッケル合金、スズ−銅合金層を形成する。（２）
メッキ後にリフロー処理を施す。（３）メッキ後にアニ
ール処理を施す。（４）スズメッキを他のスズー合金メ
ッキまたは他の金属メッキに変更する。（５）スズメッ
キに数％以上鉛を含む半田メッキに変更する。等が知ら
れている。
【００１０】しかしながら、（１）の手法は、下地メッ
キ工程が付与されるのでコストが高くなる。（２）の方
法は、最初に厚く均一なメッキを施したとしても、リフ
ロー後はメッキ厚にバラツキが生じてしまい、さらにス
ズメッキ表面が酸化する問題が生じる。（３）の方法
は、短期間のホイスカ抑制効果はあるにせよ６ヶ月程度
の長期間となると完全なホイスカ対策とはならない。
（４）および（５）の手法は、金メッキ、半田メッキを
行うことがあるが、金メッキはコスト高、半田メッキは
メッキ皮膜組成、膜厚のコントロールが難しい等の問題
がある。
キ工程が付与されるのでコストが高くなる。（２）の方
法は、最初に厚く均一なメッキを施したとしても、リフ
ロー後はメッキ厚にバラツキが生じてしまい、さらにス
ズメッキ表面が酸化する問題が生じる。（３）の方法
は、短期間のホイスカ抑制効果はあるにせよ６ヶ月程度
の長期間となると完全なホイスカ対策とはならない。
（４）および（５）の手法は、金メッキ、半田メッキを
行うことがあるが、金メッキはコスト高、半田メッキは
メッキ皮膜組成、膜厚のコントロールが難しい等の問題
がある。
【００１１】本発明は、かかる点に鑑みてなされたもの
であり、ソルダーレジスト下方、微細リード配線部、ポ
リイミドフィルムと銅箔の界面での銅の過剰溶解を防止
すると共に、レジストの密着性を向上させ微細配線パタ
ーンの形成を可能とし、また、下地貴金属メッキや合金
メッキを施さずに安価でスズメッキの特性を損なうこと
なくスズメッキのホイスカを抑制し、高い信頼性を有す
ることができる半導体装置用テープキャリアおよびその
製造方法を提供することを目的とする。
であり、ソルダーレジスト下方、微細リード配線部、ポ
リイミドフィルムと銅箔の界面での銅の過剰溶解を防止
すると共に、レジストの密着性を向上させ微細配線パタ
ーンの形成を可能とし、また、下地貴金属メッキや合金
メッキを施さずに安価でスズメッキの特性を損なうこと
なくスズメッキのホイスカを抑制し、高い信頼性を有す
ることができる半導体装置用テープキャリアおよびその
製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置用テープキャリアは、全面にス
ズ−銅合金メッキ層が形成された銅箔が絶縁性フィルム
上に固着され、前記スズ−銅合金メッキ層の露出部分の
前記銅箔に形成された配線パターン上の一部分にソルダ
ーレジストが形成され、他の部分に純スズ層が形成され
ていることを特徴としている。
に、本発明の半導体装置用テープキャリアは、全面にス
ズ−銅合金メッキ層が形成された銅箔が絶縁性フィルム
上に固着され、前記スズ−銅合金メッキ層の露出部分の
前記銅箔に形成された配線パターン上の一部分にソルダ
ーレジストが形成され、他の部分に純スズ層が形成され
ていることを特徴としている。
【００１３】また、前記配線パターンは、前記スズ−銅
合金メッキ層および前記銅箔の双方が同時にパターンエ
ッチングされることにより形成されたことを特徴として
いる。
合金メッキ層および前記銅箔の双方が同時にパターンエ
ッチングされることにより形成されたことを特徴として
いる。
【００１４】また、本発明の半導体装置用テープキャリ
アの製造方法は、銅箔の全面にスズメッキ層を形成した
のち加熱処理により前記スズメッキ層をスズ−銅合金メ
ッキ層に置換し、このスズ−銅合金メッキ層が施された
銅箔を絶縁性フィルム上に接着し、前記スズ−銅合金メ
ッキ層にレジストコートを行ったのち露光、現像、エッ
チング、剥膜処理により配線パターンを形成し、この配
線パターンの一部分にソルダーレジストを印刷したのち
他の部分にスズメッキ層を形成し、更に加熱処理によ
り、前記スズ−銅合金メッキ層を所定の厚みにすると共
に、そのスズ−銅合金メッキ層の上に形成される純スズ
層を所定の厚みにすることを特徴としている。
アの製造方法は、銅箔の全面にスズメッキ層を形成した
のち加熱処理により前記スズメッキ層をスズ−銅合金メ
ッキ層に置換し、このスズ−銅合金メッキ層が施された
銅箔を絶縁性フィルム上に接着し、前記スズ−銅合金メ
ッキ層にレジストコートを行ったのち露光、現像、エッ
チング、剥膜処理により配線パターンを形成し、この配
線パターンの一部分にソルダーレジストを印刷したのち
他の部分にスズメッキ層を形成し、更に加熱処理によ
り、前記スズ−銅合金メッキ層を所定の厚みにすると共
に、そのスズ−銅合金メッキ層の上に形成される純スズ
層を所定の厚みにすることを特徴としている。
【００１５】また、前記スズメッキ層は、無電解メッキ
により形成されることを特徴としている。
により形成されることを特徴としている。
【００１６】また、前記銅箔の全面にスズメッキ層を形
成したのち加熱処理により前記スズメッキ層をスズ−銅
合金メッキ層に置換することに代え、銅箔の全面にスズ
メッキ層を形成したのち前記絶縁性フィルムに接着し、
この後、加熱処理により前記スズメッキ層をスズ−銅合
金メッキ層に置換することを特徴としている。
成したのち加熱処理により前記スズメッキ層をスズ−銅
合金メッキ層に置換することに代え、銅箔の全面にスズ
メッキ層を形成したのち前記絶縁性フィルムに接着し、
この後、加熱処理により前記スズメッキ層をスズ−銅合
金メッキ層に置換することを特徴としている。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。
て、図面を参照して詳細に説明する。
【００１８】（実施の形態）図１は、本発明の実施の形
態に係る半導体装置用テープキャリアの構造を工程毎に
示した断面図である。
態に係る半導体装置用テープキャリアの構造を工程毎に
示した断面図である。
【００１９】本実施の形態による半導体装置用テープキ
ャリアの構造を、図１の（ａ）〜（ｆ）の製造工程に沿
って説明する。（ａ）に示す銅箔１の全表面に、（ｂ）
に示すように、無電解スズメッキにより０．０１〜０．
０８μｍのスズメッキ層を形成した後、１３０℃で９０
分加熱処理を行うことによって、そのスズメッキ層をス
ズ−銅合金メッキ層２に置換し、（ｃ）に示すように、
絶縁性フィルムとしてのポリイミド樹脂フィルム４の上
に接着剤層３を介して全表面にスズ−銅合金メッキ層２
が形成された銅箔１をラミネートにより貼り合わせる。
この後、接着剤層３を硬化させるため任意の温度で任意
時間キュアを行うが、これによってスズメッキ層は、全
てスズ−銅合金メッキ層２となる。（ｄ）に示すよう
に、スズ−銅合金メッキ層２の表面に、所定の配線リー
ドパターンを有するフォトレジスト５をコートし、露
光、現像、エッチング、剥膜処理により銅の微細配線パ
ターンを形成する。
ャリアの構造を、図１の（ａ）〜（ｆ）の製造工程に沿
って説明する。（ａ）に示す銅箔１の全表面に、（ｂ）
に示すように、無電解スズメッキにより０．０１〜０．
０８μｍのスズメッキ層を形成した後、１３０℃で９０
分加熱処理を行うことによって、そのスズメッキ層をス
ズ−銅合金メッキ層２に置換し、（ｃ）に示すように、
絶縁性フィルムとしてのポリイミド樹脂フィルム４の上
に接着剤層３を介して全表面にスズ−銅合金メッキ層２
が形成された銅箔１をラミネートにより貼り合わせる。
この後、接着剤層３を硬化させるため任意の温度で任意
時間キュアを行うが、これによってスズメッキ層は、全
てスズ−銅合金メッキ層２となる。（ｄ）に示すよう
に、スズ−銅合金メッキ層２の表面に、所定の配線リー
ドパターンを有するフォトレジスト５をコートし、露
光、現像、エッチング、剥膜処理により銅の微細配線パ
ターンを形成する。
【００２０】更に、（ｅ）に示すように、スズ−銅合金
メッキ層２のパターン上の一部分にソルダーレジスト６
を印刷した後、（ｆ）に示すように、他の部分に０．０
１〜０．８μｍのスズメッキ層（純スズ層７）を形成
し、１３０℃で１０〜９０分の加熱処理を行うことによ
って、純スズ層７とスズ−銅合金メッキ層２を形成し、
更に純スズメッキ層を０．０１〜０．８０μｍ形成し
て、１００〜１５０℃で５分〜９０分の加熱処理を行う
ことによって、純スズ層７を０．１５〜０．８０μｍ、
スズ−銅合金メッキ層２を０．２０μｍ以上の厚さに形
成した。
メッキ層２のパターン上の一部分にソルダーレジスト６
を印刷した後、（ｆ）に示すように、他の部分に０．０
１〜０．８μｍのスズメッキ層（純スズ層７）を形成
し、１３０℃で１０〜９０分の加熱処理を行うことによ
って、純スズ層７とスズ−銅合金メッキ層２を形成し、
更に純スズメッキ層を０．０１〜０．８０μｍ形成し
て、１００〜１５０℃で５分〜９０分の加熱処理を行う
ことによって、純スズ層７を０．１５〜０．８０μｍ、
スズ−銅合金メッキ層２を０．２０μｍ以上の厚さに形
成した。
【００２１】但し、ラミネート前の銅箔１にスズメッキ
層を形成した後の加熱処理は実施せず、純スズ層を形成
しただけでも良い。この際のスズメッキ層の厚さは０．
０１〜０．２μｍが好ましい。０．２μｍ以上である
と、ホイスカ抑制効果が低い点と、銅の過剰溶解が発生
する可能性が高くなるからである。
層を形成した後の加熱処理は実施せず、純スズ層を形成
しただけでも良い。この際のスズメッキ層の厚さは０．
０１〜０．２μｍが好ましい。０．２μｍ以上である
と、ホイスカ抑制効果が低い点と、銅の過剰溶解が発生
する可能性が高くなるからである。
【００２２】また、ソルダーレジスト６の印刷後にスズ
メッキする際の純スズメッキ層の厚さを０．１５〜０．
８０μｍとした理由は、０．１５μｍ以下の場合はイン
ナリードのボンディング性が困難となり、０．８μｍ以
上では、メッキだれを生じ、短絡の原因となるからであ
る。更に、スズ−銅合金メッキ層２の厚さを０．２０μ
ｍ以上とした理由は、ホイスカ抑制効果が不十分となる
からである。
メッキする際の純スズメッキ層の厚さを０．１５〜０．
８０μｍとした理由は、０．１５μｍ以下の場合はイン
ナリードのボンディング性が困難となり、０．８μｍ以
上では、メッキだれを生じ、短絡の原因となるからであ
る。更に、スズ−銅合金メッキ層２の厚さを０．２０μ
ｍ以上とした理由は、ホイスカ抑制効果が不十分となる
からである。
【００２３】次に、実際に半導体装置用テープキャリア
のサンプルを作成して、銅の過剰溶解性を断面観察によ
り評価した実施例について説明する。但し、上記図１に
対応する構成要素には同一符号を付し、図１を参照して
説明を行う。
のサンプルを作成して、銅の過剰溶解性を断面観察によ
り評価した実施例について説明する。但し、上記図１に
対応する構成要素には同一符号を付し、図１を参照して
説明を行う。
【００２４】まず、厚さ２５μｍの銅箔１の全表面に無
電解スズメッキによってスズメッキ層を形成し、１３０
℃で９０分加熱処理してスズメッキ層をスズ−銅合金メ
ッキ層２に置換する。この後、ポリイミド樹脂フィルム
４の上に接着剤層３を介して、スズ−銅合金メッキ層２
が形成された銅箔１をラミネートにより貼り合せる。そ
の後、接着剤層３を硬化させるため、１７０℃で５時間
のキュアを行なう。この際、スズメッキ層は全てスズ−
銅合金メッキ層２となる。その後、所定のレジストを塗
布して乾燥させ、所定の配線リードパターンを有するフ
ォトマスクを通して露光、現像させた後、エッチングを
行うことによりリードパターンを作製した。
電解スズメッキによってスズメッキ層を形成し、１３０
℃で９０分加熱処理してスズメッキ層をスズ−銅合金メ
ッキ層２に置換する。この後、ポリイミド樹脂フィルム
４の上に接着剤層３を介して、スズ−銅合金メッキ層２
が形成された銅箔１をラミネートにより貼り合せる。そ
の後、接着剤層３を硬化させるため、１７０℃で５時間
のキュアを行なう。この際、スズメッキ層は全てスズ−
銅合金メッキ層２となる。その後、所定のレジストを塗
布して乾燥させ、所定の配線リードパターンを有するフ
ォトマスクを通して露光、現像させた後、エッチングを
行うことによりリードパターンを作製した。
【００２５】次に、ポリイミド樹脂フィルム４上に銅の
微細パターンが形成された半導体装置用テープキャリア
の銅配線パターン上の一部分に、ソルダーレジスト６を
印刷後、０．３〜０．８μｍのスズメッキ層を形成し、
１００℃〜１５０℃で５分〜９０分加熱処理を行うこと
により、純スズ層７を０．２〜０．３μｍ、スズ−銅合
金メッキ層２を０．１５〜０．２５μｍ形成させたもの
を作製した。
微細パターンが形成された半導体装置用テープキャリア
の銅配線パターン上の一部分に、ソルダーレジスト６を
印刷後、０．３〜０．８μｍのスズメッキ層を形成し、
１００℃〜１５０℃で５分〜９０分加熱処理を行うこと
により、純スズ層７を０．２〜０．３μｍ、スズ−銅合
金メッキ層２を０．１５〜０．２５μｍ形成させたもの
を作製した。
【００２６】ここでスズメッキは、電解および無電解メ
ッキのいずれの方法で形成しても良いが、メッキ厚のバ
ラツキの少ない点で無電解メッキとすることが望まし
い。また、加熱処理は、アニール処理、リフロー処理の
いずれかで行えば良い。無電解スズメッキ液は、石原薬
品製を用い７０℃、５〜５００秒で処理した。
ッキのいずれの方法で形成しても良いが、メッキ厚のバ
ラツキの少ない点で無電解メッキとすることが望まし
い。また、加熱処理は、アニール処理、リフロー処理の
いずれかで行えば良い。無電解スズメッキ液は、石原薬
品製を用い７０℃、５〜５００秒で処理した。
【００２７】このように作製した６種類のサンプルを下
記表１に示し、その銅の過剰溶解性を断面観察により評
価した。
記表１に示し、その銅の過剰溶解性を断面観察により評
価した。
【００２８】
【表１】
この表1に示すように、ラミネート前のスズメッキの厚
さが０．０５〜０．２５μｍの範囲では、銅の過剰溶解
は観察されなかった。また、銅箔１の粗化面にスズメッ
キ層が施されているので、スズメッキ層の面とポリイミ
ド樹脂フィルム４との密着性が向上する。
さが０．０５〜０．２５μｍの範囲では、銅の過剰溶解
は観察されなかった。また、銅箔１の粗化面にスズメッ
キ層が施されているので、スズメッキ層の面とポリイミ
ド樹脂フィルム４との密着性が向上する。
【００２９】このように、本実施の形態の半導体装置用
テープキャリアによれば、銅箔１の全面にスズメッキ層
を形成したのち加熱処理によりスズメッキ層をスズ−銅
合金メッキ層２に置換し、これをポリイミド樹脂フィル
ム４上に接着剤層３で接着し、スズ−銅合金メッキ層２
にフォトレジスト５のコートを行ったのち露光、現像、
エッチング、剥膜処理により微細配線パターンを形成
し、この微細配線パターンの一部分にソルダーレジスト
６を印刷したのち他の部分にスズメッキ層を形成し、更
に加熱処理により、スズ−銅合金メッキ層２を０．２０
μｍ以上の厚みにすると共に、そのスズ−銅合金メッキ
層２の上に形成される純スズ層７を０．１５〜０．８０
μｍの厚みにした。
テープキャリアによれば、銅箔１の全面にスズメッキ層
を形成したのち加熱処理によりスズメッキ層をスズ−銅
合金メッキ層２に置換し、これをポリイミド樹脂フィル
ム４上に接着剤層３で接着し、スズ−銅合金メッキ層２
にフォトレジスト５のコートを行ったのち露光、現像、
エッチング、剥膜処理により微細配線パターンを形成
し、この微細配線パターンの一部分にソルダーレジスト
６を印刷したのち他の部分にスズメッキ層を形成し、更
に加熱処理により、スズ−銅合金メッキ層２を０．２０
μｍ以上の厚みにすると共に、そのスズ−銅合金メッキ
層２の上に形成される純スズ層７を０．１５〜０．８０
μｍの厚みにした。
【００３０】これによって、ソルダーレジスト６の下
方、ポリイミド樹脂フィルム４と銅箔１との界面、およ
び微細配線パターンの銅の過剰溶解を抑制することが可
能となる。また、レジストのコート以前にスズメッキが
施してあるので、ソルダーレジスト６との密着性が向上
し、微細配線パターンの形成が可能となると共に、スズ
メッキ以外の金属メッキを行わなくても、比較的安価で
スズのホイスカを抑制することができ、高い信頼性を有
したスズメッキ皮膜を得ることができる。また、微細配
線パターンは、スズ−銅合金メッキ層２および銅箔１の
双方が同時にパターンエッチングされることにより形成
されているので、製造工程の短縮化を図ることができ
る。
方、ポリイミド樹脂フィルム４と銅箔１との界面、およ
び微細配線パターンの銅の過剰溶解を抑制することが可
能となる。また、レジストのコート以前にスズメッキが
施してあるので、ソルダーレジスト６との密着性が向上
し、微細配線パターンの形成が可能となると共に、スズ
メッキ以外の金属メッキを行わなくても、比較的安価で
スズのホイスカを抑制することができ、高い信頼性を有
したスズメッキ皮膜を得ることができる。また、微細配
線パターンは、スズ−銅合金メッキ層２および銅箔１の
双方が同時にパターンエッチングされることにより形成
されているので、製造工程の短縮化を図ることができ
る。
【００３１】この他、銅箔１が１２μｍのテープキャリ
アで上記実施例と同様な評価を行ったところ、ほぼ同様
な結果が得られた。
アで上記実施例と同様な評価を行ったところ、ほぼ同様
な結果が得られた。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
銅箔の全面にスズメッキ層を形成したのち加熱処理によ
りスズメッキ層をスズ−銅合金メッキ層に置換し、この
スズ−銅合金メッキ層が施された銅箔を絶縁性フィルム
上に接着し、スズ−銅合金メッキ層にレジストコートを
行ったのち露光、現像、エッチング、剥膜処理により配
線パターンを形成し、この配線パターンの一部分にソル
ダーレジストを印刷したのち他の部分にスズメッキ層を
形成し、更に加熱処理により、前記スズ−銅合金メッキ
層を所定の厚みにすると共に、そのスズ−銅合金メッキ
層の上に形成される純スズ層を所定の厚みにしたので、
ソルダーレジスト下方、微細リード配線部、絶縁性フィ
ルムとしてのポリイミドフィルムと銅箔の界面での銅の
過剰溶解を防止すると共に、レジストの密着性を向上さ
せ微細配線パターンの形成を可能とし、また、下地貴金
属メッキや合金メッキを施さずに安価でスズメッキの特
性を損なうことなくスズメッキのホイスカを抑制し、高
い信頼性を有することができる。
銅箔の全面にスズメッキ層を形成したのち加熱処理によ
りスズメッキ層をスズ−銅合金メッキ層に置換し、この
スズ−銅合金メッキ層が施された銅箔を絶縁性フィルム
上に接着し、スズ−銅合金メッキ層にレジストコートを
行ったのち露光、現像、エッチング、剥膜処理により配
線パターンを形成し、この配線パターンの一部分にソル
ダーレジストを印刷したのち他の部分にスズメッキ層を
形成し、更に加熱処理により、前記スズ−銅合金メッキ
層を所定の厚みにすると共に、そのスズ−銅合金メッキ
層の上に形成される純スズ層を所定の厚みにしたので、
ソルダーレジスト下方、微細リード配線部、絶縁性フィ
ルムとしてのポリイミドフィルムと銅箔の界面での銅の
過剰溶解を防止すると共に、レジストの密着性を向上さ
せ微細配線パターンの形成を可能とし、また、下地貴金
属メッキや合金メッキを施さずに安価でスズメッキの特
性を損なうことなくスズメッキのホイスカを抑制し、高
い信頼性を有することができる。
【図１】本発明の実施の形態に係る半導体装置用テープ
キャリアの構造を工程毎に示した断面図である。
キャリアの構造を工程毎に示した断面図である。
【図２】従来の半導体装置用テープキャリアの構造を工
程毎に示した断面図である。
程毎に示した断面図である。
【図３】従来の半導体装置用テープキャリアにＩＣチッ
プを搭載して半導体装置を構成した組立図である。
プを搭載して半導体装置を構成した組立図である。
【図４】従来の半導体装置用テープキャリアにおける銅
の過剰溶解現象を示す断面図である。
の過剰溶解現象を示す断面図である。
１ 銅箔
２ スズ−銅合金メッキ層
３ 接着剤層
４ ポリイミド樹脂フィルム
５ フォトレジスト
６ ソルダーレジスト
７ 純スズ層
８ 金バンプ
９ 半導体素子
１０ 銅の過剰溶解部分
Claims (5)
- 【請求項１】 全面にスズ−銅合金メッキ層が形成され
た銅箔が絶縁性フィルム上に固着され、前記スズ−銅合
金メッキ層の露出部分の前記銅箔に形成された配線パタ
ーン上の一部分にソルダーレジストが形成され、他の部
分に純スズ層が形成されていることを特徴とする半導体
装置用テープキャリア。 - 【請求項２】 前記配線パターンは、前記スズ−銅合金
メッキ層および前記銅箔の双方が同時にパターンエッチ
ングされることにより形成されたことを特徴とする請求
項１記載の半導体装置用テープキャリア。 - 【請求項３】 銅箔の全面にスズメッキ層を形成したの
ち加熱処理により前記スズメッキ層をスズ−銅合金メッ
キ層に置換し、このスズ−銅合金メッキ層が施された銅
箔を絶縁性フィルム上に接着し、前記スズ−銅合金メッ
キ層にレジストコートを行ったのち露光、現像、エッチ
ング、剥膜処理により配線パターンを形成し、この配線
パターンの一部分にソルダーレジストを印刷したのち他
の部分にスズメッキ層を形成し、更に加熱処理により、
前記スズ−銅合金メッキ層を所定の厚みにすると共に、
そのスズ−銅合金メッキ層の上に形成される純スズ層を
所定の厚みにすることを特徴とする半導体装置用テープ
キャリアの製造方法。 - 【請求項４】 前記スズメッキ層は、無電解メッキによ
り形成されることを特徴とする請求項３記載の半導体装
置用テープキャリアの製造方法。 - 【請求項５】 前記銅箔の全面にスズメッキ層を形成し
たのち加熱処理により前記スズメッキ層をスズ−銅合金
メッキ層に置換することに代え、銅箔の全面にスズメッ
キ層を形成したのち前記絶縁性フィルムに接着し、この
後、加熱処理により前記スズメッキ層をスズ−銅合金メ
ッキ層に置換することを特徴とする請求項３記載の半導
体装置用テープキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002031308A JP2003234379A (ja) | 2002-02-07 | 2002-02-07 | 半導体装置用テープキャリアおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002031308A JP2003234379A (ja) | 2002-02-07 | 2002-02-07 | 半導体装置用テープキャリアおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003234379A true JP2003234379A (ja) | 2003-08-22 |
Family
ID=27774753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002031308A Pending JP2003234379A (ja) | 2002-02-07 | 2002-02-07 | 半導体装置用テープキャリアおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003234379A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210765A (ja) * | 2005-01-31 | 2006-08-10 | Brother Ind Ltd | 基板接合体、インクジェットヘッド及びこれらの製造方法 |
-
2002
- 2002-02-07 JP JP2002031308A patent/JP2003234379A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210765A (ja) * | 2005-01-31 | 2006-08-10 | Brother Ind Ltd | 基板接合体、インクジェットヘッド及びこれらの製造方法 |
| JP4552671B2 (ja) * | 2005-01-31 | 2010-09-29 | ブラザー工業株式会社 | 基板接合体、インクジェットヘッド及びこれらの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4081052B2 (ja) | プリント配線基板の製造法 | |
| US7180006B2 (en) | Tape substrate and method for fabricating the same | |
| WO2007058147A1 (ja) | プリント配線基板、その製造方法およびその使用方法 | |
| JPS5941895A (ja) | プリント回路基板およびその製造方法 | |
| KR100705637B1 (ko) | 플렉시블 배선 기재 및 그 제조 방법 | |
| US7197820B2 (en) | Circuit board and its manufacturing method | |
| JP2002124756A (ja) | 回路基板および回路基板の端子部の接続構造 | |
| US5945257A (en) | Method of forming resistors | |
| JP2002289653A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP2002289652A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| KR20090071494A (ko) | 프린트 배선 기판의 제조 방법 | |
| KR20090048358A (ko) | 배선 기판, 회로 기판, 이것들의 제조 방법 | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| JP2003234379A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| EP0402811A2 (en) | Method of manufacturing printed circuit boards | |
| KR100374075B1 (ko) | 전자부품 실장용 필름캐리어 테이프 및 그 제조방법 | |
| JPH05183017A (ja) | Ｔａｂ用テープキャリア | |
| JP2004103706A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP4709813B2 (ja) | プリント配線基板、回路装置およびプリント配線基板の製造方法 | |
| JP2003234380A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP3630398B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
| JPH11102937A (ja) | 両面配線ｔａｂ用テープ | |
| JP2002289654A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP2001007250A (ja) | パッケージ基板 | |
| JP2665293B2 (ja) | 配線回路基板 |