JPS5941895A - プリント回路基板およびその製造方法 - Google Patents

プリント回路基板およびその製造方法

Info

Publication number
JPS5941895A
JPS5941895A JP58128041A JP12804183A JPS5941895A JP S5941895 A JPS5941895 A JP S5941895A JP 58128041 A JP58128041 A JP 58128041A JP 12804183 A JP12804183 A JP 12804183A JP S5941895 A JPS5941895 A JP S5941895A
Authority
JP
Japan
Prior art keywords
circuit board
hole
printed circuit
conductor
copper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58128041A
Other languages
English (en)
Inventor
ジヤン−ポ−ル・ストロベル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHIYAATETSUKU SA
Original Assignee
SHIYAATETSUKU SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=4274498&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS5941895(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by SHIYAATETSUKU SA filed Critical SHIYAATETSUKU SA
Publication of JPS5941895A publication Critical patent/JPS5941895A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/044—Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はプリント回路基板およびその製造方法に関する
。特に、本発明は、絶縁基板辷の導体路および該導体路
の１つに接続されているかもしくはそれに非接続のめつ
きされたスルーホールを含むプリント回路基板と、この
特定な回路基板の完全な製造方法とに関する。２ 従来技術 上述のプリント回路（・よ、電気および電子の分野にお
いて、あらゆる電気／電子回路および装置を実現する基
本素子としてよく知らｉｌている。絶縁材の平坦な基板
は１．ｕ（抗、キャパシタ、半導体、集積回路等の回路
素子の実装支持部材とし７て作用すると共に、この基板
が支える導体路によって前述の回路素子間のＪＳＳＳ手
続と１７ても作用する。
基板は、たとえば、ベークライト、エポキシ樹脂、ガラ
ス繊維強化樹脂、ポリエステル等のたとえば０．１〜６
間厚の絶縁材料によって形成され、また、柔軟、弾性、
もしくは半剛性の絶縁フラスチノク材の薄いシートによ
っても多かれ少なかれ形成される２、導体路は、一般に
、銅もり、＜は銅合金によＶ構成され、また、錫、錫合
金、銀も［７くは金めっきによっても構成される。
同様に、プリント回路の製造は原理的に知られている。
一般的に、片面もしくは両面にたとえば５〜１００μｍ
厚の銅の層が形成された銅被覆板を漁備する。なお、上
記厚みは特定の場合に変更され得る。次に、銅表面は配
置される回路素子間の所望の配線に対応する適切なパタ
ーンｆよって被覆される。次に、上記パターンに従って
所望でない銅はエツチング技術によって除去される。っ
壕り、エツチング技術は、銅を酸化し７、これを単純な
塩もし２くは複合塩中に溶解せしむるものである。
エツチング試薬としては、従来、塩化鉄（ＩＩ）または
アンモニウムの過塩素酸塩、あるいは過硫酸塩の水溶液
がある。
一般に、回路素子の実装に、あるいハ場合により５表面
のプリント回路間の内部配線に必要なスルーホールは製
造プロセスのいかなる段階でもあけることができる。こ
れらのホールの内壁は金属化され、これにより、表面の
プリント回路間の内部接続を保証し、あるいは回路部品
のはＡ、ｆｔ：付はの接触表面を改良する。ホール壁の
金柑化けすでに知られており、従来、たとえば無電解め
っき、さらに任意の電気化学的めっきによる金１・以化
処理によって達成できる。
ランドなしのめつきされたスルーホールおよびその製造
方法はすでに米国特許第３．７７２，１０１号、Ｌ、　
Ｇ、　Ｃｈｕｍｂｅｒｓ、　Ｇ、Ｊ、　Ｒｕｄｙ、　１
９７３年１１月１３日、によって知られている。この特
許はプリント回路基板におけるランドなしのめっきさ′
１１だスルーホールの製造方法を開示しており、この方
法によれば、エツチングから銅被覆層を保護するのに用
いられるマスクにおけるホールの直径は基板のホールの
直径と同一にされている。このような要求はマスク整合
の問題を引起こし、この結果、最終的に得られた回路の
表面上にであってホールの回りにめっき材料のオーバ／
％ングが生ずる。他の実施例によれば、孔あけされた基
板自身がホトマスクとし７て用いられるが、これはポジ
型テンティングホトレジストの使用を必要とする。この
１求は実際のプロセスにおいては混乱を生ずるので欠点
である５さらに、且あけされた基板自身をマスク自身と
して用いるので、両面から感光が実行されなければなら
ず、また、回路パターンの再生プロセスは２つのマスキ
ング段階と４つの感光段階とに分けなければｆｘＧｌ、
４ＬＸａｔた、ランドなし回路部品の接続ホールの製造
プロセスは開示されていない。
今まで、一般に、導体路と集積回路ピンのような部品の
接続ワイヤとの信頼性あるはんだ付けを保証するために
、各接続ホールははんだ付けによる金属ランドによって
囲まれていることが必要であると考えられていた。この
金属ランドは、通常、好ましくははんだ付けされた１目
１であり、従って、ホールの周囲の金属は導体路自身に
よっても構成でき、これは導体路の幅をホールΩ直径よ
り大きくする必要がある。従来、接続ホール周囲にはん
だ付けの１目１を設ける必要性は導体路とホールの金属
との金属結合の欠陥によるものとされ、従って、１つの
目あるいはランドのみが必要な完全な接触を生ずるもの
とされていた。さらに、部品をその場所に強く保持し且
つ適切な電気接触を保証するために、ランドは十分大き
なはんだ付は面を確保するためでもあった。
エレクトロニクスの小型化への発展は回路基板上の導体
路および部品の密度の増加を必要とする。
集積度が向上すると、外部部品が少なくなるが、導体路
および集積回路は多くなる傾向にあり、また、回路基板
上の使用可能なスペースを増々使用する必要がある。、
たとえば、現在の技術は集積口。
路のランドを含む２つの隣接する接続ホール間に１つも
しくは２つの導体路を通過させることができる。たとえ
ば、直径０．８ｎのホールは基準ビン距離たとえば０．
１インチすなわち２．５４朋離れており、ランドの幅が
０．３玉以下であれば隣接するホールのランド間には約
１．１龍の余地を残していることになる。このような値
は現在の最新技術で得ることができる最適なものである
。
１９７０年６月１８日に公開された西独公開公報１第１
．８１１，３７７号はランドのないめっきされたスルー
ホールを接続ホールとして使用する可能性を利点として
主張しているが、そのような使用については開示されて
いない。
さらに、プリント回路の密度を増加させるために、いわ
ゆる多層回路の使用が提案されてきた。
この技術によれば、重合体樹脂たとえばエポキシ樹脂を
予め含浸された薄い絶縁シートを使用することにより予
めエツチングされた複数すなわち少なくとも２つの２層
回路の組合せている。これらのシートは２つのプリント
回路間に位置（２、甘た、中間シートを有する２以上の
回路によって措ｈνされたサンドウィッチ構造は圧力下
で加熱さＪｌ−１つのブロックを形成する。最終段階と
して、内部配線用スルーホールが孔あけされ、その内壁
は上述ごとく金属化される。しか］〜ながら、アライン
メントおよび接続の問題、且つ高価格の問題のために、
このような技術は枚雑であるので、広くは用いられてい
ない。
発明の目的 従って、本発明の第１の重要な目的は、２層もしくは多
層回路用の内部接続ホールとし２て、また、１層もしく
は多層回路におけるはんだ伺げされる部品用の接続ポス
トとして作用するスルーホールを有する予め規定された
性質のプリント回路基板を提供することにある。
本発明の他の目的は、全体の部品の密度と共に導体路密
度、および単位長さ当りの導体斂によって表される回路
量が従来技術により得らねる最高の密度、および回路量
のそれぞれよりすこぶる大きいプリント回路を提供する
ことにある。
本発明のさらに他の重要な目的は、内部配線および／ま
たは部品の直接はんだ付は用のスルーホールを有する回
路基板の製造方法を提供することにある。
本発明の他の目的は、上述のプリント回路の特に簡単、
低コスト且つ迅速な準備方法を徒供するものであって、
この回路上の少なくとも１つの導体路もしくは部品に優
れた電気的接触を有するはんだ付けのランドなしコンタ
クトスルーホールを始めて容易に製造するようにするこ
とにある。
発明の構成および効果 本発明のプリント基板は、１層、２層も１〈け多層のプ
リント基板であって、その少すく７とも１つの表面上に
導体路を有し、これら導体路と共にプリント回路を形成
する基板を貫通するスルーホールを有する。上述のスル
ーホールは導体路の少なくとも１つに接触している。導
体路の１１１は好ヅしくけホールの直径より小さい。ま
介１、ホールの壁は導電性である。プリント回路からは
ポールの周囲のランドもしくは目は排除されている。導
体路は銅層を有し、この銅層は好１１．＜は１は気化学
めっきによって付着される。また、この銅層はホールの
壁を覆い、また、ホールの内面すなわち壁を覆う銅層は
絶縁回路基板のレベルもしくはぞＪ′Ｌ工り下のレベル
で終結し、運営は、壁の銅層が導体路に接触している部
分を除外したポールの全周を銅層が覆う。
また、本発明は、導体路に接触しないスルーホールにも
関係する。このようなスルーホールは支持ホールという
。
好まり、＜は、銅めっきされた部品および回路の場所の
少なくとも一部分を錫−鉛はんだ層で覆う。
１層および２層回路は好ましくは片面もしくは両面に銅
クラツドが形成される。ホールの直径ははんだ付けすべ
き部品のビンの直径に適合させる。
内部接続用スルーホールのみ所望であれば、これらの直
径は小さくできる。たとえばコンタクトホールは直径約
０．８鰭であるのに対し、内部接続用ホールは約０．４
朋あるいはＱ、３ｍｍの内径でもよい。
特定の実施例では、各ホールの導電性”材料が排除され
た部分の高さ、言い換えると、支持表面レベル以下で終
結する部分の高さは、大体、後述するごとく、元の銅ク
ラツドの厚さに相当する。
本発明に係るプリント回路基板製造方法は次の段階より
なる。
（１）絶縁材料および絶縁材料の主表面の少なくとも１
つに形成された銅クラツドにより構成される平坦且つ清
浄な回路基板を準備する段階。
（２）所望の予め定められたパター／に従ってスルーホ
ールを孔あけする段階。この孔あけはできるだけ精確で
なければならない。ホールは完全に円筒状であ、す、回
路基板に垂直である。さらに、ホールは鋭敏且つ均一な
エツジを有する。
（３）孔あけされたスルーホールの少なくとも内壁を金
属化する段階。この金属化は化学的銅めっき（１銅７ラ
ツシー１）でよい。回路に、回路基板全表面が金属化さ
れる。
（４）孔あけされた回路基板上にホトマスクをｉ合させ
る段階。このマスクは後にエツチングすべき材料を覆う
が形成される導体路は覆われない。
また、マスクは回路のスルーホールの場所に孔を有し、
この孔は孔あけされたホールより小さい直径を有する。
この結果、マスクは孔あけさＪまたポールのエツジを超
えてこれを覆う。
（５）少なくともホールの内壁および形成されるべき導
体路の隣接する部分に銅層を電気化学めっきする段階。
（６）　　エツチング保護マスクたとえば錫−鉛層をマ
スクされた回路に適合させ、エツチングすべきでない回
路基板部分を保護する段階。
（７）回路をエツチングする段階。
好ましくは、液浸もしくは流動コーティングによって錫
−鉛合金層をこれらの金属の溶＋ｂｉがらも適合し得る
。
実施例 準備の第１のステップとして、スタート材料すなわち片
面もしくは両面に銅クラツドが形成された回路基板を準
備する。２層クラッド基板、あるいはポリエステルのよ
うなプラスチック材料の１層あるいは２層クラッドの薄
いシートも使用できるが、限定するためではなく簡略化
するために、上面のみに銅クラツドが形成された回路基
板を参照して以後の説明を行う。
銅層は一般に約３５μｍ　（０，０３５朋）であるが、
たとえば約１５μｍＶＣ′ｆｗ〈もできる。本発明のみ
によって得られる高解像度のためＫ、約５μｍの厚さの
銅を推せんする。
通常の準備ステップの後に、すなわち所定寸法のカッテ
ィング、清浄、乾燥等の後に、ホールの孔あけがされる
。通常、抵抗、キャパシタ、インピーダンス、集積回路
、トランジスタ、ダイオード等の外部部品の後処理のは
んだ付けのためのコンタクトホールは口径的Ｑ、３ｍｍ
であり、他方、内部接続ホール（２ｗＪもしくは多層回
路用）は約Ｑ、４ｍｍに孔あけされる。この孔あけは孔
あけテンプレート、もしくは数値制御あるいはコンピュ
ータによる孔あけ機械によって行われる。
好まり、＜は、孔あけは、完全な柱状ホール（すなわち
、完全な円柱状ホール）であって、完全に清浄、均整が
とれ、滑かで、ばり、ねじ山、ノツチ等がなく、鋭敏な
エツジを有するものをイ１＃るようにする。
次に、孔あけされた基板は少なくともホールの内壁が金
属化される。この金属化けいわゆる１化学的フラツシユ
１つまり無電解めっきプロセスであって、基板上に基材
金属層を薄くしかし強く刺着させるものである。このよ
うな技術は従来知られている。好ましくは、６．１〜２
μｍの薄い銅のライニングが付着される。基板の主表面
をマスクすることは実際的でないので、金属化浴は基板
全体に適用され、この結果、発生したライニングは全表
面を覆うが、ホールの壁のみは覆われない。
次に、フィルム型ホトレジストが基板の上面に積層され
る。このホトレジストはエツチング後に残すべき部分す
なわち導体路、命令のような読むべき指示、数等を除す
て基板全体を作り。ホールのエツジが好オしくはたとえ
ば約０８】岡オーバラップ（２てホト１／シストに」；
って完全Ｖ？Ａ１ｉわれるように、予めイ１あけされた
ホールは部分的に株われる。
次のステップでし１、ホトレジストによって榎われた基
板を電気化学的に銅めっきする。これはホールと導体路
との完全な接触を保鉦する重要なステップであり、この
結果、化学的フラッジ、ｌＣよって形成されたライニン
グが増大する。このステップはホールの壁と同時にホト
レジス）　Ｖ（よって覆われていない銅クラツド上とに
２０〜３０μｍのめっき層を形成する。
次に、錫−鉛合金が前のステップで形成された銅層に電
気化学的にめっきされる。当業者の者はこれらの金属が
該金属の７ツ化ホウ素酸塩を含む水性酸性浴から電気化
学的に付着できることを知っている。錫対鉛の重責比は
電気化学外の成分によっである範囲内で影響される。
第１図、第２図は上述のプロセスのステップでの基板を
示す。基材を形成する絶縁基板１０は銅クラツド層１２
を有する。すべての表面は化学的フラッジ−によって形
成された第１の金縛ライニング１４によって覆われてい
る。ライニング１４はホトレジスト１６によって部分的
に覆われ、ホトレジスト１６の部分１８はホール２０の
エツジをオーバハングしているが、導体路２２がホール
２０の壁に完全に電気的に接触すると予獄される所は除
外されている。電気化学的にめっきされた銅層２４およ
びその上の電気化学的にめっきされた錫−鉛合金の層２
６はホトレジストに覆われた表面を除いた基板の全面を
覆っている。
次に、ホトレジスト１６を除去し、基板をエツチングす
る。むき出しの銅は溶解され、エツチングレジスト合金
２６によって覆われた基板の所望の部分が残る。基板は
好ましくはエツチング後に錫−鉛合金めっき電気的に均
一にする温度まで加熱し、これにより、同時に、錫−鉛
層のポロシティも除去される。次に、基板は第３図の垂
直断面図に示される。基本鋼クラッドＷ１１２（ｒｉエ
ッチングされており、また、ホール２ｏの壁土の電気化
学的鋼めっきの上部２８もエツチングレジスト合金２６
によって保護されていないのでエツチングされる。従っ
て、ホール２０の上部の環状部分には表面の導体２２の
終端を除いて銅が除外さねている。また、このような銅
が除外されている′フリー墳１の高さはエツチングによ
ってされた基本クラッド層１２の厚さとほぼ同一である
。１表面の導体の厚さが小さく且つあるエツチング条件
に従うときは、上記１フリー壊“の高さは小さくほぼゼ
ロとなる。このような場合、ホールが支持ポールであっ
て上記１フリー壌１が完全であれば、ホール壁土の層２
４はむき出しの基板１０の自由面まで延長される。。
１フリー環１の自由銅表面を酸化から保護するために、
使用する方法によるが錫も（７くはその合金で層２４を
豊う加熱錫めっきを補完することができる。この条件は
第３図（および第４図）に１フリー環１に関する上部エ
ツジに関する参照符号２８にて示しである。加熱もしく
は溶融錫ぬっきによって形成される対応層は基板の他の
部分には図示されていない。
今マで推せんされていたプロセスステソブスナわち金属
化後の基板の研磨ステップは取除くべきである。なぜな
ら、このような研磨は塵や曲の汚れ物を取除くよＶもこ
れを導入するものであるということが判明したからであ
る。研磨されない金属層もしくはめっきは研磨された基
板よりもはんだ付けの付着塵の改善に寄与する、。
次に、基板には外部部品がたとえば２００℃の流ＩＩＩ
はんだ付けによって設けられる。
すべてのプロセスステップは最高の清浄争件のもとで実
行されることは明白である。すべての水性浴、溶液、金
属溶融液等は清浄に保持され、外部の物および他の不純
物が排除されている。
最後に、第４図はある部品のピン３０をはんだ付けした
後の第２図、第３図のホールの垂直断面図を示す。図か
ら明きらかのように、はんだ３２は基板１０の銅自由面
３４には到達せず、この面３４を損傷させない。はんだ
付はマスクを使用することができるが、多くの場合、こ
れは不要である。
一般に、部品を実装するホール（コンタクトホール）の
直径は導体路の幅より大きいかも［７〈はせいぜい同一
である。言い換えると、一般に、導体路はホールの直径
より狭くされている。このような寸法ははんだ付けの性
能の向上すなわち、はんだから基板表面３４を離すため
に役立っている。
本発明によれば、従来イυられないはるかに高い導体密
度を得ることができる。たとえば、集積回路の２つの隣
接する直径０．８鰭のホール間に８個の導体路を十分通
過させることができる。すなわち、導体路自身および集
積回路間にいかなる接触もなく、ｋった１、７４龍幅（
＝　２．５４−０．８　）の間に８個の導体路を通過さ
せることができる。さらに、たった６闘の幅ＶＣ平行且
つ隣接する２２個の導体路を形成することもできる。
本発明はまた特に多層回路基板構造に適用できる。
もちろん、仕上げられた基板は従来のすべての仕上げ方
法、たとえば、清浄方法、ラッカ塗装方法、ペンキ塗装
方法等によって処理することもできる。
本発明のランドなしホール（これは意外にもはんだ付は
受はコンタクトとしておよび外部部品の支持ホールとし
て使用することができる）では接触欠陥および腐食が排
除されていることが判明した。このような結果は、ホー
ルの壁と導体路上とに同時に電気化学的に銅を付着せし
め、さらに、ホ７．−ルの壁の上部（もしくは下部）の
終端部の環状自由空間を形成し７、これをはんだ合金で
覆うことによるものである。はんだ付けされた部品はは
んだ付はランドもしくは目が存在している場合と同様に
十分に保持される。
本発明のｌｔ要な実施例は導体路に接触することなくラ
ンドなしスルーホールを形成できるようにした。この実
施例の目的は、部品すなわち集積回路の接続ワイヤもし
くはピンをはんだ付けできるようにし、これを十分その
場所に保持しもしくは保持するのに役立つようにするこ
とである。すでに述べたように、本発明のホールのはん
だ付けは絶縁表面を損傷させることはない。
【図面の簡単な説明】
第１図は本発明に係る準備段階での銅クラツド回路基板
の上面拡大図、第２図は第１図の■−■線の断面図、第
３図は最終エツチング後の第２図と同様な断面図、第４
図は部品のけんだ伺は後の第２図と同様な断面図である
。 １０・・・絶縁基板、１２・・・銅クラツド層、２０・
・・ホール、２２・・・導体路、２４・・・銅層、２６
・・・エツチングレジスト合金。 特許出願人 シャーチック　ソシエテ　アノニム 特許出願代理人 弁理士　　青　木　　　朗 弁理士　　西　舘　オロ　之 弁理士　　松　下　　　操 弁理士　　山　口　昭　之 図面の浄書（内容に変更なし−） Ｑ υ旦１ ＩＧ−２ ＩＧ−３ １−１ｔ＞４ 手続−？甫正書（方式） 昭和５８年９月　５日 特許庁長官　若　杉　和　夫　殿 １、事件の表示 昭和５８年特許願第１２８０４１号 ２、発明の名称 プリント回路基板およびその製造方法 ３、補正をする者 事件との関係　　　特許出願人 名称　　シャーチック　ソシエテ　アノニム４、代理人 住所　〒１０５東京都港区虎ノ門−丁目８番１０号５、
補正命令の日付 （１）　　願書の「出願人の代表者」の欄（２）図面 （３）委任状 ７、補正の内容 （１）（３）　　別紙の通り （２）　　図面の浄書（内容に変更なし）８、添付書類
の目録 （１）訂正願書　　　　　１通 （２）浄書図面　　　　　１通 （３）委任状及び訳文　　　　　　　　　各１通手続補
正書（自発） 昭和５８年　９月　５日 特許庁長官　若杉和夫　殿 １、事件の表示 昭和５８年　特許願　　第１２８，０４１号２、発明の
名称 プリント回路基板およびその製造方法 ３、補正をする者 事件との関係　　特許出願人 名　称　　シャーチック　ンシエテ　アノニム４、代理
人 ５、補正の対象 明細書の「発明の詳細な説明」の欄 ６、補正の内容 明細書第１６頁第２０行目から第１７頁第１行目 「命令のような読むべき指示、数」を ［回葛番号、製造会社名等の記号ｊと補正する。

Claims (1)

  1. 【特許請求の範囲】 １、電気的絶縁材料の支持基板の少なくとも主・表面上
    に導体路を有し、該支持基板を貫通するスルーホールを
    有し、前記導体路の少なくとも１つに電気的に接続され
    ているかもしくは非接続の電気的導電性内壁を有するプ
    リント回路基板において、前記プリント回路基板からは
    んだ付はランドを排除し、前記スルーホールの内壁がミ
    グ的にめっきされた銅層によって増大され、該銅層が任
    意の前記導体路の少なくとも一部を覆い、前記鋼層が前
    記支持基板の表面のレベルもし７〈はそれより下のレベ
    ルの位置前記ホールの内壁の終端を櫟い、さらに、前記
    スルーホールに接触する導体路があれば前記銅層が該導
    体路に接触する導体路幅を除外した前記スルーホールの
    全周が前記銅層に覆われたことを特徴とするプリント回
    路基板。 ２、前記導体路の幅が前記スルーホールの直径より広く
    ない特許請求の範囲第１項に記１１ｉ１２のプリント回
    路基板。 ３、少なくとも前記スルーホールの内壁−ヒの銅層、お
    よび該スルーホールの内壁上の銅）＠に接触する導体路
    の隣接する部分が、錫−鉛合金により覆われた特許請求
    の範囲第１項に記載のプリント回路基板。 ４、前記支持基板が両生表面に導体路を有する特許請求
    の範囲第１項に記載のプリント回路基板。 ５、前記支持基板が２つの主表面の１つに導体路を有す
    る特許請求の範囲第１項に記載のプリント回路基板。 ６、前記スルーホールが部品実装ホールのとき、核ホー
    ルの直径が約０．８１１である特許請求の範囲第１項に
    記載のプリント回路基板。 ７、前記スルーホールが前記支持基板の互いに反対の主
    表面上の導体路を内部接続するホールのとき、該ホール
    の直径が約０．３〜Ｑ、４ｍ＋＊である特許請求の範囲
    第１項に記載のプリント回路基板。 ８、前記スルーホールの内壁を情う銅層ｆ４が前Ｒ＋２
    支持基板のレベル以下の距離で終結し、該距離が前記銅
    層のめっきによる増大以前の導体路の厚さに相当する特
    許請求の範囲第１項に記載のプリント回路基板。 ９、前記プリント回路基板が多層ブロック形式である特
    許請求の範囲第１項に記載のプリント回路基板。 １０、（１１絶縁材料および該絶縁材料の主表面の少な
    くとも１つに形成された銅クラツドｒ（より構成される
    平坦且つ清浄な回路基板を糸備する段階、（２）所望の
    予め定められたパターンに従って、前記回路基板に完全
    且つ精確なスルーボールを孔あけする段階、 （３）該孔あけされたスルーホールの少なくとも内壁を
    金属化して薄い金属ライニングを付着する段階、 （４）予め定められた回路パターンを示すマスクによっ
    て前記回路基板の１つも１〜〈は２つの表面をマスキン
    グし、このとき、前記マスクは前記孔あけされたスルー
    ホールのエツジをオーバラップする段階、 （５）前記マスクされた回路基板上にエツチングレジス
    トを麺合させる段階、 （６）前記回路基板をエツチングする段階、を具備する
    プリント回路基板製造方法。 １１、前記エツチングされた回路基板が前記スルーホー
    ルの少なくとも内壁上の金属溶解から加熱めっきされた
    特許請求の範囲第１０項に記載のプリント回路基板災造
    方法。 １２、前記段階（５）が錫−鉛合金の電気めっきを行う
    と同時に該合金の塩の水溶液から該余病を付着せしめる
    段階である特許請求の範囲第１０項に記載のプリント回
    路基板製造方法。
JP58128041A 1982-07-16 1983-07-15 プリント回路基板およびその製造方法 Pending JPS5941895A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH4352/82A CH650373A5 (fr) 1982-07-16 1982-07-16 Circuit imprime et procede de fabrication du circuit.
CH4352/824 1982-07-16

Publications (1)

Publication Number Publication Date
JPS5941895A true JPS5941895A (ja) 1984-03-08

Family

ID=4274498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58128041A Pending JPS5941895A (ja) 1982-07-16 1983-07-15 プリント回路基板およびその製造方法

Country Status (6)

Country Link
US (2) US4610756A (ja)
EP (1) EP0101409B1 (ja)
JP (1) JPS5941895A (ja)
CH (1) CH650373A5 (ja)
DE (1) DE3374645D1 (ja)
ES (1) ES8500547A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH650373A5 (fr) * 1982-07-16 1985-07-15 Jean Paul Strobel Circuit imprime et procede de fabrication du circuit.
US4720798A (en) * 1985-04-16 1988-01-19 Protocad, Inc. Process for use in rapidly producing printed circuit boards using a computer controlled plotter
US4823277A (en) * 1985-04-16 1989-04-18 Protocad, Inc. Forming plated through holes in a printed circuit board by using a computer controlled plotter
US5502889A (en) * 1988-06-10 1996-04-02 Sheldahl, Inc. Method for electrically and mechanically connecting at least two conductive layers
US5241216A (en) * 1989-12-21 1993-08-31 General Electric Company Ceramic-to-conducting-lead hermetic seal
US5273203A (en) * 1989-12-21 1993-12-28 General Electric Company Ceramic-to-conducting-lead hermetic seal
US5071359A (en) * 1990-04-27 1991-12-10 Rogers Corporation Array connector
US5245751A (en) * 1990-04-27 1993-09-21 Circuit Components, Incorporated Array connector
DE59200253D1 (de) * 1991-05-26 1994-07-28 Endress Hauser Gmbh Co Durchkontaktierung eines Isolierstoffteils.
US5313021A (en) * 1992-09-18 1994-05-17 Aptix Corporation Circuit board for high pin count surface mount pin grid arrays
US5727310A (en) * 1993-01-08 1998-03-17 Sheldahl, Inc. Method of manufacturing a multilayer electronic circuit
US5433819A (en) * 1993-05-26 1995-07-18 Pressac, Inc. Method of making circuit boards
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
US5539156A (en) * 1994-11-16 1996-07-23 International Business Machines Corporation Non-annular lands
US5619018A (en) * 1995-04-03 1997-04-08 Compaq Computer Corporation Low weight multilayer printed circuit board
US5766499A (en) * 1996-04-26 1998-06-16 International Business Machines Corporation Method of making a circuitized substrate
ES2124177B1 (es) * 1996-10-29 1999-09-16 Mecanismos Aux Ind Proceso de fabricacion de circuitos mixtos de 105 a 400 y de 17 a 105 micras.
US6570102B2 (en) 2000-02-01 2003-05-27 International Business Machines Corporation Structure for high speed printed wiring boards with multiple differential impedance-controlled layer
US6469256B1 (en) * 2000-02-01 2002-10-22 International Business Machines Corporation Structure for high speed printed wiring boards with multiple differential impedance-controlled layers
DE10007414B4 (de) * 2000-02-18 2006-07-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat
JP3726046B2 (ja) * 2000-12-19 2005-12-14 日本電気株式会社 回路基板及びそれを用いた電子機器
ES2177444B1 (es) * 2000-12-26 2004-08-16 Lear Automotive (Edds) Spain, S.L. Placa de circuito impreso de doble cara, con substrato metalico aislado y conexiones entre caras por espigas, y metodo para su produccion.
US6651869B2 (en) * 2001-09-21 2003-11-25 Intel Corporation Methods and electronic board products utilizing endothermic material for filling vias to absorb heat during wave soldering
US6791845B2 (en) * 2002-09-26 2004-09-14 Fci Americas Technology, Inc. Surface mounted electrical components
US6933005B2 (en) * 2003-09-22 2005-08-23 E. I. Du Pont De Nemours And Company Method for achieving recoat adhesion over a fluorinated topcoat
TWI414639B (zh) * 2005-05-25 2013-11-11 Applied Materials Inc 具有一陽極陣列的電鍍裝置
KR20090067744A (ko) * 2007-12-21 2009-06-25 엘지전자 주식회사 연성 필름
KR100896439B1 (ko) * 2007-12-26 2009-05-14 엘지전자 주식회사 연성 필름
KR100939550B1 (ko) * 2007-12-27 2010-01-29 엘지전자 주식회사 연성 필름
KR100947607B1 (ko) * 2007-12-27 2010-03-15 엘지전자 주식회사 연성 필름
KR100889002B1 (ko) * 2007-12-27 2009-03-19 엘지전자 주식회사 연성 필름
KR100947608B1 (ko) * 2007-12-28 2010-03-15 엘지전자 주식회사 연성 필름
EP2325898A4 (en) * 2008-08-26 2013-12-25 Dingguo Pan LED MULTIPLE BOND CHIP AND BONDCHIP HOLDING LIGHT STRIP
CN102150482B (zh) * 2008-09-30 2013-07-10 揖斐电株式会社 电子零件内置线路板及其制造方法
US8324511B1 (en) * 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
KR20130069107A (ko) * 2011-12-16 2013-06-26 삼성전기주식회사 스티프너 및 그 제조 방법
CN105101680B (zh) * 2014-05-22 2018-03-16 深南电路有限公司 一种电路板的加工方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3268653A (en) * 1964-04-29 1966-08-23 Ibm Printed circuit board with solder resistant coating in the through-hole connectors
DE1811377A1 (de) * 1968-11-28 1970-06-18 Telefunken Patent Verfahren zur Herstellung gedruckter Leiterplatten
DE1812692A1 (de) * 1968-12-04 1970-11-05 Siemens Ag Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten
US3772101A (en) * 1972-05-01 1973-11-13 Ibm Landless plated-through hole photoresist making process
AU506288B2 (en) * 1975-10-20 1979-12-20 Nippon Electric Co., Ltd Printed circuit board
US4104111A (en) * 1977-08-03 1978-08-01 Mack Robert L Process for manufacturing printed circuit boards
EP0003801B1 (en) * 1978-02-17 1982-06-09 E.I. Du Pont De Nemours And Company Use of photosensitive stratum to create through-hole connections in circuit boards
CH650373A5 (fr) * 1982-07-16 1985-07-15 Jean Paul Strobel Circuit imprime et procede de fabrication du circuit.

Also Published As

Publication number Publication date
DE3374645D1 (en) 1987-12-23
US4661654A (en) 1987-04-28
ES524156A0 (es) 1984-11-01
ES8500547A1 (es) 1984-11-01
CH650373A5 (fr) 1985-07-15
EP0101409B1 (fr) 1987-11-19
US4610756A (en) 1986-09-09
EP0101409A1 (fr) 1984-02-22

Similar Documents

Publication Publication Date Title
JPS5941895A (ja) プリント回路基板およびその製造方法
US4325780A (en) Method of making a printed circuit board
US3742597A (en) Method for making a coated printed circuit board
US5404637A (en) Method of manufacturing multilayer printed wiring board
US3786172A (en) Printed circuit board method and apparatus
SE429914B (sv) Forfarande for framstellning av tryckta kretskort
KR100990618B1 (ko) 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법
US6022466A (en) Process of plating selective areas on a printed circuit board
US4525246A (en) Making solderable printed circuit boards
US3850711A (en) Method of forming printed circuit
EP0127955B1 (en) Manufacture of printed circuit boards
JPH0614592B2 (ja) 多層プリント配線板の製造方法
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JPH05259614A (ja) プリント配線板の樹脂埋め法
JPH06252310A (ja) リードフレームならびにその製造方法
JPH03147394A (ja) 印刷配線板の製造方法
JPS58112392A (ja) プリント配線板の製造方法
JPH0653640A (ja) プリント配線板及びその製造方法
JPH0555750A (ja) 多層プリント配線板とその製造方法
KR20010077676A (ko) 알에프 전력증폭기용 다층 인쇄회로기판의 제조방법
JPH0353796B2 (ja)
JPS62242384A (ja) フレキシブル配線基板およびその製造方法
JPH10294541A (ja) 表面自動実装用プリント基板のフェデューシャルマーク構造
JP2003234379A (ja) 半導体装置用テープキャリアおよびその製造方法
JPH04118992A (ja) プリント配線板の製造方法