JPH10294541A - 表面自動実装用プリント基板のフェデューシャルマーク構造 - Google Patents
表面自動実装用プリント基板のフェデューシャルマーク構造Info
- Publication number
- JPH10294541A JPH10294541A JP13273997A JP13273997A JPH10294541A JP H10294541 A JPH10294541 A JP H10294541A JP 13273997 A JP13273997 A JP 13273997A JP 13273997 A JP13273997 A JP 13273997A JP H10294541 A JPH10294541 A JP H10294541A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- land portion
- hole
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 自動実装機に認識エラーを生じさせることな
く、電解メッキを施すことができる表面自動実装用プリ
ント基板のフェデューシャルマーク構造を提供する。 【解決手段】 フェデューシャルマーク４は自動実装機
により認識されるランド部２１にプリント基板１の裏面
側に貫通するスルーホール５を設け、スルーホール５の
内周面にはプリント基板１の裏面側に形成された導電層
１１ｂとランド部２１とを接続し、ランド部２１に電解
メッキを施す際の導電路になるスルーホール接続部５１
を設けている。
く、電解メッキを施すことができる表面自動実装用プリ
ント基板のフェデューシャルマーク構造を提供する。 【解決手段】 フェデューシャルマーク４は自動実装機
により認識されるランド部２１にプリント基板１の裏面
側に貫通するスルーホール５を設け、スルーホール５の
内周面にはプリント基板１の裏面側に形成された導電層
１１ｂとランド部２１とを接続し、ランド部２１に電解
メッキを施す際の導電路になるスルーホール接続部５１
を設けている。
Description
【０００１】
【発明の属する技術分野】この発明は、プリント基板に
電子部品を自動実装するため、自動実装機によって認識
されるフェデューシャルマークを付けた表面自動実装用
プリント基板のフェデューシャルマーク構造の改良に関
するものである。
電子部品を自動実装するため、自動実装機によって認識
されるフェデューシャルマークを付けた表面自動実装用
プリント基板のフェデューシャルマーク構造の改良に関
するものである。
【０００２】
【従来の技術】電子部品が自動実装されるプリント基板
の実装面側には、プリント基板と自動実装機との位置合
わせの為、自動実装機によって認識されるフェデューシ
ャルマークが付けられている。図２は従来から知られて
いるフェデューシャルマークを付けたプリント基板を示
し、図３は従来のフェデューシャルマークの構造を示す
拡大図である。
の実装面側には、プリント基板と自動実装機との位置合
わせの為、自動実装機によって認識されるフェデューシ
ャルマークが付けられている。図２は従来から知られて
いるフェデューシャルマークを付けたプリント基板を示
し、図３は従来のフェデューシャルマークの構造を示す
拡大図である。
【０００３】プリント基板１は長方形状のベースプレー
ト１１と、ベースプレート１１の表裏両面に重ね合わさ
れる絶縁性のカバーフィルム１２，１３からなる。ベー
スプレート１１はポリイミド樹脂やエポキシ樹脂等から
形成されたベース本体１１ｃを有し、ベース本体１１ｃ
の表裏両面には銅箔等により導電層１１ａ，１１ｂが形
成されている。
ト１１と、ベースプレート１１の表裏両面に重ね合わさ
れる絶縁性のカバーフィルム１２，１３からなる。ベー
スプレート１１はポリイミド樹脂やエポキシ樹脂等から
形成されたベース本体１１ｃを有し、ベース本体１１ｃ
の表裏両面には銅箔等により導電層１１ａ，１１ｂが形
成されている。
【０００４】導電層１１ａ側にはエッチングを施すこと
によって、電子部品を半田付するための複数の部品実装
パッド（図示せず）が形成されると共に、フェデューシ
ャルマーク２、２がプリント基板１のほぼ対角線上にそ
れぞれ配設されている。フェデューシャルマーク２、２
を付けたプリント基板１の両側縁部は、自動実装機によ
って保持される捨て基板１４になっており、この部分は
プリント基板１に電子部品を実装した後、切り欠き溝１
５から折り取られ除去される。尚、フェデューシャルマ
ーク２はプリント基板１の捨て基板１４以外の箇所に形
成される場合もあり、又、プリント基板に捨て基板１４
を設けていないこともある。
によって、電子部品を半田付するための複数の部品実装
パッド（図示せず）が形成されると共に、フェデューシ
ャルマーク２、２がプリント基板１のほぼ対角線上にそ
れぞれ配設されている。フェデューシャルマーク２、２
を付けたプリント基板１の両側縁部は、自動実装機によ
って保持される捨て基板１４になっており、この部分は
プリント基板１に電子部品を実装した後、切り欠き溝１
５から折り取られ除去される。尚、フェデューシャルマ
ーク２はプリント基板１の捨て基板１４以外の箇所に形
成される場合もあり、又、プリント基板に捨て基板１４
を設けていないこともある。
【０００５】フェデューシャルマーク２は図３に示す様
に自動実装機によって認識されるランド部２１と、ラン
ド部２１を識別するためランド部２１の周囲に形成され
る背景部２２からなる。ランド部２１はフェデューシャ
ルマーク２を形成する箇所の導電層１１ａを、エッチン
グによりほぼ正四角形状に形成したものであり、又、背
景部２２は外形が四角形状になるように、ランド部２１
周囲のベース本体１１ｃ表面を露出させたものである。
一方、カバーフィルム１２，１３はポリイミド樹脂やエ
ポキシ樹脂等によって形成されており、カバーフィルム
１２側にはベースプレート１１に形成された部品実装パ
ッド及びフェデューシャルマーク２の対応する位置に、
これらを外方に露出させるための抜孔を設けている。即
ち、フェデューシャルマーク２に対応する位置には、背
景部２２の外形寸法よりも僅に大きい四角形状の抜孔１
２ａが形成されており、カバーフィルム１２をベースプ
レート１１に張設した際、この抜孔１２ａからはランド
部２１、背景部２２及び背景部２２周辺に続く導電層１
１ａが露出される。
に自動実装機によって認識されるランド部２１と、ラン
ド部２１を識別するためランド部２１の周囲に形成され
る背景部２２からなる。ランド部２１はフェデューシャ
ルマーク２を形成する箇所の導電層１１ａを、エッチン
グによりほぼ正四角形状に形成したものであり、又、背
景部２２は外形が四角形状になるように、ランド部２１
周囲のベース本体１１ｃ表面を露出させたものである。
一方、カバーフィルム１２，１３はポリイミド樹脂やエ
ポキシ樹脂等によって形成されており、カバーフィルム
１２側にはベースプレート１１に形成された部品実装パ
ッド及びフェデューシャルマーク２の対応する位置に、
これらを外方に露出させるための抜孔を設けている。即
ち、フェデューシャルマーク２に対応する位置には、背
景部２２の外形寸法よりも僅に大きい四角形状の抜孔１
２ａが形成されており、カバーフィルム１２をベースプ
レート１１に張設した際、この抜孔１２ａからはランド
部２１、背景部２２及び背景部２２周辺に続く導電層１
１ａが露出される。
【０００６】次に、上述したプリント基板１は、部品実
装パッド及びフェデューシャルマーク２のランド部２１
が銅箔のままでは表面が酸化する為、溶融した半田槽内
にじゃぶ付けして部品実装パッド及びランド部２１に半
田層を形成するか、或はフラックス処理が行なわれる。
図４は他の従来例のフェデューシャルマーク３を示して
いる。このフェデューシャルマーク３は、ランド部２１
と導電層１１ａとをリード部３１によって接続したもの
であり、これにより、導電層１１ａにメッキ用電源を接
続することで、ランド部２１と導電層１１ａ間にはリー
ド部３１を介して電流が流れ、ランド部２１に電解メッ
キを施すことができる。
装パッド及びフェデューシャルマーク２のランド部２１
が銅箔のままでは表面が酸化する為、溶融した半田槽内
にじゃぶ付けして部品実装パッド及びランド部２１に半
田層を形成するか、或はフラックス処理が行なわれる。
図４は他の従来例のフェデューシャルマーク３を示して
いる。このフェデューシャルマーク３は、ランド部２１
と導電層１１ａとをリード部３１によって接続したもの
であり、これにより、導電層１１ａにメッキ用電源を接
続することで、ランド部２１と導電層１１ａ間にはリー
ド部３１を介して電流が流れ、ランド部２１に電解メッ
キを施すことができる。
【０００７】
【発明が解決しようとする課題】ところで、上述した如
く、プリント基板１を溶融半田内にじゃぶ付けすると、
フェデューシャルマーク２と共に部品実装パッドにも半
田層が形成されるが、半田層はじゃぶ付け処理のため膜
厚が不均一であり、又、表面も凸凹になっているため、
部品実装パッドに小型の電子部品を実装した際、実装ズ
レ等が発生し易く信頼性のある実装が行なえなかった。
又、プリント基板１にフラックス処理を行なった場合
は、時間の経過と共にフラックスが蒸発するため、ラン
ド部２１の銅箔表面が酸化してしまい自動実装機の認識
エラーを引き起こした。又、図３に示した如くランド部
２１と導電層１１ａ間をリード部３１によって接続した
構造では、ランド部２１に電解メッキすることが可能に
なるが、自動実装機によりランド部２１を認識させる
際、ランド部２１とリード部３１とが連続しているため
リード部３１もランド部２１の輪郭として認識してしま
う恐れがあった。それ故に、本発明は上述したような欠
点を解決するためになされたものであり、自動実装機に
よる認識エラーを生じさせることなく、電解メッキを施
すことができる表面自動実装用プリント基板のフェデュ
ーシャルマーク構造を提供することにある。
く、プリント基板１を溶融半田内にじゃぶ付けすると、
フェデューシャルマーク２と共に部品実装パッドにも半
田層が形成されるが、半田層はじゃぶ付け処理のため膜
厚が不均一であり、又、表面も凸凹になっているため、
部品実装パッドに小型の電子部品を実装した際、実装ズ
レ等が発生し易く信頼性のある実装が行なえなかった。
又、プリント基板１にフラックス処理を行なった場合
は、時間の経過と共にフラックスが蒸発するため、ラン
ド部２１の銅箔表面が酸化してしまい自動実装機の認識
エラーを引き起こした。又、図３に示した如くランド部
２１と導電層１１ａ間をリード部３１によって接続した
構造では、ランド部２１に電解メッキすることが可能に
なるが、自動実装機によりランド部２１を認識させる
際、ランド部２１とリード部３１とが連続しているため
リード部３１もランド部２１の輪郭として認識してしま
う恐れがあった。それ故に、本発明は上述したような欠
点を解決するためになされたものであり、自動実装機に
よる認識エラーを生じさせることなく、電解メッキを施
すことができる表面自動実装用プリント基板のフェデュ
ーシャルマーク構造を提供することにある。
【０００８】
【課題を解決するための手段】本発明はプリント基板に
電子部品を自動実装するため、実装面側に自動実装機に
よって認識されるフェデューシャルマークを付けた表面
自動実装用プリント基板のフェデューシャルマーク構造
において、上記フェデューシャルマークは上記自動実装
機により認識されるランド部に上記プリント基板の裏面
側に貫通するスルーホールを設け、上記スルーホールの
内周面には上記プリント基板の裏面側に形成された導電
層と上記ランド部とを接続し、上記ランド部に電解メッ
キを施す際の導電路になるスルーホール接続部を設けた
ものである。以上の如く構成された上記プリント基板の
フェデューシャルマークは、上記ランド部が上記スルー
ホールの内周面に形成された上記スルーホール接続部に
よって、メッキ用電源に接続された上記導電層に接続さ
れる。この為、電解メッキを行なった際、電流が上記ラ
ンド部と導電層間を上記スルーホール接続部を通して流
れ、上記ランド部に電解メッキが施される。これによ
り、従来例の様にランド部周辺からリード部が延設され
ていないため、自動実装機による認識エラーを生じさせ
る恐れのない表面自動実装用プリント基板のフェデュー
シャルマーク構造が得られる。
電子部品を自動実装するため、実装面側に自動実装機に
よって認識されるフェデューシャルマークを付けた表面
自動実装用プリント基板のフェデューシャルマーク構造
において、上記フェデューシャルマークは上記自動実装
機により認識されるランド部に上記プリント基板の裏面
側に貫通するスルーホールを設け、上記スルーホールの
内周面には上記プリント基板の裏面側に形成された導電
層と上記ランド部とを接続し、上記ランド部に電解メッ
キを施す際の導電路になるスルーホール接続部を設けた
ものである。以上の如く構成された上記プリント基板の
フェデューシャルマークは、上記ランド部が上記スルー
ホールの内周面に形成された上記スルーホール接続部に
よって、メッキ用電源に接続された上記導電層に接続さ
れる。この為、電解メッキを行なった際、電流が上記ラ
ンド部と導電層間を上記スルーホール接続部を通して流
れ、上記ランド部に電解メッキが施される。これによ
り、従来例の様にランド部周辺からリード部が延設され
ていないため、自動実装機による認識エラーを生じさせ
る恐れのない表面自動実装用プリント基板のフェデュー
シャルマーク構造が得られる。
【０００９】
【発明の実施の形態】以下、本発明の実施例について図
１を参照しつつ説明する。図１（ａ）、（ｂ）は本発明
のプリント基板の要部を示す平面図及び断面図である。
図において、従来例と同一形状、同一目的のものについ
ては同じ符号を用いてその詳細な説明を省略する。即
ち、本発明と従来例との相違点は図１に示す如く、プリ
ント基板１の実装面側に形成されたフェデューシャルマ
ーク４のランド部２１のほぼ真ん中位置に、プリント基
板１の裏面側に貫通するスルーホール５を設けたことに
ある。このスルーホール５の内周面には、ランド部２１
とプリント基板１の裏面側の導電層１１ｂとを接続し、
その間を電気的に導通させるスルーホール接続部５１を
設けている。これにより、プリント基板１に電解メッキ
を行なった際には、電流がスルーホール接続部５１を通
してランド部２１と、プリント基板１の裏面側に形成さ
れメッキ用電源に接続された導電層１１ｂ間に流れ、ラ
ンド部２１に電解メッキが施される。この様に構成され
たフェデューシャルマーク４は自動実装機により認識さ
れた場合、ランド部２１の銅箔表面に電解メッキを施し
たことにより、ランド部２１表面の酸化による認識エラ
ーが無くなる。又、従来例の如くプリント基板の実装面
側にランド部２１と導電層１１ａ間を接続するリード部
３１を設けていないため、ランド部２１の外形形状が確
実に認識され、自動実装機に対しプリント基板１を精度
良く位置決めすることができる。更には、電子部品をプ
リント基板１に実装した際には、プリント基板を溶融半
田にじゃぶ付けした場合に比べ、部品実装パッドのメッ
キ厚のコントロールが可能になり、且つ、部品実装パッ
ドの表面が極めて平らになるので、電子部品の実装ズレ
を抑えることができる。尚、電解メッキの材料に半田を
用いれば、リフロー時のぬれ性も良いため、電子部品が
プリント基板に良好な半田付状態で実装される。
１を参照しつつ説明する。図１（ａ）、（ｂ）は本発明
のプリント基板の要部を示す平面図及び断面図である。
図において、従来例と同一形状、同一目的のものについ
ては同じ符号を用いてその詳細な説明を省略する。即
ち、本発明と従来例との相違点は図１に示す如く、プリ
ント基板１の実装面側に形成されたフェデューシャルマ
ーク４のランド部２１のほぼ真ん中位置に、プリント基
板１の裏面側に貫通するスルーホール５を設けたことに
ある。このスルーホール５の内周面には、ランド部２１
とプリント基板１の裏面側の導電層１１ｂとを接続し、
その間を電気的に導通させるスルーホール接続部５１を
設けている。これにより、プリント基板１に電解メッキ
を行なった際には、電流がスルーホール接続部５１を通
してランド部２１と、プリント基板１の裏面側に形成さ
れメッキ用電源に接続された導電層１１ｂ間に流れ、ラ
ンド部２１に電解メッキが施される。この様に構成され
たフェデューシャルマーク４は自動実装機により認識さ
れた場合、ランド部２１の銅箔表面に電解メッキを施し
たことにより、ランド部２１表面の酸化による認識エラ
ーが無くなる。又、従来例の如くプリント基板の実装面
側にランド部２１と導電層１１ａ間を接続するリード部
３１を設けていないため、ランド部２１の外形形状が確
実に認識され、自動実装機に対しプリント基板１を精度
良く位置決めすることができる。更には、電子部品をプ
リント基板１に実装した際には、プリント基板を溶融半
田にじゃぶ付けした場合に比べ、部品実装パッドのメッ
キ厚のコントロールが可能になり、且つ、部品実装パッ
ドの表面が極めて平らになるので、電子部品の実装ズレ
を抑えることができる。尚、電解メッキの材料に半田を
用いれば、リフロー時のぬれ性も良いため、電子部品が
プリント基板に良好な半田付状態で実装される。
【００１０】
【発明の効果】以上の説明から明らかなように、本発明
に係るフェデューシャルマーク構造はランド部にプリン
ト基板の裏面側に貫通するスルーホールを設け、スルー
ホールの内周面にランド部とプリント基板の裏面側の導
電層とを電気的に接続するスルーホール接続部を設けた
ものである。この為、従来例のようにランド部の外周か
らリード部を引き出すことなく電解メッキを行なえるの
で、自動実装機によるランド部の認識エラーを無くすこ
とができる。又、プリント基板に電子部品を実装した際
には、電解メッキを行なうことで部品実装パッドのメッ
キ厚をコントロールできると共に、じゃぶ付け処理に比
べ部品実装パッド面が平らになるため、電子部品が実装
ズレせず信頼性を増して実装される表面自動実装用プリ
ント基板のフェデューシャルマーク構造を提供できる。
に係るフェデューシャルマーク構造はランド部にプリン
ト基板の裏面側に貫通するスルーホールを設け、スルー
ホールの内周面にランド部とプリント基板の裏面側の導
電層とを電気的に接続するスルーホール接続部を設けた
ものである。この為、従来例のようにランド部の外周か
らリード部を引き出すことなく電解メッキを行なえるの
で、自動実装機によるランド部の認識エラーを無くすこ
とができる。又、プリント基板に電子部品を実装した際
には、電解メッキを行なうことで部品実装パッドのメッ
キ厚をコントロールできると共に、じゃぶ付け処理に比
べ部品実装パッド面が平らになるため、電子部品が実装
ズレせず信頼性を増して実装される表面自動実装用プリ
ント基板のフェデューシャルマーク構造を提供できる。
【図１】本発明の表面自動実装用プリント基板のフェデ
ューシャルマーク構造の実施例を示し（ａ）は要部平面
図、（ｂ）は要部断面図。
ューシャルマーク構造の実施例を示し（ａ）は要部平面
図、（ｂ）は要部断面図。
【図２】従来の表面自動実装用プリント基板を示し
（ａ）は平面図、（ｂ）は断面図。
（ａ）は平面図、（ｂ）は断面図。
【図３】従来例の表面自動実装用プリント基板のフェデ
ューシャルマーク構造を示し（ａ）は要部平面図、
（ｂ）は要部断面図。
ューシャルマーク構造を示し（ａ）は要部平面図、
（ｂ）は要部断面図。
【図４】他の従来例の表面自動実装用プリント基板のフ
ェデューシャルマーク構造を示し（ａ）は要部平面図、
（ｂ）は要部断面図。
ェデューシャルマーク構造を示し（ａ）は要部平面図、
（ｂ）は要部断面図。
１ プリント基板 １１ａ 導電層 １１ｂ 導電層 ２１ ランド部 ４ フェデューシャルマーク ５ スルーホール ５１ スルーホール接続部
Claims (1)
- 【請求項１】 プリント基板に電子部品を自動実装する
ため、実装面側に自動実装機によって認識されるフェデ
ューシャルマークを付けた表面自動実装用プリント基板
のフェデューシャルマーク構造において、上記フェデュ
ーシャルマークは上記自動実装機により認識されるラン
ド部に上記プリント基板の裏面側に貫通するスルーホー
ルを設け、上記スルーホールの内周面には上記プリント
基板の裏面側に形成された導電層と上記ランド部とを接
続し、上記ランド部に電解メッキを施す際の導電路にな
るスルーホール接続部を設けたことを特徴とする表面自
動実装用プリント基板のフェデューシャルマーク構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13273997A JPH10294541A (ja) | 1997-04-16 | 1997-04-16 | 表面自動実装用プリント基板のフェデューシャルマーク構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13273997A JPH10294541A (ja) | 1997-04-16 | 1997-04-16 | 表面自動実装用プリント基板のフェデューシャルマーク構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10294541A true JPH10294541A (ja) | 1998-11-04 |
Family
ID=15088472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13273997A Pending JPH10294541A (ja) | 1997-04-16 | 1997-04-16 | 表面自動実装用プリント基板のフェデューシャルマーク構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10294541A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007095895A (ja) * | 2005-09-28 | 2007-04-12 | Optrex Corp | 部品実装回路基板 |
| JP2008218858A (ja) * | 2007-03-07 | 2008-09-18 | Sumitomo Bakelite Co Ltd | 回路板 |
-
1997
- 1997-04-16 JP JP13273997A patent/JPH10294541A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007095895A (ja) * | 2005-09-28 | 2007-04-12 | Optrex Corp | 部品実装回路基板 |
| JP2008218858A (ja) * | 2007-03-07 | 2008-09-18 | Sumitomo Bakelite Co Ltd | 回路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5217597A (en) | Solder bump transfer method | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| US5884397A (en) | Method for fabricating chip carriers and printed circuit boards | |
| US6594893B2 (en) | Method of making surface laminar circuit board | |
| JPH0614592B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH10294541A (ja) | 表面自動実装用プリント基板のフェデューシャルマーク構造 | |
| JP2700259B2 (ja) | プリント配線板における凹所を有する半田層の形成方法 | |
| JP3152230B2 (ja) | 液晶表示装置の製造方法 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| JP2776361B2 (ja) | 印刷配線板 | |
| JP2580607B2 (ja) | 回路基板及び回路基板の製造方法 | |
| JP3267280B2 (ja) | 電子印字装置 | |
| KR200382481Y1 (ko) | 도전성 돌기가 형성된 인쇄회로기판 | |
| JP2004311463A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP2957747B2 (ja) | 回路部品搭載用端子を備えた回路基板の製造法 | |
| JP3060591B2 (ja) | 半導体装置の実装方法、電子光学装置の製造方法及び電子印字装置の製造方法 | |
| JPH0491494A (ja) | スルーホールプリント配線基板の製造方法 | |
| JPH0548257A (ja) | プリント基板の製造方法 | |
| JPH05226839A (ja) | 多層電子部品搭載用基板の製造方法 | |
| JP4635329B2 (ja) | 配線回路基板の製造方法 | |
| KR20060084752A (ko) | 도전성 돌기가 형성된 인쇄회로기판 및 이 인쇄회로기판의제조 방법 | |
| JPH04243187A (ja) | プリント基板 | |
| JPS635260Y2 (ja) | ||
| JPH02280399A (ja) | プリント配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000926 |