JP4635329B2 - 配線回路基板の製造方法 - Google Patents
配線回路基板の製造方法 Download PDFInfo
- Publication number
- JP4635329B2 JP4635329B2 JP2000366789A JP2000366789A JP4635329B2 JP 4635329 B2 JP4635329 B2 JP 4635329B2 JP 2000366789 A JP2000366789 A JP 2000366789A JP 2000366789 A JP2000366789 A JP 2000366789A JP 4635329 B2 JP4635329 B2 JP 4635329B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- opening
- land
- circuit board
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ等を搭載するフィルム基材を用いた配線回路基板に関するものである。
【０００２】
【従来の技術】
従来のフィルムキャリアはフィルム基材の片面に配線層を設けており、その際半導体チップと導通を取るためのビアや外部配線と導通を取るためのランド等は、金属箔等の導体層を形成したフィルム基材に開口部を設け、その開口部に導体を充填して形成しており、開口部は、フィルム基材をフォトリソ処理して形成している。
フィルムキャリアの技術トレンドが、ビア部は数十μｍからなる微細な開口部に導体を充填して形成され、且つ狭ピッチ化するなか、上記の方法ではフィルム基材に形成できるビアの径、ピッチが限界に近づいており、さらに高密度にリードを形成することは極めて困難になっている。
【０００３】
また、金型を用いて、フィルム基材に全パタンを一括して加工した後、金属箔とラミネートする方法も知られている。
しかしこれらの方法では、現在金型での形成技術としては０．１ｍｍ以上の開口部は容易に対応できるが、０．１ｍｍを境に金型形成の難易度、製造コストが急激に上昇すると共に、耐性が低下してしまう。更に現状０．０８ｍｍ未満では金型の形成自体が不可能であり、数十μｍレベルのビア加工用の金型の加工が問題となっている。
【０００４】
更に、０．１ｍｍ以下のビアを数十μｍピッチで形成した場合、フィルム基材と接着剤の剪断跡が反り返り、金属箔をフィルム基材にラミネートする際金属箔とフィルム基材との密着性が低下し、ビア周囲で金属箔が浮いてしまい、信頼性が低下するという問題がある。
【０００５】
【発明が解決しようとする課題】
本発明は上記問題点に鑑み考案されたもので、高密度実装を可能とする配線回路基板をを容易に且つ安価に提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に於いて上記課題を達成するために、フィルム基材の少なくとも一方の面に配線層を、他方の面に半導体チップ及び外部配線と接続するためのビア及びランドを有し、前記配線層で前記ビア及び前記ランドが電気的に接続されており、前記ビア及び前記ランドがフィルム基材に形成された開口部に導体を充填して形成されてなる配線回路基板の製造方法において、片面に接着層を備えたフィルム基材に、金型により０．１ｍｍ以上の大口径の開口部であるスプロケットホール、アライメントマーク用開口部、ランド用開口部を打ち抜く工程と、前記フィルム基材に前記接着層を介して銅箔を張り合わせて導体層とする工程と、前記導体層をめっき電極にして電解めっきにより前記ランド用開口部に導体をめっきして、ランドを形成する工程と、前記フィルム基材の前記ランド形成面側に保護用レジスト層を形成し、前記導体層上にレジストパターンを形成する工程と、前記レジストパターンをマスクにして前記導体層をエッチングし、前記保護用レジスト層及び前記レジストパターンを剥離して配線層を形成する工程と、前記配線層及び前記ランドの表面に金属めっき層を形成する工程と、前記配線層上に接着剤樹脂フィルムをラミネートして接着樹脂層を形成し、前記アライメントマーク用開口部を使って位置あわせをして前記接着樹脂層の所定の位置にレーザー法により０．１ｍｍ未満の小口径の開口部を形成する工程と、を備え、前記配線層及び前記ランドの表面に金属めっき層を形成する工程では、前記金属めっき層の上面が前記フィルム基材の表面よりも高くなるように形成されていることを特徴とする配線回路基板の製造方法としたものである。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態につき説明する。
本発明の配線回路基板は、フィルム基材の一方の面に配線層を、他方の面に半導体チップ及び外部配線と接続するためのビア及びランドを有し、ビア及びランドは開口部に導体を充填して形成されており、開口部の形成法として開口径によりその加工法を組み合わせたものである。例えば、０．１ｍｍ以上の大口径の開口部の加工法は金型法を用い、０．１ｍｍ以下の微細開口部の加工法にはレーザー法を用い、開口部の加工法として金型法とレーザー法を併用して用いることを特徴としている。
【０００８】
図１（ａ）に本発明の配線回路基板の一実施例を示す構成断面図を、図１（ｂ）に本発明の配線回路基板の他の実施例を示す構成断面図を、図３（ａ）〜（ｈ）に、本発明の配線回路基板の一実施例の製造工程を工程順に示す構成断面図を、図４（ａ）〜（ｈ）に、本発明の配線回路基板の他の実施例の製造工程を工程順に示す構成断面図をそれぞれ示す。
本発明の配線回路基板１００は図１（ａ）に示すように、フイルム基材１１の一方の面に配線層３１ａが、他方の面にビア４２とランド４１が形成されており、ビア４２とランド４１は配線層３１ａを介して電気的に接続されている。
また、本発明の配線回路基板２００は図１（ｂ）に示すように、フイルム基材１１の一方の面に配線層３１ａ、接着樹脂層７１及びレーザー加工にて形成された開口部８１が、他方の面にランド４１が形成されており、ランド４１は配線層３１ａを介して電気的に接続されている。開口部８１は半導体チップを実装する際半導体チップのバンプ電極が接着樹脂層７１の開口部８１を介して配線層３１ａに電気的に接続されるようになっている。さらに、半導体チップは接着樹脂層７１にて配線回路基板２００に固定されるようになっている。
図２は、本発明の配線回路基板１００を用いて半導体チップ１０１を搭載した半導体装置３００の一例を示したもので、半導体チップ１０１のパッド電極は配線回路基板のビア４２に接合され、ランド６１上にはハンダボール１２１が形成され、半導体チップ１０１はモールド樹脂１１１にてモールドされている。
【０００９】
以下、本発明の配線回路基板１００の形成方法について述べる。
まず、片面に接着層２１が貼付されたフィルム基材１１を準備する（図３（ａ）参照）。
一般に市販されているフィルム基材の仕様としては、あらかじめ裏面に接着層を形成してあるタイプと、銅箔等の導体層が積層されたタイプとがある。本発明では銅箔等の導体層を形成する前に金型で開口部を形成するため、前者のあらかじめ裏面に接着層を形成してあるフィルム基材を使用する。
フィルム基材１１としてはポリイミド樹脂、フェノール樹脂、アクリル樹脂、ポリエステル樹脂、フッ素系樹脂、ポリフェニルエーテル樹脂、高分子液晶からなる有機フィルム等が使用可能である。
【００１０】
次に、接着層２１が形成されたフィルム基材１１に金型によりスプロケットホール１２、アライメントマーク用開口部１３、ランド用開口部１４を打ち抜き形成する（図３（ｂ）参照）。
現在の金型形成技術としては０．１ｍｍ以上のパタンは容易に対応できるが、０．１ｍｍを境に金型形成の難易度、価格が急激に上昇すると共に、耐性が低下してしまう。更に０．０８ｍｍ未満では金型の形成自体が困難な領域となる。
つまり、金型加工にて開口部等の穴明け加工を行う対象を、金型を安価に高品位で供給できる領域である０．０８ｍｍ以上と規定することは好ましい。
また、フィルム基材を用いた配線回路基板では実装時高い加工位置精度が要求され、配線回路基板内の加工位置精度に対しても数μｍレベルが求められている。
【００１１】
開口部を金型工程とレーザー工程の２工程で加工形成する場合、スプロケットホールによる位置あわせも考えられるが、同方式ではスプロケットホールの加工精度、ベースフィルムの伸縮、膨張により数十μｍの加工位置精度が限界とされ、高密度実装型の配線回路基板の製造工程としては不十分である。
ここでは、アライメントマーク用開口部１３をレーザー加工の際の位置あわせに使用する。アライメントマーク用開口部１３の使用により数μｍレベルの加工位置精度を得ることができる。
また、アライメントマーク用開口部１３の形状としては一般に使用されている、十字形状、丸形状など、レーザー加工のアライメントマーク認識機構に合わせて適宜選定すれば良い。
【００１２】
次に、銅箔をラミネーターにより熱圧着して貼り合わせ、導体層３１を形成する（図３（ｃ）参照）。
【００１３】
次に、アライメントマーク用開口部１３を使ってフィルム基材１１の所定位置に位置合わせして、ＵＶ−ＹＡＧレーザーを用いたレーザー加工機にてビア用開口部１５を形成する（図３（ｄ）参照）。さらに、プラズマアッシング装置によりレーザー加工時に発生したスミア等の付着物の除去を行う。このようなデスミアは、ビア用開口部１５の底面の導体層３１に対し、レーザー加工時の絶縁樹脂の残膜による導通不良、ないし炭素成分からなる導通性物質による絶縁不良を回避するための表面のクリーニングとして有効な手段である。
デスミアの方法としては、一般的に知られたプラズマアッシング法、ＵＶアッシング法及び有機樹脂フィルムのエッチング性溶液による方法等が可能である。
レーザー加工は、金型による加工が難しい０．０８ｍｍ未満の孔加工に有効で、開口部底面に金属箔等の導体層がある場合には金属箔等の導体層のダメージを最小限に抑えるように行わなければならない。
レーザー加工に使用されるレーザーとしては、一般に、ＣＯ2レーザー、エキシマレーザー、ＹＡＧレーザー等が使用され、必要に応じＣＯ2レーザーとエキシマレーザーを併用して加工する方法も使用される。
【００１４】
次に、導体層３１をめっき電極にして電解めっきによりランド用開口部１４及びビア用開口部１５に銅等の導体をめっきして、ランド４１及びビア４２を形成する（図３（ｅ）参照）。ここで、導体の材質としては、銅や銅合金の金属めっき材料や、ハンダ材として一般によく使われているＳｎ-Ｐｂや、鉛フリハンダめっきＳｎ-Ｂｉ、Ｓｎ-Ｃｕ等を使用できる。
【００１５】
次に、導体層３１をパターニング処理するために、フィルム基材１１の一方の面にランド４１及びビア４２の表面をエッチング液から保護するためのレジスト層５１を、他方の面の導体層３１上にレジストパターン５２を形成する（図３（ｆ）参照）。
【００１６】
次に、レジストパターン５２をマスクにして導体層３１をエッチングし、レジスト層５１及びレジストパターン５２を剥離処理して、配線層３１ａを形成する（図３（ｇ）参照）。
【００１７】
次に、配線層３１ａ、ランド４１及びビア４２の表面にニッケル等の金属めっき層６１を形成して、本発明の配線回路基板１００を得る（図３（ｈ）参照）。
この金属めっき層６１は、フィルムキャリア等の配線回路基板の仕様に応じて設けられるものである。
【００１８】
以下、本発明の配線回路基板２００の形成方法について述べる。
まず、片面に接着層２１が貼付されたフィルム基材１１を準備する（図４（ａ）参照）。
次に、接着層２１が形成されたフィルム基材１１に金型によりスプロケットホール１２、アライメントマーク用開口部１３、ランド用開口部１４を打ち抜き形成する（図４（ｂ）参照）。
次に、銅箔をラミネーターにより熱圧着して貼り合わせ、導体層３１を形成する（図４（ｃ）参照）。
次に、導体層３１をめっき電極にして電解めっきによりランド用開口部１４に銅等の導体をめっきして、ランド４１を形成する（図４（ｄ）参照）。
【００１９】
次に、導体層３１をパターニング処理するために、フィルム基材１１の一方の面にランド４１の表面をエッチング液から保護するためのレジスト層５１を、他方の面の導体層３１上にレジストパターン５２を形成する（図４（ｅ）参照）。
次に、レジストパターン５２をマスクにして導体層３１をエッチングし、レジスト層５１及びレジストパターン５２を剥離処理して配線層３１ａを形成する（図４（ｆ）参照）。
【００２０】
次に、配線層３１ａ及びランド４１の表面にニッケル等の金属めっき層６１を形成する（図４（ｇ）参照）。
次に、フィルム基材１１の一方の面の配線層３１ａ上に半導体チップマウント用の接着剤樹脂フィルムをラミネートして接着樹脂層７１を形成し、アライメントマーク用開口部１３を使って接着樹脂層７１の所定位置に位置合わせして、ＵＶ−ＹＡＧレーザーを用いたレーザー加工機にて６０μｍφの開口部８１を形成する。さらに、プラズマアッシング装置によりレーザー加工時に発生したスミア等の付着物の除去を行い、本発明の配線回路基板２００を得る（図４（ｈ）参照）。
ここで、接着樹脂層７１の開口部８１は半導体を実装する際半導体チップのバンプ電極がこの開口部８１を介して配線層３１ａに電気的に接続される。さらに、半導体チップが接着樹脂層７１にて配線回路基板２００に固定されるようになっている。
【００２１】
【実施例】
以下、実施例にて本発明を詳細に説明する。
＜参考例１＞
まず、接着層２１付きフィルム基材１１を用意した（図３（ａ）参照）。
フィルム基材１１としては５０μｍ厚のユーピレックス（宇部興産）を、接着層２１には８μｍ厚の東レ８５００を使用した。
【００２２】
次に、接着層２１付きのフィルム基材１１に金型によりスプロケットホール１２、アライメントマーク用開口部１３、ランド用開口部１４を打ち抜き形成した（図３（ｂ）参照）。
【００２３】
次に、開口部が形成された接着層２１付きのフィルム基材１１に配線回路パターン用の銅箔（ＦＱ−ＶＬＰ：三井金属製)をラミネーターにより熱圧着して貼り合わせ、導体層３１を形成した（図３（ｃ）参照）。
【００２４】
次に、アライメントマーク用開口部１３を使ってフィルム基材１１の所定位置に位置合わせして、ＵＶ−ＹＡＧレーザーを用いたレーザー加工機にて６０μｍφのビア用開口部１５を形成した（図３（ｄ）参照）。さらに、プラズマアッシング装置によりレーザー加工時発生したスミア等の付着物の除去を行った。
【００２５】
次に、導体層３１をめっき電極にして電解銅めっきによりランド用開口部１４及びビア用開口部１５に銅をめっきして、ランド４１及びビア４２を形成した（図３（ｅ）参照）。
【００２６】
次に、導体層３１をパターニング処理するために、フィルム基材１１の一方の面にレジスト層５１を、他方の面の導体層３１上にレジストパターン５２を形成した（図３（ｆ）参照）。
【００２７】
次に、レジストパターン５２をマスクにして導体層３１をエッチングし、専用の剥離液でレジスト層５１及びレジストパターン５２を剥離処理して配線層３１ａを形成した（図３（ｇ）参照）。
【００２８】
最後に、電解ニッケルめっき及び電解金めっきにより配線層３１ａ、ランド４１及びビア４２の表面にニッケル及び金膜からなる金属めっき層６１を形成し、本発明の配線回路基板１００を得た（図３（ｈ）参照）。
【００２９】
本発明の配線回路基板１００を用いて半導体チップ１０１を搭載し、半導体チップ１０１のパッド電極は配線回路基板のビア４２に接合し、ランド６１上にはハンダボール１２１を形成し、半導体チップ１０１をモールド樹脂１１１にてモールドして、半導体装置３００を形成した（図２参照）。
【００３０】
＜実施例１＞
まず、接着層２１付きフィルム基材１１を用意した（図４（ａ）参照）。
フィルム基材１１としては５０μｍ厚のユーピレックス（宇部興産）を、接着層２１には８μｍ厚の東レ８５００を使用した。
【００３１】
次に、接着層２１付きのフィルム基材１１に金型によりスプロケットホール１２、アライメントマーク用開口部１３、ランド用開口部１４を打ち抜き形成した（図４（ｂ）参照）。
【００３２】
次に、開口部が形成された接着層２１付きのフィルム基材１１に配線回路パターン用の銅箔ＦＱ−ＶＬＰ（三井金属製)をラミネーターにより熱圧着して貼り合わせ、導体層３１を形成した（図４（ｃ）参照）。
【００３３】
次に、導体層３１をめっき電極にして電解銅めっきによりランド用開口部１４に銅をめっきして、ランド４１を形成した（図４（ｄ）参照）。
【００３４】
次に、導体層３１をパターニング処理するために、フィルム基材１１の一方の面にランド４１の表面をエッチング液から保護するためのレジスト層５１を、他方の面の導体層３１上にレジストパターン５２を形成した（図４（ｅ）参照）。
【００３５】
次に、レジストパターン５２をマスクにして導体層３１をエッチングし、専用の剥離液でレジスト層５１及びレジストパターン５２を剥離処理して、て配線層３１ａを形成した（図４（ｆ）参照）。
【００３６】
次に、電解ニッケルめっき及び電解金めっきにより配線層３１ａ及びランド４１の表面にニッケル及び金膜からなる金属めっき層６１を形成した（図４（ｇ）参照）。
【００３７】
次に、フィルム基材１１の一方の面に配線層３１ａ上に半導体チップマウント用の接着剤樹脂フィルムをラミネートして接着樹脂層７１を形成し、アライメントマーク用開口部１３を使って接着樹脂層７１の所定位置に位置合わせして、ＵＶ−ＹＡＧレーザーを用いたレーザー加工機にて６０μｍφの開口部８１を形成した。さらに、プラズマアッシング装置によりレーザー加工時に発生したスミア等の付着物の除去を行い、本発明の配線回路基板２００を得た（図４（ｈ）参照）。
【００３８】
【発明の効果】
本発明の配線回路基板は上記のような構成になってているため、微細且つ高密度の配線回路基板を容易に、且つ安価に提供することができる。更に、本発明の配線回路基板を使用することにより半導体装置の高密度実装対応が可能となる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の配線回路基板の一実施例を示す構成断面図である。
（ｂ）は、本発明の配線回路基板の他の実施例を示す構成断面図である。
【図２】本発明の配線回路基板を用いて半導体を実装した半導体装置の一例を示す構成断面図である。
【図３】（ａ）〜（ｈ）は、本発明の配線回路基板の製造方法の一例を工程順に示す構成断面図である。
【図４】（ａ）〜（ｈ）は、本発明の配線回路基板の製造方法の他の例を工程順に示す構成断面図である。
【符号の説明】
１１……フィルム基材
１２……スプロケットホール
１３……アライメントマーク用開口部
１４……ランド用開口部
１５……ビア用開口部
３１……導体層
３１ａ……配線層
４１……ランド
４２……ビア
５１……レジスト層
５２……レジストパターン
６１……金属めっき層
７１……接着樹脂層
８１……開口部
１００、２００……配線回路基板
１０１……半導体チップ
１１１……モールド樹脂
１２１……ハンダボール
３００……半導体装置
【発明の属する技術分野】
本発明は、半導体チップ等を搭載するフィルム基材を用いた配線回路基板に関するものである。
【０００２】
【従来の技術】
従来のフィルムキャリアはフィルム基材の片面に配線層を設けており、その際半導体チップと導通を取るためのビアや外部配線と導通を取るためのランド等は、金属箔等の導体層を形成したフィルム基材に開口部を設け、その開口部に導体を充填して形成しており、開口部は、フィルム基材をフォトリソ処理して形成している。
フィルムキャリアの技術トレンドが、ビア部は数十μｍからなる微細な開口部に導体を充填して形成され、且つ狭ピッチ化するなか、上記の方法ではフィルム基材に形成できるビアの径、ピッチが限界に近づいており、さらに高密度にリードを形成することは極めて困難になっている。
【０００３】
また、金型を用いて、フィルム基材に全パタンを一括して加工した後、金属箔とラミネートする方法も知られている。
しかしこれらの方法では、現在金型での形成技術としては０．１ｍｍ以上の開口部は容易に対応できるが、０．１ｍｍを境に金型形成の難易度、製造コストが急激に上昇すると共に、耐性が低下してしまう。更に現状０．０８ｍｍ未満では金型の形成自体が不可能であり、数十μｍレベルのビア加工用の金型の加工が問題となっている。
【０００４】
更に、０．１ｍｍ以下のビアを数十μｍピッチで形成した場合、フィルム基材と接着剤の剪断跡が反り返り、金属箔をフィルム基材にラミネートする際金属箔とフィルム基材との密着性が低下し、ビア周囲で金属箔が浮いてしまい、信頼性が低下するという問題がある。
【０００５】
【発明が解決しようとする課題】
本発明は上記問題点に鑑み考案されたもので、高密度実装を可能とする配線回路基板をを容易に且つ安価に提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に於いて上記課題を達成するために、フィルム基材の少なくとも一方の面に配線層を、他方の面に半導体チップ及び外部配線と接続するためのビア及びランドを有し、前記配線層で前記ビア及び前記ランドが電気的に接続されており、前記ビア及び前記ランドがフィルム基材に形成された開口部に導体を充填して形成されてなる配線回路基板の製造方法において、片面に接着層を備えたフィルム基材に、金型により０．１ｍｍ以上の大口径の開口部であるスプロケットホール、アライメントマーク用開口部、ランド用開口部を打ち抜く工程と、前記フィルム基材に前記接着層を介して銅箔を張り合わせて導体層とする工程と、前記導体層をめっき電極にして電解めっきにより前記ランド用開口部に導体をめっきして、ランドを形成する工程と、前記フィルム基材の前記ランド形成面側に保護用レジスト層を形成し、前記導体層上にレジストパターンを形成する工程と、前記レジストパターンをマスクにして前記導体層をエッチングし、前記保護用レジスト層及び前記レジストパターンを剥離して配線層を形成する工程と、前記配線層及び前記ランドの表面に金属めっき層を形成する工程と、前記配線層上に接着剤樹脂フィルムをラミネートして接着樹脂層を形成し、前記アライメントマーク用開口部を使って位置あわせをして前記接着樹脂層の所定の位置にレーザー法により０．１ｍｍ未満の小口径の開口部を形成する工程と、を備え、前記配線層及び前記ランドの表面に金属めっき層を形成する工程では、前記金属めっき層の上面が前記フィルム基材の表面よりも高くなるように形成されていることを特徴とする配線回路基板の製造方法としたものである。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態につき説明する。
本発明の配線回路基板は、フィルム基材の一方の面に配線層を、他方の面に半導体チップ及び外部配線と接続するためのビア及びランドを有し、ビア及びランドは開口部に導体を充填して形成されており、開口部の形成法として開口径によりその加工法を組み合わせたものである。例えば、０．１ｍｍ以上の大口径の開口部の加工法は金型法を用い、０．１ｍｍ以下の微細開口部の加工法にはレーザー法を用い、開口部の加工法として金型法とレーザー法を併用して用いることを特徴としている。
【０００８】
図１（ａ）に本発明の配線回路基板の一実施例を示す構成断面図を、図１（ｂ）に本発明の配線回路基板の他の実施例を示す構成断面図を、図３（ａ）〜（ｈ）に、本発明の配線回路基板の一実施例の製造工程を工程順に示す構成断面図を、図４（ａ）〜（ｈ）に、本発明の配線回路基板の他の実施例の製造工程を工程順に示す構成断面図をそれぞれ示す。
本発明の配線回路基板１００は図１（ａ）に示すように、フイルム基材１１の一方の面に配線層３１ａが、他方の面にビア４２とランド４１が形成されており、ビア４２とランド４１は配線層３１ａを介して電気的に接続されている。
また、本発明の配線回路基板２００は図１（ｂ）に示すように、フイルム基材１１の一方の面に配線層３１ａ、接着樹脂層７１及びレーザー加工にて形成された開口部８１が、他方の面にランド４１が形成されており、ランド４１は配線層３１ａを介して電気的に接続されている。開口部８１は半導体チップを実装する際半導体チップのバンプ電極が接着樹脂層７１の開口部８１を介して配線層３１ａに電気的に接続されるようになっている。さらに、半導体チップは接着樹脂層７１にて配線回路基板２００に固定されるようになっている。
図２は、本発明の配線回路基板１００を用いて半導体チップ１０１を搭載した半導体装置３００の一例を示したもので、半導体チップ１０１のパッド電極は配線回路基板のビア４２に接合され、ランド６１上にはハンダボール１２１が形成され、半導体チップ１０１はモールド樹脂１１１にてモールドされている。
【０００９】
以下、本発明の配線回路基板１００の形成方法について述べる。
まず、片面に接着層２１が貼付されたフィルム基材１１を準備する（図３（ａ）参照）。
一般に市販されているフィルム基材の仕様としては、あらかじめ裏面に接着層を形成してあるタイプと、銅箔等の導体層が積層されたタイプとがある。本発明では銅箔等の導体層を形成する前に金型で開口部を形成するため、前者のあらかじめ裏面に接着層を形成してあるフィルム基材を使用する。
フィルム基材１１としてはポリイミド樹脂、フェノール樹脂、アクリル樹脂、ポリエステル樹脂、フッ素系樹脂、ポリフェニルエーテル樹脂、高分子液晶からなる有機フィルム等が使用可能である。
【００１０】
次に、接着層２１が形成されたフィルム基材１１に金型によりスプロケットホール１２、アライメントマーク用開口部１３、ランド用開口部１４を打ち抜き形成する（図３（ｂ）参照）。
現在の金型形成技術としては０．１ｍｍ以上のパタンは容易に対応できるが、０．１ｍｍを境に金型形成の難易度、価格が急激に上昇すると共に、耐性が低下してしまう。更に０．０８ｍｍ未満では金型の形成自体が困難な領域となる。
つまり、金型加工にて開口部等の穴明け加工を行う対象を、金型を安価に高品位で供給できる領域である０．０８ｍｍ以上と規定することは好ましい。
また、フィルム基材を用いた配線回路基板では実装時高い加工位置精度が要求され、配線回路基板内の加工位置精度に対しても数μｍレベルが求められている。
【００１１】
開口部を金型工程とレーザー工程の２工程で加工形成する場合、スプロケットホールによる位置あわせも考えられるが、同方式ではスプロケットホールの加工精度、ベースフィルムの伸縮、膨張により数十μｍの加工位置精度が限界とされ、高密度実装型の配線回路基板の製造工程としては不十分である。
ここでは、アライメントマーク用開口部１３をレーザー加工の際の位置あわせに使用する。アライメントマーク用開口部１３の使用により数μｍレベルの加工位置精度を得ることができる。
また、アライメントマーク用開口部１３の形状としては一般に使用されている、十字形状、丸形状など、レーザー加工のアライメントマーク認識機構に合わせて適宜選定すれば良い。
【００１２】
次に、銅箔をラミネーターにより熱圧着して貼り合わせ、導体層３１を形成する（図３（ｃ）参照）。
【００１３】
次に、アライメントマーク用開口部１３を使ってフィルム基材１１の所定位置に位置合わせして、ＵＶ−ＹＡＧレーザーを用いたレーザー加工機にてビア用開口部１５を形成する（図３（ｄ）参照）。さらに、プラズマアッシング装置によりレーザー加工時に発生したスミア等の付着物の除去を行う。このようなデスミアは、ビア用開口部１５の底面の導体層３１に対し、レーザー加工時の絶縁樹脂の残膜による導通不良、ないし炭素成分からなる導通性物質による絶縁不良を回避するための表面のクリーニングとして有効な手段である。
デスミアの方法としては、一般的に知られたプラズマアッシング法、ＵＶアッシング法及び有機樹脂フィルムのエッチング性溶液による方法等が可能である。
レーザー加工は、金型による加工が難しい０．０８ｍｍ未満の孔加工に有効で、開口部底面に金属箔等の導体層がある場合には金属箔等の導体層のダメージを最小限に抑えるように行わなければならない。
レーザー加工に使用されるレーザーとしては、一般に、ＣＯ2レーザー、エキシマレーザー、ＹＡＧレーザー等が使用され、必要に応じＣＯ2レーザーとエキシマレーザーを併用して加工する方法も使用される。
【００１４】
次に、導体層３１をめっき電極にして電解めっきによりランド用開口部１４及びビア用開口部１５に銅等の導体をめっきして、ランド４１及びビア４２を形成する（図３（ｅ）参照）。ここで、導体の材質としては、銅や銅合金の金属めっき材料や、ハンダ材として一般によく使われているＳｎ-Ｐｂや、鉛フリハンダめっきＳｎ-Ｂｉ、Ｓｎ-Ｃｕ等を使用できる。
【００１５】
次に、導体層３１をパターニング処理するために、フィルム基材１１の一方の面にランド４１及びビア４２の表面をエッチング液から保護するためのレジスト層５１を、他方の面の導体層３１上にレジストパターン５２を形成する（図３（ｆ）参照）。
【００１６】
次に、レジストパターン５２をマスクにして導体層３１をエッチングし、レジスト層５１及びレジストパターン５２を剥離処理して、配線層３１ａを形成する（図３（ｇ）参照）。
【００１７】
次に、配線層３１ａ、ランド４１及びビア４２の表面にニッケル等の金属めっき層６１を形成して、本発明の配線回路基板１００を得る（図３（ｈ）参照）。
この金属めっき層６１は、フィルムキャリア等の配線回路基板の仕様に応じて設けられるものである。
【００１８】
以下、本発明の配線回路基板２００の形成方法について述べる。
まず、片面に接着層２１が貼付されたフィルム基材１１を準備する（図４（ａ）参照）。
次に、接着層２１が形成されたフィルム基材１１に金型によりスプロケットホール１２、アライメントマーク用開口部１３、ランド用開口部１４を打ち抜き形成する（図４（ｂ）参照）。
次に、銅箔をラミネーターにより熱圧着して貼り合わせ、導体層３１を形成する（図４（ｃ）参照）。
次に、導体層３１をめっき電極にして電解めっきによりランド用開口部１４に銅等の導体をめっきして、ランド４１を形成する（図４（ｄ）参照）。
【００１９】
次に、導体層３１をパターニング処理するために、フィルム基材１１の一方の面にランド４１の表面をエッチング液から保護するためのレジスト層５１を、他方の面の導体層３１上にレジストパターン５２を形成する（図４（ｅ）参照）。
次に、レジストパターン５２をマスクにして導体層３１をエッチングし、レジスト層５１及びレジストパターン５２を剥離処理して配線層３１ａを形成する（図４（ｆ）参照）。
【００２０】
次に、配線層３１ａ及びランド４１の表面にニッケル等の金属めっき層６１を形成する（図４（ｇ）参照）。
次に、フィルム基材１１の一方の面の配線層３１ａ上に半導体チップマウント用の接着剤樹脂フィルムをラミネートして接着樹脂層７１を形成し、アライメントマーク用開口部１３を使って接着樹脂層７１の所定位置に位置合わせして、ＵＶ−ＹＡＧレーザーを用いたレーザー加工機にて６０μｍφの開口部８１を形成する。さらに、プラズマアッシング装置によりレーザー加工時に発生したスミア等の付着物の除去を行い、本発明の配線回路基板２００を得る（図４（ｈ）参照）。
ここで、接着樹脂層７１の開口部８１は半導体を実装する際半導体チップのバンプ電極がこの開口部８１を介して配線層３１ａに電気的に接続される。さらに、半導体チップが接着樹脂層７１にて配線回路基板２００に固定されるようになっている。
【００２１】
【実施例】
以下、実施例にて本発明を詳細に説明する。
＜参考例１＞
まず、接着層２１付きフィルム基材１１を用意した（図３（ａ）参照）。
フィルム基材１１としては５０μｍ厚のユーピレックス（宇部興産）を、接着層２１には８μｍ厚の東レ８５００を使用した。
【００２２】
次に、接着層２１付きのフィルム基材１１に金型によりスプロケットホール１２、アライメントマーク用開口部１３、ランド用開口部１４を打ち抜き形成した（図３（ｂ）参照）。
【００２３】
次に、開口部が形成された接着層２１付きのフィルム基材１１に配線回路パターン用の銅箔（ＦＱ−ＶＬＰ：三井金属製)をラミネーターにより熱圧着して貼り合わせ、導体層３１を形成した（図３（ｃ）参照）。
【００２４】
次に、アライメントマーク用開口部１３を使ってフィルム基材１１の所定位置に位置合わせして、ＵＶ−ＹＡＧレーザーを用いたレーザー加工機にて６０μｍφのビア用開口部１５を形成した（図３（ｄ）参照）。さらに、プラズマアッシング装置によりレーザー加工時発生したスミア等の付着物の除去を行った。
【００２５】
次に、導体層３１をめっき電極にして電解銅めっきによりランド用開口部１４及びビア用開口部１５に銅をめっきして、ランド４１及びビア４２を形成した（図３（ｅ）参照）。
【００２６】
次に、導体層３１をパターニング処理するために、フィルム基材１１の一方の面にレジスト層５１を、他方の面の導体層３１上にレジストパターン５２を形成した（図３（ｆ）参照）。
【００２７】
次に、レジストパターン５２をマスクにして導体層３１をエッチングし、専用の剥離液でレジスト層５１及びレジストパターン５２を剥離処理して配線層３１ａを形成した（図３（ｇ）参照）。
【００２８】
最後に、電解ニッケルめっき及び電解金めっきにより配線層３１ａ、ランド４１及びビア４２の表面にニッケル及び金膜からなる金属めっき層６１を形成し、本発明の配線回路基板１００を得た（図３（ｈ）参照）。
【００２９】
本発明の配線回路基板１００を用いて半導体チップ１０１を搭載し、半導体チップ１０１のパッド電極は配線回路基板のビア４２に接合し、ランド６１上にはハンダボール１２１を形成し、半導体チップ１０１をモールド樹脂１１１にてモールドして、半導体装置３００を形成した（図２参照）。
【００３０】
＜実施例１＞
まず、接着層２１付きフィルム基材１１を用意した（図４（ａ）参照）。
フィルム基材１１としては５０μｍ厚のユーピレックス（宇部興産）を、接着層２１には８μｍ厚の東レ８５００を使用した。
【００３１】
次に、接着層２１付きのフィルム基材１１に金型によりスプロケットホール１２、アライメントマーク用開口部１３、ランド用開口部１４を打ち抜き形成した（図４（ｂ）参照）。
【００３２】
次に、開口部が形成された接着層２１付きのフィルム基材１１に配線回路パターン用の銅箔ＦＱ−ＶＬＰ（三井金属製)をラミネーターにより熱圧着して貼り合わせ、導体層３１を形成した（図４（ｃ）参照）。
【００３３】
次に、導体層３１をめっき電極にして電解銅めっきによりランド用開口部１４に銅をめっきして、ランド４１を形成した（図４（ｄ）参照）。
【００３４】
次に、導体層３１をパターニング処理するために、フィルム基材１１の一方の面にランド４１の表面をエッチング液から保護するためのレジスト層５１を、他方の面の導体層３１上にレジストパターン５２を形成した（図４（ｅ）参照）。
【００３５】
次に、レジストパターン５２をマスクにして導体層３１をエッチングし、専用の剥離液でレジスト層５１及びレジストパターン５２を剥離処理して、て配線層３１ａを形成した（図４（ｆ）参照）。
【００３６】
次に、電解ニッケルめっき及び電解金めっきにより配線層３１ａ及びランド４１の表面にニッケル及び金膜からなる金属めっき層６１を形成した（図４（ｇ）参照）。
【００３７】
次に、フィルム基材１１の一方の面に配線層３１ａ上に半導体チップマウント用の接着剤樹脂フィルムをラミネートして接着樹脂層７１を形成し、アライメントマーク用開口部１３を使って接着樹脂層７１の所定位置に位置合わせして、ＵＶ−ＹＡＧレーザーを用いたレーザー加工機にて６０μｍφの開口部８１を形成した。さらに、プラズマアッシング装置によりレーザー加工時に発生したスミア等の付着物の除去を行い、本発明の配線回路基板２００を得た（図４（ｈ）参照）。
【００３８】
【発明の効果】
本発明の配線回路基板は上記のような構成になってているため、微細且つ高密度の配線回路基板を容易に、且つ安価に提供することができる。更に、本発明の配線回路基板を使用することにより半導体装置の高密度実装対応が可能となる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の配線回路基板の一実施例を示す構成断面図である。
（ｂ）は、本発明の配線回路基板の他の実施例を示す構成断面図である。
【図２】本発明の配線回路基板を用いて半導体を実装した半導体装置の一例を示す構成断面図である。
【図３】（ａ）〜（ｈ）は、本発明の配線回路基板の製造方法の一例を工程順に示す構成断面図である。
【図４】（ａ）〜（ｈ）は、本発明の配線回路基板の製造方法の他の例を工程順に示す構成断面図である。
【符号の説明】
１１……フィルム基材
１２……スプロケットホール
１３……アライメントマーク用開口部
１４……ランド用開口部
１５……ビア用開口部
３１……導体層
３１ａ……配線層
４１……ランド
４２……ビア
５１……レジスト層
５２……レジストパターン
６１……金属めっき層
７１……接着樹脂層
８１……開口部
１００、２００……配線回路基板
１０１……半導体チップ
１１１……モールド樹脂
１２１……ハンダボール
３００……半導体装置
Claims (1)
- フィルム基材の少なくとも一方の面に配線層を、他方の面に半導体チップ及び外部配線と接続するためのビア及びランドを有し、前記配線層で前記ビア及び前記ランドが電気的に接続されており、前記ビア及び前記ランドがフィルム基材に形成された開口部に導体を充填して形成されてなる配線回路基板の製造方法において、
片面に接着層を備えたフィルム基材に、金型により０．１ｍｍ以上の大口径の開口部であるスプロケットホール、アライメントマーク用開口部、ランド用開口部を打ち抜く工程と、
前記フィルム基材に前記接着層を介して銅箔を張り合わせて導体層とする工程と、
前記導体層をめっき電極にして電解めっきにより前記ランド用開口部に導体をめっきして、ランドを形成する工程と、
前記フィルム基材の前記ランド形成面側に保護用レジスト層を形成し、前記導体層上にレジストパターンを形成する工程と、
前記レジストパターンをマスクにして前記導体層をエッチングし、前記保護用レジスト層及び前記レジストパターンを剥離して配線層を形成する工程と、
前記配線層及び前記ランドの表面に金属めっき層を形成する工程と、
前記配線層上に接着剤樹脂フィルムをラミネートして接着樹脂層を形成し、前記アライメントマーク用開口部を使って位置あわせをして前記接着樹脂層の所定の位置にレーザー法により０．１ｍｍ未満の小口径の開口部を形成する工程と、
を備え、前記配線層及び前記ランドの表面に金属めっき層を形成する工程では、前記金属めっき層の上面が前記フィルム基材の表面よりも高くなるように形成されていることを特徴とする配線回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000366789A JP4635329B2 (ja) | 2000-12-01 | 2000-12-01 | 配線回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000366789A JP4635329B2 (ja) | 2000-12-01 | 2000-12-01 | 配線回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002170905A JP2002170905A (ja) | 2002-06-14 |
| JP4635329B2 true JP4635329B2 (ja) | 2011-02-23 |
Family
ID=18837344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000366789A Expired - Fee Related JP4635329B2 (ja) | 2000-12-01 | 2000-12-01 | 配線回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4635329B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10284544A (ja) * | 1997-04-10 | 1998-10-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH1197491A (ja) * | 1997-09-24 | 1999-04-09 | Shindo Denshi Kogyo Kk | 両面テープキャリアの製造方法 |
| JP2000243867A (ja) * | 1999-02-24 | 2000-09-08 | Hitachi Ltd | 半導体装置及びその製造方法並びに半導体装置の積層構造並びに半導体装置の実装構造 |
| JP2000269378A (ja) * | 1999-03-17 | 2000-09-29 | Casio Comput Co Ltd | 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法 |
| WO2000070676A1 (en) * | 1999-05-18 | 2000-11-23 | Amerasia International Technology, Inc. | High-density electronic package, and method for making same |
-
2000
- 2000-12-01 JP JP2000366789A patent/JP4635329B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10284544A (ja) * | 1997-04-10 | 1998-10-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH1197491A (ja) * | 1997-09-24 | 1999-04-09 | Shindo Denshi Kogyo Kk | 両面テープキャリアの製造方法 |
| JP2000243867A (ja) * | 1999-02-24 | 2000-09-08 | Hitachi Ltd | 半導体装置及びその製造方法並びに半導体装置の積層構造並びに半導体装置の実装構造 |
| JP2000269378A (ja) * | 1999-03-17 | 2000-09-29 | Casio Comput Co Ltd | 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法 |
| WO2000070676A1 (en) * | 1999-05-18 | 2000-11-23 | Amerasia International Technology, Inc. | High-density electronic package, and method for making same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002170905A (ja) | 2002-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985601A (en) | Circuit boards with recessed traces | |
| KR101049390B1 (ko) | 다층 프린트 배선판 및 그 제조 방법 | |
| JP4673207B2 (ja) | 多層プリント配線板およびその製造方法 | |
| EP1903839A2 (en) | A method for producing a printed circuit board with a heat radiating structure and a printed circuit board with a heat radiating structure | |
| US5055637A (en) | Circuit boards with recessed traces | |
| US7605075B2 (en) | Multilayer circuit board and method of manufacturing the same | |
| US20070173135A1 (en) | Printed wiring board for mounting semiconductor | |
| KR20080046275A (ko) | 다층 프린트 배선판 및 그 제조 방법 | |
| CN103794515B (zh) | 芯片封装基板和结构及其制作方法 | |
| KR20150064976A (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR20060048212A (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
| CN107770946B (zh) | 印刷布线板及其制造方法 | |
| JP4835629B2 (ja) | 半導体装置の製造方法 | |
| KR20190068421A (ko) | 배선 기판 및 그 제조 방법 | |
| JPH0614592B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2005072061A (ja) | 配線基板およびその製造方法 | |
| JP4635329B2 (ja) | 配線回路基板の製造方法 | |
| JP4396839B2 (ja) | キャビティ構造プリント配線板とその製造方法及び実装構造 | |
| JP2700259B2 (ja) | プリント配線板における凹所を有する半田層の形成方法 | |
| JP4161463B2 (ja) | チップキャリアの製造方法 | |
| JP2005228916A (ja) | 中心位置を偏らせたスルーホールを有する半導体搭載用プリント配線板 | |
| JP3955086B2 (ja) | バンプ付き基板の製造方法 | |
| JP2957747B2 (ja) | 回路部品搭載用端子を備えた回路基板の製造法 | |
| CN111480395A (zh) | 用于在功率构件和电路载体的金属层之间建立导热连接部的方法 | |
| JP2002057276A (ja) | 半導体モジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4635329 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |