JP3267280B2 - 電子印字装置 - Google Patents

電子印字装置

Info

Publication number
JP3267280B2
JP3267280B2 JP28979199A JP28979199A JP3267280B2 JP 3267280 B2 JP3267280 B2 JP 3267280B2 JP 28979199 A JP28979199 A JP 28979199A JP 28979199 A JP28979199 A JP 28979199A JP 3267280 B2 JP3267280 B2 JP 3267280B2
Authority
JP
Japan
Prior art keywords
tape carrier
present
solder
cof
electronic printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28979199A
Other languages
English (en)
Other versions
JP2000133677A (ja
Inventor
永至 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP28979199A priority Critical patent/JP3267280B2/ja
Publication of JP2000133677A publication Critical patent/JP2000133677A/ja
Application granted granted Critical
Publication of JP3267280B2 publication Critical patent/JP3267280B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、テープキャリアの
実装構造及びその実装方法とそれらを用いた電子光学装
置及び電子印字装置に関するものである。
【0002】
【従来の技術】従来のテープキャリアの実装構造の例を
図9に示す。
【0003】従来のテープキャリアの実装方法は、チッ
プオンフレキシブルプリンティッドサーキット(以下C
OFという)1のアウターリード2に事前の半田コーテ
ィング11をせずに、そのCOF1のアウターリード2
と回路基板3の半田付けランド4を手作業により半田付
けするか、または同様にCOF1のアウターリード2に
事前の半田コーティング11をせずに、そのCOF1の
アウターリード2と回路基板3の半田付けランド4を加
熱ツール12等により熱圧着し半田付けしていた。従っ
て従来のテープキャリアの実装構造は、図9に示すよう
にCOF1のアウターリード2の半田コーティング11
に凹部は、存在していなかった。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来技術は、手作業で半田付けするため非常に多くの加工
時間がかかり品質も安定しないか、または、加熱ツール
等を用いて自動半田付けを行ってもテープキャリアのア
ウターリードと回路基板の半田付けランドとの接続状態
の品質管理が困難でその接続強度が低く非常に信頼性が
低いという欠点を有していた。
【0005】そこで、本発明は上記欠点を解決するため
に、テープキャリアのアウターリードに半田コーティン
グした後に、該テープキャリアのアウターリードと回路
基板の半田付けランドを加熱ツール等で熱圧着して半田
付けするというテープキャリアの実装方法を用いる。
【0006】その目的とするところは、安価で信頼性が
高いテープキャリアの実装構造及びそれを用いた電子光
学装置及びそれを用いた電子印字装置を提供することで
ある。
【0007】
【課題を解決するための手段】本発明の電子印字装置
は、電子印字装置において、電子印字素子と、前記電子
印字素子に実装された半導体装置と、前記半導体装置の
アウターリード上に施された半田コーティングにより、
前記アウターリードに接続された回路基板と、を備え、
前記半田コーティングに凹部を有することを特徴とす
る。
【0008】
【0009】
【発明の実施の形態】
【0010】
【実施例】以下本発明について図に基づいて具体的に説
明する。
【0011】[実施例1]図1及び図2は、本発明のテ
ープキャリアの実装方法の一実施例を示す図である。図
1において液晶表示素子6の3辺の端子には既にCOF
1が異方性導電膜等で実装されている。ここでCOF1
とはテープキャリア上に半導体素子11を実装し、その
半導体素子11を中心に機能上必要な配線パターンを含
んで単品に分離した1つの半導体装置のことである。図
1(a)において液晶表示素子6の各端子にCOF1が
実装されたもの(以下LCDユニットという)は、マニ
ピュレータ等の先端についた真空吸着パッド等で保持さ
れた状態にあり、そのマニピュレータの動きにより自由
に方向を変えることができる。ここで、先ずLCDユニ
ットの下辺部がフラックス7面にほぼ平行になるように
位置させる。次に該LCDユニットを下降させてそのL
CDユニットの下辺部にあるCOF1のアウターリード
2をフラックス7の中に浸漬して該フラックスを塗布
し、LCDユニットを引き上げる。この動作をLCDユ
ニットの各辺について行うことにより、液晶表示素子6
に実装された全てのCOF1のアウターリード2にフラ
ックス7が塗布される。次に図1(b)に示すように、
図1(a)と同様の動作で、LCDユニットのCOF1
のフラックス7の塗布されたアウターリード2を半田9
の中に浸漬することにより、同アウターリード2に半田
コーティング11を施すことができる。ここでも各辺に
ついて同様の動作をすることによりLCDユニットの全
てのCOF1のアウターリード2に半田コーティング1
1を施すことができる。COF1のアウターリード2の
フラックス7及び半田9への浸漬時間は、各々0.数秒
から10数秒である。
【0012】図2は本発明のテープキャリアの実装方法
の一実施例を示す断面図であり図1に続く工程を示して
いる。図2(a)において液晶表示素子6に実装された
COF1の、半田コーティング11の施されたアウター
リード2が、回路基板3の半田付けランド4上に位置合
わせされて配置されており、そのアウターリード2上に
は半田付けをする加熱ツール12が待機している。図2
(b)では、図2(a)で待機していた加熱ツール12
が下降しアウターリード2を半田付けランド4に押さえ
つけると同時に加熱して半田コーティング11の半田を
溶融し、該アウターリード2と半田付けランド4を半田
付けしている。この時の加熱ツール12の加熱方法はパ
ルス電流による瞬間加熱法を用いたが、レーザービー
ム、熱線等を利用した瞬間加熱法でも良いし、その他一
般的な常時加熱法でも良い。図2(c)では、図2
(b)でアウターリード2と半田付けランド4の半田付
けを終えた加熱ツール12が、半田付け部から離れて上
方に引き上げられている。その加熱ツール2が引き上げ
られた後のアウターリード2の半田コーティング11に
は加熱ツール12の痕である凹部13が残っている。ま
た本実施例で用いたCOF1、回路基板3、フラックス
7、半田9の仕様の一例は、次の通りである。
【0013】 <COF1の仕様> ・ベースフィルム :25〜75μm厚のポリイミド樹脂、ポ リエステル樹脂等。
【0014】 ・銅箔(アウターリード材質):数〜50μm厚の電解銅箔等。
【0015】 ・銅箔のメッキ :数μmのSnメッキ、Auメッキ等。
【0016】 <回路基板3の仕様> ・基板材質 :ガラスエポキシ樹脂、エポキシ複合材、 紙フェノール樹脂、ベークライト等。
【0017】 ・銅箔(半田付けランド4) :数〜50μm厚の電解銅箔等。
【0018】 ・銅箔のメッキ :数μm〜数10程度の半田メッキ、Au メッキ等。
【0019】 ・表面 :絶縁剤塗布等。
【0020】 <フラックス7の仕様> ・規格 :日本アルミットのRF−35M RMA フラックス等。
【0021】 <半田9> :Pb/Sn比=60/40等の半田等。
【0022】[実施例2]図3は本発明のテープキャリ
アの実装方法の一実施例を示す図であり、実施例1に対
して、COF1のアウターリード2へのフラックス7の
塗布及び半田コーティング11をLCDユニット状態で
はなくテープキャリア5状態で行っているのが特徴であ
る。図3からテープキャリア5をフラックス7及び半田
9に一部浸漬させて移動させることにより、そのテープ
キャリア上のCOF1のアウターリード2に半田コーテ
ィング11が施されることがわかる。
【0023】[実施例3]図4は、本発明のテープキャ
リアの実装構造の一実施例を示す断面図であり、電子光
学装置の一例として液晶表示装置に用いた例である。本
実施例は、実施例1のテープキャリアの実装方法を用い
て形成され、図4に示すように、アウターリード2の半
田コーティング11の中央部に凹部13がある。この凹
部13の外観を観察することにより、アウターリード2
及び回路基板3の半田付けランド4が確実に半田付けさ
れているかを正確かつ容易に良否判断することができ
る。
【0024】[実施例4]図5は、本発明のテープキャ
リアの実装構造の一実施例を示す断面図である。
【0025】本実施例は、実施例3に対して液晶表示素
子6の表裏が反対であり、それに準じてCOF1の向き
も表裏反対になっており、半導体素子14が回路基板3
側に来るので、その回路基板3に半導体素子14の外形
を逃げるための、半導体素子逃げ穴15が設けられてあ
るのが特徴である。液晶表示素子6等の電子表示素子や
電子印字素子及びCOF1及び回路基板3の表裏の向き
の組合せは、多数あるがその実装構造を少し変更するだ
けで、実現させることは可能である。
【0026】[実施例5]図6は、本発明のテープキャ
リアの実装構造の一実施例を示す断面図である。
【0027】本実施例は、実施例3に対してCOF1を
90゜折り曲げてあるのが特徴である。図6ではCOF
1の折り曲げ部にリードスリット16を設けてあるが、
そのリードスリット16はなくても良い。またCOF1
の曲げ角度は180゜まで曲げても良い。
【0028】[実施例6]図7は、本発明のテープキャ
リアの実装構造を電子光学装置の一種類である液晶表示
装置に用いた場合の一実施例を示す断面図である。図7
においてバックライト18上に液晶表示素子6があり、
その液晶表示素子6の端子にCOF1が実装され、その
COF1のアウターリード2に半田コーティング11が
施され加熱ツール12により熱圧着されたことにより凹
部13が形成されている。液晶表示素子6は、フレーム
19及び押えゴム20等によりバックライト18に固定
されて液晶表示装置が構成されている。
【0029】[実施例7]図8は、本発明のテープキャ
リアの実装構造をサーマルプリンタのサーマルヘッド等
の電子印字装置に用いた場合の一実施例を示す断面図で
ある。本実施例では、実施例3の実装構造を電子印字装
置に用いた。
【0030】
【発明の効果】本発明の電子印字装置は、アウターリー
ドと回路基板との接続部の半田コーティングに凹部を有
することにより、その外観を観察することによって、確
実に半田付けされているかを正確且つ容易に良否判断す
ることができる。従って、アウターリードと回路基板と
の接続状態の品質管理を容易に行え、信頼性を著しく高
めることができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す図である。
【図2】本発明の一実施例を示す図である。
【図3】本発明の一実施例を示す図である。
【図4】本発明の一実施例を示す図である。
【図5】本発明の一実施例を示す図である。
【図6】本発明の一実施例を示す図である。
【図7】本発明の一実施例を示す図である。
【図8】本発明の一実施例を示す図である。
【図9】従来の技術例を示す図である。
【符号の説明】
1.COF 2.アウターリード 3.回路基板 4.半田付けランド 5.テープキャリア 6.液晶表示素子(LCD) 7.フラックス 8.フラックス槽 9.半田 10.半田槽 11.半田コーティング 12.加熱ツール 13.凹部 14.半導体素子 15.半導体素子逃げ穴 16.リードスリット 17.電子印字素子 18.バックライト 19.フレーム 20.押えゴム

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】電子印字装置において、 電子印字素子と、 前記電子印字素子に実装された半導体装置と、 前記半導体装置のアウターリード上に施された半田コー
    ティングにより、前記アウターリードに接続された回路
    基板と、 を備え、 前記半田コーティングに凹部を有することを特徴とする
    電子印字装置。
JP28979199A 1999-10-12 1999-10-12 電子印字装置 Expired - Lifetime JP3267280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28979199A JP3267280B2 (ja) 1999-10-12 1999-10-12 電子印字装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28979199A JP3267280B2 (ja) 1999-10-12 1999-10-12 電子印字装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP3111384A Division JP3060591B2 (ja) 1991-05-16 1991-05-16 半導体装置の実装方法、電子光学装置の製造方法及び電子印字装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001346446A Division JP3480460B2 (ja) 2001-11-12 2001-11-12 半導体装置の実装方法、半導体装置の実装構造及び電子光学装置

Publications (2)

Publication Number Publication Date
JP2000133677A JP2000133677A (ja) 2000-05-12
JP3267280B2 true JP3267280B2 (ja) 2002-03-18

Family

ID=17747826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28979199A Expired - Lifetime JP3267280B2 (ja) 1999-10-12 1999-10-12 電子印字装置

Country Status (1)

Country Link
JP (1) JP3267280B2 (ja)

Also Published As

Publication number Publication date
JP2000133677A (ja) 2000-05-12

Similar Documents

Publication Publication Date Title
US5019944A (en) Mounting substrate and its production method, and printed wiring board having connector function and its connection method
JP3152230B2 (ja) 液晶表示装置の製造方法
JP3267280B2 (ja) 電子印字装置
JP2000228006A (ja) ボンディングパットおよびバンプを用いた接合体、および磁気ヘッド装置
JP3060591B2 (ja) 半導体装置の実装方法、電子光学装置の製造方法及び電子印字装置の製造方法
JP3480460B2 (ja) 半導体装置の実装方法、半導体装置の実装構造及び電子光学装置
JP2700259B2 (ja) プリント配線板における凹所を有する半田層の形成方法
JP3924073B2 (ja) 回路基板と導体片との接続方法
JP3101396B2 (ja) 基板の端子部構造
JPH03129745A (ja) 半導体装置の実装方法
CN216291551U (zh) 一种电路板
JP2809298B2 (ja) 表面実装用基板を用いた半導体装置
JP2580607B2 (ja) 回路基板及び回路基板の製造方法
JP3468876B2 (ja) プリント配線板およびその製造方法
JPS6347157B2 (ja)
JPS6030195A (ja) リ−ド接続方法
JPH06349561A (ja) リード端子の配線基板への半田付け方法
JP2776361B2 (ja) 印刷配線板
JPH10294541A (ja) 表面自動実装用プリント基板のフェデューシャルマーク構造
JPS63268286A (ja) 面実装部品
JPH088510A (ja) リードレスチップキャリア
JPH03192793A (ja) 電気回路部品の実装方法
JPS58221667A (ja) チツプ部品の半田付方法
JPH0385750A (ja) 半導体装置およびその実装方法
JPH04147692A (ja) プリント基板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10