JP3480460B2 - 半導体装置の実装方法、半導体装置の実装構造及び電子光学装置 - Google Patents

半導体装置の実装方法、半導体装置の実装構造及び電子光学装置

Info

Publication number
JP3480460B2
JP3480460B2 JP2001346446A JP2001346446A JP3480460B2 JP 3480460 B2 JP3480460 B2 JP 3480460B2 JP 2001346446 A JP2001346446 A JP 2001346446A JP 2001346446 A JP2001346446 A JP 2001346446A JP 3480460 B2 JP3480460 B2 JP 3480460B2
Authority
JP
Japan
Prior art keywords
semiconductor device
solder coating
outer lead
circuit board
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001346446A
Other languages
English (en)
Other versions
JP2002158256A (ja
Inventor
永至 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001346446A priority Critical patent/JP3480460B2/ja
Publication of JP2002158256A publication Critical patent/JP2002158256A/ja
Application granted granted Critical
Publication of JP3480460B2 publication Critical patent/JP3480460B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の実装
方法、半導体装置の実装構造及び電子光学装置に関する
ものである。
【0002】
【従来の技術】従来のテープキャリアの実装構造の例を
図9に示す。
【0003】従来のテープキャリアの実装方法は、チッ
プオンフレキシブルプリンティッドサーキット(以下C
OFという)1のアウターリード2に事前の半田コーテ
ィング11をせずに、そのCOF1のアウターリード2
と回路基板3の半田付けランド4を手作業により半田付
けするか、または同様にCOF1のアウターリード2に
事前の半田コーティング11をせずに、そのCOF1の
アウターリード2と回路基板3の半田付けランド4を加
熱ツール12等により熱圧着し半田付けしていた。従っ
て従来のテープキャリアの実装構造は、図9に示すよう
にCOF1のアウターリード2の半田コーティング11
に凹部は、存在していなかった。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来技術は、手作業で半田付けするため非常に多くの加工
時間がかかり品質も安定しないか、または、加熱ツール
等を用いて自動半田付けを行ってもテープキャリアのア
ウターリードと回路基板の半田付けランドとの接続状態
の品質管理が困難でその接続強度が低く非常に信頼性が
低いという欠点を有していた。
【0005】そこで、本発明は上記欠点を解決するため
に、テープキャリアのアウターリードに半田コーティン
グした後に、該テープキャリアのアウターリードと回路
基板の半田付けランドを加熱ツール等で熱圧着して半田
付けするというテープキャリアの実装方法を用いる。そ
の目的とするところは、安価で信頼性が高いテープキャ
リアの実装構造及びそれを用いた電子光学装置及びそれ
を用いた電子印字装置を提供することである。
【0006】
【課題を解決するための手段】本発明の半導体装置の実
装方法は、半導体装置の実装方法において、半導体装置
のアウターリードを半田とフラックスとに浸漬して該ア
ウターリードに盛り上がるように半田コーティングを施
す工程と、前記アウターリードを回路基板に半田接合す
る工程と、を具備し、前記半田接合する工程において、
前記半田コーティングの盛り上がり部には凹部が設けら
、且つ前記アウターリードは前記凹部から離れる方向
に湾曲して撓むように半田接合することを特徴とする。
また、前記凹部は、前記半田コーティングの前記アウタ
ーリード及び前記回路基板の接続部分に対応する部分に
設けられることが好ましい。また、前記凹部は、前記半
田コーティングの前記アウターリード及び前記回路基板
の接続部分に対応する部分において局所的に設けられる
ことが好ましい。本発明の半導体装置の実装構造は、半
導体装置の実装構造において、アウターリードを有する
半導体装置と、前記アウターリード上に盛り上がるよう
施された半田コーティングと、前記半田コーティング
により前記アウターリードに接続された回路基板と、を
備え、前記半田コーティングの盛り上がり部には凹部が
設けられ、且つ前記アウターリードは前記凹部から離れ
る方向に湾曲して撓んでいることを特徴とする。また、
前記凹部は、前記半田コーティングの前記アウターリー
ド及び前記回路基板の接続部分に対応する部分に設けら
れていることが好ましい。また、前記凹部は、前記半田
コーティングの前記アウターリード及び前記回路基板の
接続部分に対応する部分において局所的に設けられてい
ることが好ましい。
【0007】本発明の電子光学装置は、電子光学装置に
おいて、電子表示素子と、電子表示素子に実装され、且
つアウターリードを有する半導体装置と、前記アウター
リード上に盛り上がるように施された半田コーティング
と、前記半田コーティングにより前記アウターリードに
接続された回路基板と、を備え、前記半田コーティング
の盛り上がり部には凹部が設けられ、且つ前記アウター
リードは前記凹部から離れる方向に湾曲して撓んでいる
ことを特徴とする。また、前記凹部は、前記半田コーテ
ィングの前記アウターリード及び前記回路基板の接続部
分に対応する部分に設けられていることが好ましい。ま
た、前記凹部は、前記半田コーティングの前記アウター
リード及び前記回路基板の接続部分に対応する部分にお
いて局所的に設けられていることが好ましい。また、前
記電子表示素子は液晶表示素子を含むことを特徴とす
る。
【0008】
【発明の実施の形態】
【実施例】以下本発明について図に基づいて具体的に説
明する。
【0009】[実施例1]図1及び図2は、本発明のテ
ープキャリアの実装方法の一実施例を示す図である。図
1において液晶表示素子6の3辺の端子には既にCOF
1が異方性導電膜等で実装されている。ここでCOF1
とはテープキャリア上に半導体素子11を実装し、その
半導体素子11を中心に機能上必要な配線パターンを含
んで単品に分離した1つの半導体装置のことである。図
1(a)において液晶表示素子6の各端子にCOF1が
実装されたもの(以下LCDユニットという)は、マニ
ピュレータ等の先端についた真空吸着パッド等で保持さ
れた状態にあり、そのマニピュレータの動きにより自由
に方向を変えることができる。ここで、先ずLCDユニ
ットの下辺部がフラックス7面にほぼ平行になるように
位置させる。次に該LCDユニットを下降させてそのL
CDユニットの下辺部にあるCOF1のアウターリード
2をフラックス7の中に浸漬して該フラックスを塗布
し、LCDユニットを引き上げる。この動作をLCDユ
ニットの各辺について行うことにより、液晶表示素子6
に実装された全てのCOF1のアウターリード2にフラ
ックス7が塗布される。次に図1(b)に示すように、
図1(a)と同様の動作で、LCDユニットのCOF1
のフラックス7の塗布されたアウターリード2を半田9
の中に浸漬することにより、同アウターリード2に半田
コーティング11を施すことができる。ここでも各辺に
ついて同様の動作をすることによりLCDユニットの全
てのCOF1のアウターリード2に半田コーティング1
1を施すことができる。COF1のアウターリード2の
フラックス7及び半田9への浸漬時間は、各々0.数秒
から10数秒である。
【0010】図2は本発明のテープキャリアの実装方法
の一実施例を示す断面図であり図1に続く工程を示して
いる。図2(a)において液晶表示素子6に実装された
COF1の、半田コーティング11の施されたアウター
リード2が、回路基板3の半田付けランド4上に位置合
わせされて配置されており、そのアウターリード2上に
は半田付けをする加熱ツール12が待機している。図2
(b)では、図2(a)で待機していた加熱ツール12
が下降しアウターリード2を半田付けランド4に押さえ
つけると同時に加熱して半田コーティング11の半田を
溶融し、該アウターリード2と半田付けランド4を半田
付けしている。この時の加熱ツール12の加熱方法はパ
ルス電流による瞬間加熱法を用いたが、レーザービー
ム、熱線等を利用した瞬間加熱法でも良いし、その他一
般的な常時加熱法でも良い。図2(c)では、図2
(b)でアウターリード2と半田付けランド4の半田付
けを終えた加熱ツール12が、半田付け部から離れて上
方に引き上げられている。その加熱ツール2が引き上げ
られた後のアウターリード2の半田コーティング11に
は加熱ツール12の痕である凹部13が残っている。ま
た本実施例で用いたCOF1、回路基板3、フラックス
7、半田9の仕様の一例は、次の通りである。
【0011】 <COF1の仕様> ・ベースフィルム :25〜75μm厚のポリイミド樹脂、ポ リエステル樹脂等。
【0012】 ・銅箔(アウターリード材質):数〜50μm厚の電解銅箔等。
【0013】 ・銅箔のメッキ :数μmのSnメッキ、Auメッキ等。
【0014】 <回路基板3の仕様> ・基板材質 :ガラスエポキシ樹脂、エポキシ複合材、 紙フェノール樹脂、ベークライト等。
【0015】 ・銅箔(半田付けランド4) :数〜50μm厚の電解銅箔等。
【0016】 ・銅箔のメッキ :数μm〜数10程度の半田メッキ、Au メッキ等。
【0017】 ・表面 :絶縁剤塗布等。
【0018】 <フラックス7の仕様> ・規格 :日本アルミットのRF−35M RMA フラックス等。
【0019】 <半田9> :Pb/Sn比=60/40等の半田等。
【0020】[実施例2]図3は本発明のテープキャリ
アの実装方法の一実施例を示す図であり、実施例1に対
して、COF1のアウターリード2へのフラックス7の
塗布及び半田コーティング11をLCDユニット状態で
はなくテープキャリア5状態で行っているのが特徴であ
る。図3からテープキャリア5をフラックス7及び半田
9に一部浸漬させて移動させることにより、そのテープ
キャリア上のCOF1のアウターリード2に半田コーテ
ィング11が施されることがわかる。
【0021】[実施例3]図4は、本発明のテープキャ
リアの実装構造の一実施例を示す断面図であり、電子光
学装置の一例として液晶表示装置に用いた例である。本
実施例は、実施例1のテープキャリアの実装方法を用い
て形成され、図4に示すように、アウターリード2の半
田コーティング11の中央部に凹部13がある。この凹
部13の外観を観察することにより、アウターリード2
及び回路基板3の半田付けランド4が確実に半田付けさ
れているかを正確かつ容易に良否判断することができ
る。
【0022】[実施例4]図5は、本発明のテープキャ
リアの実装構造の一実施例を示す断面図である。本実施
例は、実施例3に対して液晶表示素子6の表裏が反対で
あり、それに準じてCOF1の向きも表裏反対になって
おり、半導体素子14が回路基板3側に来るので、その
回路基板3に半導体素子14の外形を逃げるための、半
導体素子逃げ穴15が設けられてあるのが特徴である。
液晶表示素子6等の電子表示素子や電子印字素子及びC
OF1及び回路基板3の表裏の向きの組合せは、多数あ
るがその実装構造を少し変更するだけで、実現させるこ
とは可能である。
【0023】[実施例5]図6は、本発明のテープキャ
リアの実装構造の一実施例を示す断面図である。本実施
例は、実施例3に対してCOF1を90゜折り曲げてあ
るのが特徴である。図6ではCOF1の折り曲げ部にリ
ードスリット16を設けてあるが、そのリードスリット
16はなくても良い。またCOF1の曲げ角度は180
゜まで曲げても良い。
【0024】[実施例6]図7は、本発明のテープキャ
リアの実装構造を電子光学装置の一種類である液晶表示
装置に用いた場合の一実施例を示す断面図である。図7
においてバックライト18上に液晶表示素子6があり、
その液晶表示素子6の端子にCOF1が実装され、その
COF1のアウターリード2に半田コーティング11が
施され加熱ツール12により熱圧着されたことにより凹
部13が形成されている。液晶表示素子6は、フレーム
19及び押えゴム20等によりバックライト18に固定
されて液晶表示装置が構成されている。
【0025】[実施例7]図8は、本発明のテープキャ
リアの実装構造をサーマルプリンタのサーマルヘッド等
の電子印字装置に用いた場合の一実施例を示す断面図で
ある。本実施例では、実施例3の実装構造を電子印字装
置に用いた。
【0026】
【発明の効果】以上説明したように、本発明の半導体装
置の実装方法及び半導体装置の実装構造は、半田付け部
の確認が非常に簡単に確実に行える。そしてそれらの実
装方法及び実装構造を用いることにより、ひいては、安
価で信頼性の高い電子光学装置を提供することが可能で
ある。
【図面の簡単な説明】
【図1】本発明の一実施例を示す図である。
【図2】本発明の一実施例を示す図である。
【図3】本発明の一実施例を示す図である。
【図4】本発明の一実施例を示す図である。
【図5】本発明の一実施例を示す図である。
【図6】本発明の一実施例を示す図である。
【図7】本発明の一実施例を示す図である。
【図8】本発明の一実施例を示す図である。
【図9】従来の技術例を示す図である。
【符号の説明】
1.COF 2.アウターリード 3.回路基板 4.半田付けランド 5.テープキャリア 6.液晶表示素子(LCD) 7.フラックス 8.フラックス槽 9.半田 10.半田槽 11.半田コーティング 12.加熱ツール 13.凹部 14.半導体素子 15.半導体素子逃げ穴 16.リードスリット 17.電子印字素子 18.バックライト 19.フレーム 20.押えゴム
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体装置の実装方法において、 半導体装置のアウターリードを半田とフラックスとに浸
    漬して該アウターリードに盛り上がるように半田コーテ
    ィングを施す工程と、 前記アウターリードを回路基板に半田接合する工程と、 を具備し、 前記半田接合する工程において、前記半田コーティング
    の盛り上がり部には凹部が設けられ、且つ前記アウター
    リードは前記凹部から離れる方向に湾曲して撓むように
    半田接合することを特徴とする半導体装置の実装方法。
  2. 【請求項2】請求項1記載の半導体装置の実装方法にお
    いて、 前記凹部は、前記半田コーティングの前記アウターリー
    ド及び前記回路基板の接続部分に対応する部分に設けら
    れることを特徴とする半導体装置の実装方法。
  3. 【請求項3】請求項2記載の半導体装置の実装方法にお
    いて、 前記凹部は、前記半田コーティングの前記アウターリー
    ド及び前記回路基板の接続部分に対応する部分において
    局所的に設けられることを特徴とする半導体装置の実装
    方法。
  4. 【請求項4】半導体装置の実装構造において、 アウターリードを有する半導体装置と、 前記アウターリード上に盛り上がるように施された半田
    コーティングと、 前記半田コーティングにより前記アウターリードに接続
    された回路基板と、 を備え、 前記半田コーティングの盛り上がり部には凹部が設けら
    、且つ前記アウターリードは前記凹部から離れる方向
    に湾曲して撓んでいることを特徴とする半導体装置の実
    装構造。
  5. 【請求項5】請求項4記載の半導体装置の実装構造にお
    いて、 前記凹部は、前記半田コーティングの前記アウターリー
    ド及び前記回路基板の接続部分に対応する部分に設けら
    れていることを特徴とする半導体装置の実装構造。
  6. 【請求項6】請求項5記載の半導体装置の実装構造にお
    いて、 前記凹部は、前記半田コーティングの前記アウターリー
    ド及び前記回路基板の接続部分に対応する部分において
    局所的に設けられていることを特徴とする半導体装置の
    実装構造。
  7. 【請求項7】電子光学装置において、 電子表示素子と、 電子表示素子に実装され、且つアウターリードを有する
    半導体装置と、 前記アウターリード上に盛り上がるように施された半田
    コーティングと、 前記半田コーティングにより前記アウターリードに接続
    された回路基板と、 を備え、 前記半田コーティングの盛り上がり部には凹部が設けら
    、且つ前記アウターリードは前記凹部から離れる方向
    に湾曲して撓んでいることを特徴とする電子光学装置。
  8. 【請求項8】請求項7記載の電子光学装置において、 前記凹部は、前記半田コーティングの前記アウターリー
    ド及び前記回路基板の接続部分に対応する部分に設けら
    れていることを特徴とする電子光学装置。
  9. 【請求項9】請求項8記載の電子光学装置において、 前記凹部は、前記半田コーティングの前記アウターリー
    ド及び前記回路基板の接続部分に対応する部分において
    局所的に設けられていることを特徴とする電子光学装
    置。
  10. 【請求項10】請求項7乃至9記載の電子光学装置にお
    いて、前記電子表示素子は液晶表示素子を含むことを特
    徴とする電子光学装置。
JP2001346446A 2001-11-12 2001-11-12 半導体装置の実装方法、半導体装置の実装構造及び電子光学装置 Expired - Lifetime JP3480460B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001346446A JP3480460B2 (ja) 2001-11-12 2001-11-12 半導体装置の実装方法、半導体装置の実装構造及び電子光学装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001346446A JP3480460B2 (ja) 2001-11-12 2001-11-12 半導体装置の実装方法、半導体装置の実装構造及び電子光学装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP28979199A Division JP3267280B2 (ja) 1999-10-12 1999-10-12 電子印字装置

Publications (2)

Publication Number Publication Date
JP2002158256A JP2002158256A (ja) 2002-05-31
JP3480460B2 true JP3480460B2 (ja) 2003-12-22

Family

ID=19159624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001346446A Expired - Lifetime JP3480460B2 (ja) 2001-11-12 2001-11-12 半導体装置の実装方法、半導体装置の実装構造及び電子光学装置

Country Status (1)

Country Link
JP (1) JP3480460B2 (ja)

Also Published As

Publication number Publication date
JP2002158256A (ja) 2002-05-31

Similar Documents

Publication Publication Date Title
JP3855879B2 (ja) フレキシブルプリント基板の搬送用キャリアおよびフレキシブルプリント基板への電子部品実装方法
US4842373A (en) Connecting structure for connecting a liquid crystal display and a flexible flat cable
JP2660934B2 (ja) 接続機能を有するテープキャリヤ
JP2844778B2 (ja) 片面プリント基板に2種類の部品を半田付けする方法
US6225573B1 (en) Method for mounting terminal on circuit board and circuit board
EP0544305A2 (en) Method of forming a contact bump using a composite film
JPH05175275A (ja) 半導体チップの実装方法および実装構造
JP3480460B2 (ja) 半導体装置の実装方法、半導体装置の実装構造及び電子光学装置
JP3152230B2 (ja) 液晶表示装置の製造方法
JP3267280B2 (ja) 電子印字装置
JP3060591B2 (ja) 半導体装置の実装方法、電子光学装置の製造方法及び電子印字装置の製造方法
US20050003153A1 (en) Flexible substrate and a connection method thereof that can achieve reliable connection
JP3346216B2 (ja) プリント配線板
JPH03129745A (ja) 半導体装置の実装方法
JP3924073B2 (ja) 回路基板と導体片との接続方法
JP3101396B2 (ja) 基板の端子部構造
JP2785832B2 (ja) 半導体装置の実装構造
JP2809298B2 (ja) 表面実装用基板を用いた半導体装置
JP3138779B2 (ja) チップ部品の装着方法
JP2697987B2 (ja) 接続用端子付き電子部品およびその実装方法
JP2580607B2 (ja) 回路基板及び回路基板の製造方法
JPS6030195A (ja) リ−ド接続方法
JPH11330154A (ja) フレキシブル基板およびこれを用いたテープキャリアパッケージとそれらの実装方法
JPH051230U (ja) 補強板付きtab
JP3132713B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030909

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8