JP2003234380A - 半導体装置用テープキャリアおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ソルダーレジスト下方、微細リード配線部、
ポリイミドフィルムと銅箔の界面での銅の過剰溶解を防
止すると共に、レジストの密着性を向上させ微細配線パ
ターンの形成を可能とし、また、下地貴金属メッキや合
金メッキを施さずに安価でスズメッキの特性を損なうこ
となくスズメッキのホイスカを抑制し、高い信頼性を有
することができる半導体装置用テープキャリアを提供す
る。 【解決手段】 全面にスズ−銅合金メッキ層２が形成さ
れた銅箔１をポリイミド樹脂フィルム４上に接着剤層３
で接着し、合金メッキ層２にフォトレジスト５のコート
を行ってスズ−銅合金メッキ層２をパターン剥離し、改
めて銅箔１をパターンエッチングすることによって微細
配線パターンを形成し、このパターンの一部分にソルダ
ーレジスト６を印刷し、他の部分にスズメッキ層を形成
し、加熱処理により合金メッキ層２を０．２０μｍ以
上、純スズ層７を０．１５〜０．８０μｍにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、精密電子部品であ
るテープキャリア、特に半導体素子搭載用配線テープを
作製するのに適した半導体装置用テープキャリアおよび
その製造方法に関する。

【０００２】

【従来の技術】図２は、従来の半導体装置用テープキャ
リアの構造を工程毎に示した断面図である。

【０００３】従来の半導体装置用テープキャリアは、図
２の（ａ）に示すように、ポリイミド樹脂フィルム４の
上に、接着剤層３を介して貼り合わせた銅箔１上の所定
領域に、（ｂ）に示すように、絶縁層としてソルダーレ
ジスト６を印刷した後、（ｃ）に示すように、銅箔１に
形成された銅リードに安定した接合性を与えるために無
電解スズメッキにより純スズ層７を形成し、更に、
（ｄ）に示すように、加熱処理を施すことにより、銅箔
１と純スズ層７との間に、スズ−銅合金メッキ層２を形
成した構造となっている。

【０００４】このテープキャリアに半導体素子（ＩＣチ
ップ）を実装する作業を、図３を参照して説明する。ま
ず、半導体素子９の電極をテープキャリアのデバイスホ
ールに位置するように配置し、デバイスホールに突出し
た図示せぬインナーリードと電極を位置合わせした後、
ボンディングツールにより圧着する。この際、半導体素
子９の電極の裏面には金バンプ８が形成されているの
で、加熱された状態で銅リードに圧着されると純スズ層
７が溶融し、金−スズ合金が形成されて電極とインナー
リードが接合される。

【０００５】

【発明が解決しようとする課題】しかし、従来の半導体
装置用テープキャリアにおいては、次に記述する問題が
あった。一般にスズメッキは、耐食性、半田付け性に優
れていることから電子部品に広く使用されている。本Ｔ
ＡＢ(Tape Automated Bonding)テープキャリアにおい
て、図４に示すように、ソルダーレジスト６の下方の細
部およびポリイミド樹脂フィルム４と接着剤層３を介し
た銅箔１の界面では、無電解スズメッキを行う際に、１
０で示すように銅が過剰溶解し、銅リード強度を低下さ
せる。

【０００６】また、一般に無電解スズメッキは銅との置
換で析出するが、この場合、無電解スズメッキの前処理
液がソルダーレジスト６の下方では浸透しにくく、銅表
面に有機物の残さ、汚染物等が残り、無電解スズメッキ
時に反応速度が著しく早くなり、銅が過剰に溶解する場
合がある。

【０００７】さらに、最近微細パターン化の要求が強く
なっており、メッキ面積がより小さくなっていることか
ら、メッキ面積の大きいところと微細な部分とで無電解
スズメッキ時に反応速度に差が生じる。特に微細部で
は、無電解スズメッキの反応速度が早くなり銅が過剰溶
解しリード強度が低下する。

【０００８】また、最近ではファインピッチ化の要求が
強くなっており、レジストコート時の銅表面の汚染、酸
化により銅とレジストとの密着性の低下により、銅とレ
ジストの界面にエッチング液が浸透し、微細配線パター
ンの形成が困難となる場合がある。

【０００９】この他、スズメッキ皮膜は、スズメッキ直
後放置すると、ホイスカ（ひげ状の結晶）が発生するこ
とが良く知られており、特に微細ピッチのパターンでは
ホイスカの発生がショートの原因となるため、種々の検
討が行われてきた。スズホイスカの抑制手段として、
（１）下地メッキとして、ニッケル、銅、鉛、半田、ス
ズ−ニッケル合金、スズ−銅合金層を形成する。（２）
メッキ後にリフロー処理を施す。（３）メッキ後にアニ
ール処理を施す。（４）スズメッキを他のスズー合金メ
ッキまたは他の金属メッキに変更する。（５）スズメッ
キに数％以上鉛を含む半田メッキに変更する。等が知ら
れている。

【００１０】しかしながら、（１）の手法は、下地メッ
キ工程が付与されるのでコストが高くなる。（２）の方
法は、最初に厚く均一なメッキを施したとしても、リフ
ロー後はメッキ厚にバラツキが生じてしまい、さらにス
ズメッキ表面が酸化する問題が生じる。（３）の方法
は、短期間のホイスカ抑制効果はあるにせよ６ヶ月程度
の長期間となると完全なホイスカ対策とはならない。
（４）および（５）の手法は、金メッキ、半田メッキを
行うことがあるが、金メッキはコスト高、半田メッキは
メッキ皮膜組成、膜厚のコントロールが難しい等の問題
がある。

【００１１】本発明は、かかる点に鑑みてなされたもの
であり、ソルダーレジスト下方、微細リード配線部、ポ
リイミドフィルムと銅箔の界面での銅の過剰溶解を防止
すると共に、レジストの密着性を向上させ微細配線パタ
ーンの形成を可能とし、また、下地貴金属メッキや合金
メッキを施さずに安価でスズメッキの特性を損なうこと
なくスズメッキのホイスカを抑制し、高い信頼性を有す
ることができる半導体装置用テープキャリアおよびその
製造方法を提供することを目的とする。

【００１２】

【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置用テープキャリアは、全面にス
ズ−銅合金メッキ層が形成された銅箔が絶縁性フィルム
上に固着され、前記スズ−銅合金メッキ層がパターン剥
離された露出部分の前記銅箔がパターンエッチングされ
て形成された配線パターン上の一部分にソルダーレジス
トが形成され、他の部分に純スズ層が形成されているこ
とを特徴としている。

【００１３】また、本発明の半導体装置用テープキャリ
アの製造方法は、銅箔の全面にスズメッキ層を形成した
のち絶縁性フィルム上に接着し、この接着された銅箔全
面のスズメッキ層を加熱処理によりスズ−銅合金メッキ
層に置換し、このスズ−銅合金メッキ層にレジストコー
トを行ったのち露光、現像によって前記レジストをパタ
ーン剥離し、この剥離により露出した部分の前記スズ−
銅合金メッキ層を剥離除去し、この除去により露出した
部分の前記銅箔をエッチング、剥膜処理を行うことによ
り配線パターンを形成し、この配線パターンの一部分に
ソルダーレジストを印刷したのち他の部分にスズメッキ
層を形成し、更に加熱処理により、前記スズ−銅合金メ
ッキ層を所定の厚みにすると共に、そのスズ−銅合金メ
ッキ層の上に形成される純スズ層を所定の厚みにするこ
とを特徴としている。

【００１４】また、前記スズメッキ層は、無電解メッキ
により形成されることを特徴としている。

【００１５】また、前記銅箔の全面にスズメッキ層を形
成したのち加熱処理により前記スズメッキ層をスズ−銅
合金メッキ層に置換することに代え、銅箔の全面にスズ
メッキ層を形成したのち前記絶縁性フィルムに接着し、
この後、加熱処理により前記スズメッキ層をスズ−銅合
金メッキ層に置換することを特徴としている。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。

【００１７】（実施の形態）図１は、本発明の実施の形
態に係る半導体装置用テープキャリアの構造を工程毎に
示した断面図である。

【００１８】本実施の形態による半導体装置用テープキ
ャリアの構造を、図１の（ａ）〜（ｈ）の製造工程に沿
って説明する。（ａ）に示す銅箔１の全表面に、（ｂ）
に示すように、無電解スズメッキにより０．０１〜０．
０８μｍのスズメッキ層を形成した後、１３０℃で９０
分加熱処理を行うことによって、そのスズメッキ層をス
ズ−銅合金メッキ層２に置換し、（ｃ）に示すように、
絶縁性フィルムとしてのポリイミド樹脂フィルム４の上
に接着剤層３を介して全表面にスズ−銅合金メッキ層２
が形成された銅箔１をラミネートにより貼り合わせる。
この後、接着剤層３を硬化させるため任意の温度で任意
時間キュアを行うが、これによってスズメッキ層は、全
てスズ−銅合金メッキ層２となる。（ｄ）に示すよう
に、スズ−銅合金メッキ層２の表面に、所定の配線リー
ドパターンを有するフォトレジスト５をコートし、
（ｅ）に示すように、露光、現像によって所定部分のフ
ォトレジスト５を除去し、この除去部分にスズ−銅合金
メッキ層２を露出させる。

【００１９】次に、（ｆ）に示すように、露出したスズ
−銅合金メッキ層２を酢酸系の処理液で剥離除去する。
更に、（ｇ）に示すように、エッチング、剥膜処理によ
り銅の微細配線パターンを形成し、スズ−銅合金メッキ
層２のパターン上の一部分にソルダーレジスト６を印刷
した後、（ｈ）に示すように、他の部分に０．０１〜
０．８μｍのスズメッキ層（純スズ層７）を形成し、１
３０℃で１０〜９０分の加熱処理を行うことによって、
純スズ層７とスズ−銅合金メッキ層２を形成し、更に純
スズメッキ層を０．０１〜０．８０μｍ形成して、１０
０〜１５０℃で５分〜９０分の加熱処理を行うことによ
って、純スズ層７を０．１５〜０．８０μｍ、スズ−銅
合金メッキ層２を０．２０μｍ以上の厚さに形成した。

【００２０】但し、ラミネート前の銅箔１にスズメッキ
層を形成した後の加熱処理は実施せず、純スズ層を形成
しただけでも良い。この際のスズメッキ層の厚さは０．
０１〜０．２μｍが好ましい。０．２μｍ以上である
と、ホイスカ抑制効果が低い点と、銅の過剰溶解が発生
する可能性が高くなるからである。

【００２１】また、ソルダーレジスト６の印刷後にスズ
メッキする際の純スズメッキ層の厚さを０．１５〜０．
８０μｍとした理由は、０．１５μｍ以下の場合はイン
ナリードのボンディング性が困難となり、０．８μｍ以
上では、メッキだれを生じ、短絡の原因となるからであ
る。更に、スズ−銅合金メッキ層２の厚さを０．２０μ
ｍ以上とした理由は、ホイスカ抑制効果が不十分となる
からである。

【００２２】次に、実際に半導体装置用テープキャリア
のサンプルを作成して、銅の過剰溶解性を断面観察によ
り評価した実施例について説明する。但し、上記図１に
対応する構成要素には同一符号を付し、図１を参照して
説明を行う。

【００２３】まず、厚さ２５μｍの銅箔１の全表面に無
電解スズメッキによってスズメッキ層を形成し、１３０
℃で９０分加熱処理してスズメッキ層をスズ−銅合金メ
ッキ層２に置換する。この後、ポリイミド樹脂フィルム
４の上に接着剤層３を介して、スズ−銅合金メッキ層２
が形成された銅箔１をラミネートにより貼り合せる。そ
の後、接着剤層３を硬化させるため、１７０℃で５時間
のキュアを行なう。この際、スズメッキ層は全てスズ−
銅合金メッキ層２となる。その後、所定のレジストを塗
布して乾燥させ、所定の配線リードパターンを有するフ
ォトマスクを通して露光、現像させた後、酢酸系の処理
液で露出したスズ−銅合金メッキ層２を剥離除去する。
この後、エッチングを行うことによりリードパターンを
作製した。

【００２４】次に、ポリイミド樹脂フィルム４上に銅の
微細パターンが形成された半導体装置用テープキャリア
の銅配線パターン上の一部分に、ソルダーレジスト６を
印刷後、０．３〜０．８μｍのスズメッキ層を形成し、
１００℃〜１５０℃で５分〜９０分加熱処理を行うこと
により、純スズ層７を０．２〜０．３μｍ、スズ−銅合
金メッキ層２を０．１５〜０．２５μｍ形成させたもの
を作製した。

【００２５】ここでスズメッキは、電解および無電解メ
ッキのいずれの方法で形成しても良いが、メッキ厚のバ
ラツキの少ない点で無電解メッキとすることが望まし
い。また、加熱処理は、アニール処理、リフロー処理の
いずれかで行えば良い。無電解スズメッキ液は、石原薬
品製を用い７０℃、５〜５００秒で処理した。

【００２６】このように作製した６種類のサンプルを下
記表１に示し、その銅の過剰溶解性を断面観察により評
価した。

【００２７】

【表１】 この表1に示すように、ラミネート前のスズメッキの厚
さが０．０５〜０．２５μｍの範囲では、銅の過剰溶解
は観察されなかった。また、銅箔１の粗化面にスズメッ
キ層が施されているので、スズメッキ層の面とポリイミ
ド樹脂フィルム４との密着性が向上する。

【００２８】このように、本実施の形態の半導体装置用
テープキャリアによれば、銅箔１の全面にスズメッキ層
を形成したのち加熱処理によりスズメッキ層をスズ−銅
合金メッキ層２に置換し、これをポリイミド樹脂フィル
ム４上に接着剤層３で接着し、スズ−銅合金メッキ層２
にフォトレジスト５のコートを行ったのち露光、現像に
よってフォトレジスト５をパターン剥離し、この剥離に
より露出した部分のスズ−銅合金メッキ層２を剥離除去
し、この除去により露出した部分の銅箔１をエッチン
グ、剥膜処理を行うことにより微細配線パターンを形成
し、この微細配線パターンの一部分にソルダーレジスト
６を印刷したのち他の部分にスズメッキ層を形成し、更
に加熱処理により、スズ−銅合金メッキ層２を０．２０
μｍ以上の厚みにすると共に、そのスズ−銅合金メッキ
層２の上に形成される純スズ層７を０．１５〜０．８０
μｍの厚みにした。

【００２９】これによって、ソルダーレジスト６の下
方、ポリイミド樹脂フィルム４と銅箔１との界面、およ
び微細配線パターンの銅の過剰溶解を抑制することが可
能となる。また、レジストのコート以前にスズメッキが
施してあるので、ソルダーレジスト６との密着性が向上
し、微細配線パターンの形成が可能となると共に、スズ
メッキ以外の金属メッキを行わなくても、比較的安価で
スズのホイスカを抑制することができ、高い信頼性を有
したスズメッキ皮膜を得ることができる。また、スズ−
銅合金メッキ層２を完全にパターン剥離し、改めて銅箔
１をパターンエッチングすることによって微細配線パタ
ーンを形成したので、スズ−銅合金メッキ層２のエッチ
ング速度の不均一によりスズ−銅合金メッキ層２が部分
的に残存することがなく、微細配線パターンを正確に形
成することができる。

【００３０】この他、銅箔１が１２μｍのテープキャリ
アで上記実施例と同様な評価を行ったところ、ほぼ同様
な結果が得られた。

【００３１】

【発明の効果】以上説明したように、本発明によれば、
銅箔の全面にスズメッキ層を形成したのち絶縁性フィル
ム上に接着し、この接着された銅箔全面のスズメッキ層
を加熱処理によりスズ−銅合金メッキ層に置換し、この
スズ−銅合金メッキ層にレジストコートを行ったのち露
光、現像によってレジストをパターン剥離し、この剥離
により露出した部分のスズ−銅合金メッキ層を剥離除去
し、この除去により露出した部分の銅箔をエッチング、
剥膜処理を行うことにより配線パターンを形成し、この
配線パターンの一部分にソルダーレジストを印刷したの
ち他の部分にスズメッキ層を形成し、更に加熱処理によ
り、スズ−銅合金メッキ層を所定の厚みにすると共に、
そのスズ−銅合金メッキ層の上に形成される純スズ層を
所定の厚みにしたので、ソルダーレジスト下方、微細リ
ード配線部、ポリイミドフィルムと銅箔の界面での銅の
過剰溶解を防止すると共に、レジストの密着性を向上さ
せ微細配線パターンの形成を可能とし、また、下地貴金
属メッキや合金メッキを施さずに安価でスズメッキの特
性を損なうことなくスズメッキのホイスカを抑制し、高
い信頼性を有することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る半導体装置用テープ
キャリアの構造を工程毎に示した断面図である。

【図２】従来の半導体装置用テープキャリアの構造を工
程毎に示した断面図である。

【図３】従来の半導体装置用テープキャリアにＩＣチッ
プを搭載して半導体装置を構成した組立図である。

【図４】従来の半導体装置用テープキャリアにおける銅
の過剰溶解現象を示す断面図である。

【符号の説明】

１ 銅箔 ２ スズ−銅合金メッキ層 ３ 接着剤層 ４ ポリイミド樹脂フィルム ５ フォトレジスト ６ ソルダーレジスト ７ 純スズ層 ８ 金バンプ ９ 半導体素子 １０ 銅の過剰溶解部分

Claims (4)

【特許請求の範囲】
1. 【請求項１】 全面にスズ−銅合金メッキ層が形成され
   た銅箔が絶縁性フィルム上に固着され、前記スズ−銅合
   金メッキ層がパターン剥離された露出部分の前記銅箔が
   パターンエッチングされて形成された配線パターン上の
   一部分にソルダーレジストが形成され、他の部分に純ス
   ズ層が形成されていることを特徴とする半導体装置用テ
   ープキャリア。
2. 【請求項２】 銅箔の全面にスズメッキ層を形成したの
   ち絶縁性フィルム上に接着し、この接着された銅箔全面
   のスズメッキ層を加熱処理によりスズ−銅合金メッキ層
   に置換し、このスズ−銅合金メッキ層にレジストコート
   を行ったのち露光、現像によって前記レジストをパター
   ン剥離し、この剥離により露出した部分の前記スズ−銅
   合金メッキ層を剥離除去し、この除去により露出した部
   分の前記銅箔をエッチング、剥膜処理を行うことにより
   配線パターンを形成し、この配線パターンの一部分にソ
   ルダーレジストを印刷したのち他の部分にスズメッキ層
   を形成し、更に加熱処理により、前記スズ−銅合金メッ
   キ層を所定の厚みにすると共に、そのスズ−銅合金メッ
   キ層の上に形成される純スズ層を所定の厚みにすること
   を特徴とする半導体装置用テープキャリアの製造方法。
3. 【請求項３】 前記スズメッキ層は、無電解メッキによ
   り形成されることを特徴とする請求項２記載の半導体装
   置用テープキャリアの製造方法。
4. 【請求項４】 前記銅箔の全面にスズメッキ層を形成し
   たのち加熱処理により前記スズメッキ層をスズ−銅合金
   メッキ層に置換することに代え、銅箔の全面にスズメッ
   キ層を形成したのち前記絶縁性フィルムに接着し、この
   後、加熱処理により前記スズメッキ層をスズ−銅合金メ
   ッキ層に置換することを特徴とする請求項２記載の半導
   体装置用テープキャリアの製造方法。