JP2004087862A - 半導体装置用テープキャリア - Google Patents
半導体装置用テープキャリア Download PDFInfo
- Publication number
- JP2004087862A JP2004087862A JP2002247939A JP2002247939A JP2004087862A JP 2004087862 A JP2004087862 A JP 2004087862A JP 2002247939 A JP2002247939 A JP 2002247939A JP 2002247939 A JP2002247939 A JP 2002247939A JP 2004087862 A JP2004087862 A JP 2004087862A
- Authority
- JP
- Japan
- Prior art keywords
- copper plating
- metal layer
- wiring pattern
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】配線パターン5の形成に用いたフォトレジスト4を剥離除去した後、下地金属層3をエッチング除去する前に、第二の銅めっき層7を施して、少なくとも配線パターン5の側面における下地金属層3との間のえぐれ部5aを、第二の銅めっき層7又はスズ、銀、ニッケル又はこれらの合金から成るめっきにより埋め込み、その後に、下地金属層3をエッチングにより除去して配線パターン5のリード(銅めっき層51)相互間を電気的に独立させる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、精密電子部品である半導体装置用テープキャリア、特にLSI搭載用微細配線テープとして適したテープキャリアの構造に関するものである。
【0002】
【従来の技術】
従来の半導体装置用テープキャリアの構造は、ポリイミド樹脂フィルムに接着剤層を介して貼り合わせた銅箔をパターニングして形成した配線パターン上の銅リードに、安定した接合性を与えるために無電解スズめっきを施した構造である。このテープキャリアの半導体素子(ICチップ)への実装作業は、半導体素子をデバイスホールに位置するように配置し、デバイスホールに突出したインナーリードと半導体素子の電極を位置合わせした後、ボンディングツールにより圧着する。半導体素子の電極には金バンプが形成されており、加熱された状態で銅リードに圧着されるとスズめっきが溶融し金−スズ合金を形成し電極とインナーリードが接合される。
【0003】
最近では微細配線ピッチ化が進み、40μmピッチ以下では、エッチング法によるパターン形成ではリード形状が不均一となり、微細配線パターンの形成が困難である。
【0004】
例えば、テープキャリアはLCD(液晶表示ディスプレイ)の高精細TFT(Thin Film Transistor)液晶パネルに対応して、年々微細化が進展しており、Line/Space(L/S)は25/25μmのレベルが実用化されており、配線パターンのファイン化の要求はさらに強まっている。
【0005】
しかし、フォトエッチング法では銅箔の厚さを9μm程度に薄くしても、リードピンピッチ30μm(L/S=15/15μm)程度が限界と考えられる。そこで、フォトレジストによるレジストパターンの微細開口部をめっきで埋め込むアディティブ法による配線形成技術の確立が、種々の機関で試みられている。
【0006】
このセミアディティブ法は、図2に示すように、ポリイミド樹脂等の絶縁性フィルムから成るテープ基材1上にニッケルスパッタ層2を介して下地金属層3である銅箔を施した基材を用意し(図2(a))、この銅箔から成る下地金属層3上にドライフィルムから成るフォトレジスト4を塗布し(図2(b))、露光、現像工程を経てリードに対応する所望の開口41を有するレジストパターンを形成した後(図2(c))、レジスト開口41に銅めっき層51を施し(図2(d))、フォトレジスト4を剥膜して微細配線パターン5を形成し(図2(e))、次いでこの銅めっき層51間つまりリード間の下地金属層3をエッチングにより除去して、銅の微細配線パターン5(リード)を電気的に独立させた構造とするものである。
【0007】
【発明が解決しようとする課題】
しかしながら、前述したセミアディティブ法では、図3に拡大して示すように、フォトレジスト4を塗布し(図3(a))、露光、現像した際に、フォトレジスト4の根残り6(図3(b))が発生する。このフォトレジスト4の根残り6上に、銅めっき層51により微細配線パターン5を形成するため(図3(c))、フォトレジスト4を剥膜後、配線パターン5(リード)の側面における下地金属層3との間にえぐれ部5aが残る。従って、エッチングにより下地銅層3を剥離除去するすると、図3(e)に示すように、下地銅層3と銅めっき層51の界面のえぐれ部5aで、エッチング液が侵食し、えぐれた孔食8が形成され、リード断面形状が不均一となり、リード密着強度が低下する。
【0008】
そこで、本発明の目的は、上記課題を解決し、エッチングによりリード側面にえぐれた孔食が発生するのを防止し、リード断面形状を均一にして、リード密着強度に優れた高い信頼性を有する半導体装置用テープキャリアを提供することにある。
【0009】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【0010】
請求項1の発明に係る半導体装置用テープキャリアは、絶縁性フィルムから成るテープ基材上に下地金属層を貼り付けた基材の下地金属層上にフォトレジストを塗布し、露光および現像工程を経て所望の開口のレジストパターンを形成した後、レジスト開口に銅めっきを施し、フォトレジストを剥離除去して銅めっき層の配線パターンを形成し、次いでこの銅めっき層間の下地金属層をエッチング除去して配線パターンのリード相互間を電気的に独立させた半導体装置用テープキャリアにおいて、上記フォトレジストを剥離除去した後、上記下地金属層をエッチング除去する前に、第二の銅めっきを施して、少なくとも上記配線パターンの側面における上記下地金属層との間のえぐれ部を第二の銅めっきにより埋め込み、その後に、下地金属層をエッチングにより除去して配線パターンのリード相互間を電気的に独立させたことを特徴とする。
【0011】
請求項2の発明は、請求項1記載の半導体装置用テープキャリアにおいて、上記第二の銅めっきを湿式法または乾式成膜法により上記配線パターンの側面及び表面並びに下地金属層の表面に施し、これにより配線パターンの側面における下地金属層との間のえぐれ部を第二の銅めっきにより埋め込み、その後に、配線パターンのリード相互間の第二の銅めっき層及び下地金属層をエッチングにより除去して配線パターンのリード相互間を電気的に独立させたことを特徴とする。
【0012】
請求項3の発明は、請求項1又は2記載の半導体装置用テープキャリアにおいて、上記フォトレジストを剥離除去した後、上記下地金属層をエッチング除去する前に、上記第二の銅めっきを施す代わりに、スズ、銀、ニッケル又はこれらの合金から成るめっき層を設ける。
【0013】
<発明の要点>
本発明では、配線パターンの形成に用いたフォトレジストを剥離除去した後、下地金属層をエッチング除去する前に、第二の銅めっきを施して、少なくとも配線パターンと下地金属層との境界部におけるえぐれ部を第二の銅めっき又はスズ、銀、ニッケル又はこれらの合金から成るめっきにより埋め込み、その後に、下地金属層をエッチングにより除去して配線パターンのリード相互間を電気的に独立させる。代表的には、図1(e)に示すように、エッチング前に第二の銅めっき層7を施すことによりリード全体を被覆してからエッチング処理を行う。これにより、リード側面のえぐれた孔食8(図3(e))の発生を防止する。
【0014】
従って、本発明によれば、エッチングによりリード側面にえぐれた孔食が発生するのを防止し、リード断面形状を均一にして、リード密着強度に優れた信頼性の高い半導体装置用テープキャリアを得ることができる。
【0015】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【0016】
図1は、本発明の一実施形態に係る半導体装置用テープキャリアの構造を、製造手順を追って示したものである。
【0017】
まず、ポリイミド樹脂等の絶縁性フィルムから成るテープ基材1上に導電薄膜層であるニッケルスパッタ層2を介して下地金属層3である銅箔を施した基材を用意する(図2(a)参照)。そして、図1に示すように、この銅箔から成る下地金属層3上にドライフィルムから成るフォトレジスト4を塗布し(図1(a))、露光、現像工程を経て、リードに対応する所望の開口41を有するレジストパターンを形成した後(図1(b))、それらのレジスト開口41に銅めっきを施して銅めっき層51形成し(図1(c))、フォトレジスト4を剥膜除去して銅めっき層51(リード)を有する微細配線パターン5を形成する(図1(d))。
【0018】
ここで、配線パターン5の側面、正確には銅めっき層51(リード)の側面には、配線パターン5と下地金属層3との境界部分に、その配線パターンと下地金属層が接していないえぐれ部5aが形成される。これは、フォトレジスト4の露光、現像後にフォトレジスト4の根残り6が発生し(図1(b))、その上に銅めっき層51を施すことになるためである。そこで、従来であれば、フォトレジスト4を剥膜した後(図3(d))、直ぐに、エッチングによる下地銅層3の除去工程に入るが、これでは、えぐれ部5aからエッチング液が侵食し、図3(e)に示すように、えぐれた孔食8が形成され、銅めっき層51から成るリードの断面形状が不均一となり、リード密着強度が低下する。
【0019】
そこで本実施形態では、上記フォトレジスト4を剥離除去した後、上記下地金属層3である銅箔をエッチング除去する前に、第二の銅めっき層7を施す。この第二の銅めっき層7は、少なくとも上記配線パターン5と上記下地金属層3との間であって、その配線パターン5と下地金属層3が接していないえぐれ部5aを第二の銅めっき層7により埋め込むように設ける(図1(e))。この実施形態の場合、上記第二の銅めっき層7は、湿式法または乾式成膜法により、上記配線パターン5の側面及び表面並びに下地金属層3の表面にわたって施し、これにより配線パターン5の側面における下地金属層3と接していないえぐれ部5aを第二の銅めっき層7により埋め込んでいる。
【0020】
その後、微細配線パターン5のリード(銅めっき層51)相互間に存在する第二の銅めっき層7、下地金属層3及びニッケルスパッタ層2を、硫酸−過酸化水素系のエッチング液を用いて、エッチングにより除去し、微細配線パターンのリード(銅めっき層51)相互間を電気的に独立させ、半導体装置用テープキャリアを完成させる(図1(f))。
【0021】
このように、フォトレジスト4を剥離除去した後、上記下地金属層3をエッチング除去する前に、第二の銅めっき層7をリード側面の少なくとも下地金属層3との間のえぐれ部5aを埋め込むように設けることによって、後の下地金属層3のエッチング工程においても、えぐれた孔食8の形成を防止することができ、微細配線パターンの強度を確保することができる。
【0022】
なお、図1(b)に示す根残り6となる部分Aは、通常0.1〜2μm程度で発生する。本発明における下地金属層3をエッチングする前に実施する第二の銅めっき層51のめっき工程は、この根残り6の大きさに拘わらず、少しでも根残り6が存在すれば必要になる。
【0023】
第二の銅めっき層7の厚さは、微細配線パターン5のリード(銅めっき層51)相互間の間隔が、第二の銅めっき層7のめっきにより埋まってしまわないような厚さで設ける必要がある。例えば、配線パターン5のリードピッチ20μm(リード/スペース=10/10μm)の場合、スペース部分(10μm)が埋まらないように、第二の銅めっき層7の厚さは5μm未満にする。
【0024】
本発明の効果を確認すべく、次のように試作例を作製した。
【0025】
まず、ポリイミド樹脂製のテープ基材1上にニッケルスパッタ層2を介して貼り付けた銅箔の導体パターン上に、フォトレジスト4を塗布し、露光、現像後、レジスト開口41に銅めっき層51を10μm施して微細配線パターン5を形成した。そして、フォトレジスト4を剥膜した後、第二の銅めっき層7を形成し、その後、エッチングにより下地金属層3としての下地銅層を剥離除去した。すなわち、フォトレジスト4を剥膜した後、エッチング処理する前において、第二の銅めっき層7を施し、その後に、第二の銅めっき層7、下地金属層3及びニッケルスパッタ層2をエッチングにより剥離除去して微細配線パターン5を作製した。
【0026】
ここで、試作例としてエッチング前の第二の銅めっき層7の厚さを0.1、0.2、0.5、1、3、5μmのものを作製し、リード断面形状の観察およびテープピール試験により銅リードの剥離の有無を観察した。リード断面形状の評価は、孔食無し:○、孔食有り×とし、また密着強度の判定は、テープピール試験により、剥離無し○、剥離有り×とした。これらの結果を表1に示す。
【0027】
【表1】
【0028】
表1の結果より、第二の銅めっき層7の厚さは0.1〜3μmの範囲であれば、リード断面形状は良好であり、リード側面に孔食およびリード剥がれは発生しない。第二の銅めっき層7の厚さが5μmの場合は、ラインアンドスペースが20μmなので、スペース部分(10μm)が埋まってしまう関係となり、リード断面形状の寸法に不具合が生じる。
【0029】
上記実施形態では、テープ基材1上に導電薄膜層としてニッケルスパッタ層を介して下地金属層3設けた基材を用いたが、テープ基材1上に接着剤層を介して又は接着剤層を介さないで下地金属層を設けた基材を用いることもできる。
【0030】
また上記実施形態では、えぐれ部5aを埋め込むためのめっき処理として、第二の銅めっき層を形成したが、この第二の銅めっきを施す代わりに、スズ、銀、ニッケル又はこれらの合金から成るめっきを施すこともできる。
【0031】
【発明の効果】
以上説明したように本発明によれば、次のような優れた効果が得られる。
【0032】
本発明は、フォトレジストを剥離除去した後、下地金属層をエッチング除去する前に、第二の銅めっきを施して、少なくとも配線パターンの側面における下地金属層との間のえぐれ部を、第二の銅めっき又はスズ、銀、ニッケル又はこれらの合金から成るめっきにより埋め込み、その後に、下地金属層をエッチングにより除去して配線パターンのリード相互間を電気的に独立させる。代表的には、エッチング前に第二の銅めっき層を施し、リード全体を被覆してからエッチング処理を行う。これにより、リード側面のえぐれた孔食の発生を抑制する。
【0033】
従って、本発明によれば、エッチングによりリード側面にえぐれた孔食が発生するのを防止し、リード断面形状を均一にして、リード密着強度に優れた高い信頼性の半導体装置用テープキャリアを得ることができる。
【図面の簡単な説明】
【図1】本発明の半導体装置用テープキャリアの製造プロセスを示す断面図である。
【図2】従来の半導体装置用テープキャリアの製造プロセスを示す断面図である。
【図3】従来の半導体装置用テープキャリアの製造プロセスにおける問題点を示す断面図である。
【符号の説明】
1 テープ基材(絶縁性フィルム)
2 ニッケルスパッタ層(導電薄膜層)
3 下地金属層(銅箔)
4 フォトレジスト(ドライフィルム)
5 配線パターン
5a えぐれ部
6 根残り
7 第二の銅めっき層
8 えぐれた孔食
41 レジスト開口
51 銅めっき層
Claims (3)
- 絶縁性フィルムから成るテープ基材上に下地金属層を貼り付けた基材の下地金属層上にフォトレジストを塗布し、露光および現像工程を経て所望の開口のレジストパターンを形成した後、レジスト開口に銅めっきを施し、フォトレジストを剥離除去して銅めっき層の配線パターンを形成し、次いでこの銅めっき層間の下地金属層をエッチング除去して配線パターンのリード相互間を電気的に独立させた半導体装置用テープキャリアにおいて、
上記フォトレジストを剥離除去した後、上記下地金属層をエッチング除去する前に、第二の銅めっきを施して、少なくとも上記配線パターンの側面における上記下地金属層との間のえぐれ部を第二の銅めっきにより埋め込み、その後に、下地金属層をエッチングにより除去して配線パターンのリード相互間を電気的に独立させたことを特徴とする半導体装置用テープキャリア。 - 請求項1記載の半導体装置用テープキャリアにおいて、
上記第二の銅めっきを湿式法または乾式成膜法により上記配線パターンの側面及び表面並びに下地金属層の表面に施し、これにより配線パターンの側面における下地金属層との間のえぐれ部を第二の銅めっきにより埋め込み、その後に、配線パターンのリード相互間の第二の銅めっき層及び下地金属層をエッチングにより除去して配線パターンのリード相互間を電気的に独立させたことを特徴とする半導体装置用テープキャリア。 - 請求項1又は2記載の半導体装置用テープキャリアにおいて、
上記フォトレジストを剥離除去した後、上記下地金属層をエッチング除去する前に、上記第二の銅めっきを施す代わりに、スズ、銀、ニッケル又はこれらの合金から成るめっき層を設けたことを特徴とする半導体装置用テープキャリア。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247939A JP2004087862A (ja) | 2002-08-28 | 2002-08-28 | 半導体装置用テープキャリア |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247939A JP2004087862A (ja) | 2002-08-28 | 2002-08-28 | 半導体装置用テープキャリア |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004087862A true JP2004087862A (ja) | 2004-03-18 |
Family
ID=32055441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002247939A Pending JP2004087862A (ja) | 2002-08-28 | 2002-08-28 | 半導体装置用テープキャリア |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004087862A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278605A (ja) * | 2005-03-29 | 2006-10-12 | Seiko Epson Corp | 膜パターン形成方法及びデバイス製造方法並びに液滴吐出ヘッドの製造方法 |
WO2008004784A1 (en) * | 2006-07-04 | 2008-01-10 | Kyung-Ai Son | Method for manufacturing pcb and pcb manufactured using the same |
KR100864616B1 (ko) * | 2006-07-04 | 2008-10-22 | 손경애 | 인쇄회로기판 제조방법 및 그에 따라서 제조된인쇄회로기판 |
KR100957418B1 (ko) | 2009-06-26 | 2010-05-11 | 손경애 | 인쇄회로기판의 제조방법 및 그에 따라서 제조된 인쇄회로기판 |
KR100996718B1 (ko) | 2008-04-30 | 2010-11-25 | 스템코 주식회사 | 필름 캐리어 테이프의 제조 방법 및 그에 의해 제조된 필름캐리어 테이프 |
-
2002
- 2002-08-28 JP JP2002247939A patent/JP2004087862A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278605A (ja) * | 2005-03-29 | 2006-10-12 | Seiko Epson Corp | 膜パターン形成方法及びデバイス製造方法並びに液滴吐出ヘッドの製造方法 |
JP4687183B2 (ja) * | 2005-03-29 | 2011-05-25 | セイコーエプソン株式会社 | 液滴吐出ヘッドの製造方法 |
WO2008004784A1 (en) * | 2006-07-04 | 2008-01-10 | Kyung-Ai Son | Method for manufacturing pcb and pcb manufactured using the same |
KR100864616B1 (ko) * | 2006-07-04 | 2008-10-22 | 손경애 | 인쇄회로기판 제조방법 및 그에 따라서 제조된인쇄회로기판 |
JP2009543330A (ja) * | 2006-07-04 | 2009-12-03 | ソン,キュン−アイ | プリント回路基板の製造方法およびそれによって製造されたプリント回路基板 |
US8273234B2 (en) | 2006-07-04 | 2012-09-25 | Kyung-Ai Son | Method for manufacturing PCB and PCB manufactured using the same |
KR100996718B1 (ko) | 2008-04-30 | 2010-11-25 | 스템코 주식회사 | 필름 캐리어 테이프의 제조 방법 및 그에 의해 제조된 필름캐리어 테이프 |
KR100957418B1 (ko) | 2009-06-26 | 2010-05-11 | 손경애 | 인쇄회로기판의 제조방법 및 그에 따라서 제조된 인쇄회로기판 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006032947A (ja) | 高密度基板の製造方法 | |
US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
CN107567651B (zh) | 具有贯通电极的布线基板及其制造方法 | |
JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
JP2001223460A (ja) | 実装回路基板及びその製造方法 | |
JP2004087862A (ja) | 半導体装置用テープキャリア | |
JP2006041029A (ja) | 配線基板及びその製造方法ならびに電子装置 | |
JP2009277987A (ja) | 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置 | |
JP3523815B2 (ja) | 半導体装置 | |
KR100925669B1 (ko) | 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법 | |
JP2003209342A (ja) | 配線基板の製造方法及び配線基板 | |
JP2004087657A (ja) | Tabテープ及びその製造方法並びにそれを用いた半導体装置 | |
JP3216130B2 (ja) | 接続構造体の製造方法 | |
JP2000235989A (ja) | バンプ付き回路基板の製造方法 | |
JP2008263026A (ja) | Cof配線基板およびその製造方法 | |
JP2000114412A (ja) | 回路基板の製造方法 | |
JP4077666B2 (ja) | コンタクトプローブの製造方法 | |
JPH05226054A (ja) | 異方導電フィルムの製造方法 | |
KR100593211B1 (ko) | 웨이퍼 관통형 전극 제조 방법 | |
JP2005303260A (ja) | 転写配線の製造方法 | |
JP3224056B2 (ja) | バンプを備えた可撓性回路基板及びその製造法 | |
JP2004072027A (ja) | 突起電極付き配線基板の製造方法 | |
JP2004072028A (ja) | 突起電極付き配線基板の製造方法 | |
KR20080100111A (ko) | 고밀도 패키지 기판 제조 방법 | |
JP2005129665A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
RD05 | Notification of revocation of power of attorney |
Effective date: 20040917 Free format text: JAPANESE INTERMEDIATE CODE: A7425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051021 |
|
A02 | Decision of refusal |
Effective date: 20061212 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20070226 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20070316 Free format text: JAPANESE INTERMEDIATE CODE: A912 |