JP3825689B2 - プリント配線基材及び電解スズ系合金メッキ方法 - Google Patents
プリント配線基材及び電解スズ系合金メッキ方法 Download PDFInfo
- Publication number
- JP3825689B2 JP3825689B2 JP2001393551A JP2001393551A JP3825689B2 JP 3825689 B2 JP3825689 B2 JP 3825689B2 JP 2001393551 A JP2001393551 A JP 2001393551A JP 2001393551 A JP2001393551 A JP 2001393551A JP 3825689 B2 JP3825689 B2 JP 3825689B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- tin
- based alloy
- alloy plating
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroplating Methods And Accessories (AREA)
- Wire Bonding (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品を実装するために用いる配線パターンの少なくとも一部にスズ系合金メッキを施したプリント配線基材及びプリント配線基材への電解スズ系合金メッキ方法に関する。なお、プリント配線基材とは、硬質の絶縁基板を用いたリジット配線基材や可撓性のあるフィルムを絶縁基板としたフレキシブル配線基板をいい、フレキシブル配線基材としては、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、μ−ＢＧＡ（μ−Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＦＣ（ＦｌｉｐＣｈｉｐ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）などに用いられるフィルムキャリアテープを挙げることができる。
【０００２】
【従来の技術】
エレクトロニクス産業の発達に伴い、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）等の電子部品を実装するプリント配線板の需要が急激に増加しているが、電子機器の小型化、軽量化、高機能化が要望され、これら電子部品の実装方法として、最近ではＴＡＢテープ、ＣＯＦテープ、ＣＳＰテープなどのフィルムキャリアテープを用いた実装方式が採用されている。
【０００３】
このようなプリント配線基材のうちのフレキシブル配線基材は、一般的に、連続した絶縁フィルム上に、金属箔を接着、ラミネートすること又はスパッタリングや真空蒸着法あるいは無電解銅メッキにより極めて薄い導電層を設け、この導電層の上に電気銅メッキを施すという工程を経て積層基板を作製し、作製された積層基板をフォトリソグラフィー法により所定のパターンに形成後さらに表面仕上げ電気メッキを行うことによって製造される。かかるフレキシブル配線基材は、絶縁フィルム上に導体層及び導体層表面仕上げ用の電気メッキ層からなる配線パターンを有するものとなる。
【０００４】
このような電気メッキによるメッキ層としては、スズ又はスズ合金からなるスズ系合金が用いられている。例えば、従来より一般的には、スズ−鉛合金が用いられており、また、国際的な鉛フリー化によって、スズ−鉛合金の代わりにスズ−ビスマス合金等が用いられている。
【０００５】
【発明が解決しようとする課題】
このようなスズ系合金のメッキにおいては、配線パターンから面方向に槍状析出物が多数発生するという問題がある。例えば、図１１及び図１２に示すように、レジスト０１が設けられていないエリアに複数配列された配線端子０２の幅方向に突出するように槍状析出物０３が発生する。かかる槍状析出物０３は、長いものでは５０μｍ以上となるので、端子間でショートする事態も発生し、歩留まりを大幅に低下させるという問題がある。このような問題は、特に高密度化された配線パターンにおいては致命的な問題であり、歩留まりに深刻な影響を及ぼすことが容易に予想される。
【０００６】
本発明は、このような事情に鑑み、槍状析出物の発生のないスズ系合金メッキを有するプリント配線基材及び電解スズ系合金メッキ方法を提供することを課題とする。
【０００７】
【課題を解決するための手段】
前記課題を解決する本発明の第１の態様は、絶縁基材と、この絶縁基材の一方面に導電層から形成された配線パターンとを具備し、前記配線パターンの少なくとも一部にスズ系合金からなるスズ系合金メッキ層を具備するプリント配線基材において、前記スズ系合金メッキ層が、印加時間全体に対する通電時間の比であるデューティ比Ｄが１／２以下１／１０以上のパルス電圧を印加した電解メッキにより平均メッキ皮膜粒径が２μｍ以下で、且つ前記スズ系合金メッキ層のメッキ厚が３５μｍ以下となるように形成されたものであることを特徴とするプリント配線基材にある。
【０００８】
かかる第１の態様では、スズ系合金メッキ層の平均メッキ皮膜粒径が２μｍ以下であるので、槍状析出物がほとんど発生しておらず、配線端子間のショートなどの虞もないものである。加えて、スズ系合金メッキ層のメッキ厚が３５μｍ以下であるので、槍状析出物がさらに発生し難い。
【００１１】
本発明の第２の態様は、第１の態様において、前記スズ系合金が、スズ−ビスマス合金であることを特徴とするプリント配線基材にある。
【００１２】
かかる第２の態様では、スズ−ビスマス合金からなる配線パターンにおいて槍状析出物の発生がほとんどない。
【００１３】
本発明の第３の態様は、第１又は２の態様において、前記絶縁基材が可撓性を有するフィルムであることを特徴とするプリント配線基材にある。
【００１４】
かかる第３の態様では、槍状析出物の発生のないスズ系合金メッキ層を有するフレキシブル配線基材となる。
【００１７】
本発明の第４の態様は、プリント配線基材の配線パターンの少なくとも一部にスズ系合金からなるスズ系合金メッキ層を形成する際に、メッキ電極間に印加時間全体に対する通電時間の比であるデューティ比Ｄが１／２以下１／１０以上のパルス電圧を印加し、前記スズ系合金メッキ層の平均メッキ皮膜粒径を２μｍ以下とし、且つ前記スズ系合金メッキ層のメッキ厚を３５μｍ以下とすることを特徴とする電解スズ系合金メッキ方法にある。
【００１８】
かかる第４の態様では、前記パルス電圧がデューティ比Ｄが１／２以下１／１０以上となるように印加され、平均メッキ皮膜粒径を２μｍ以下とし、且つスズ系合金メッキ層のメッキ厚を３５μｍ以下とすることにより、槍状析出物の発生が有効に防止されたスズ系合金メッキ層が形成される。
【００１９】
本発明の第５の態様は、第４の態様において、前記メッキ電極間にパルス電圧を印加するのに、直流電圧を規則的に断続させるチョッパを使用することを特徴とする電解スズ系合金メッキ方法にある。
【００２０】
かかる第５の態様では、直流電圧を規則的に断続させるチョッパを使用することにより、比較的容易にパルス電圧を印加することができる。
【００２９】
本発明の第６の態様は、第４又は５の態様において、前記プリント配線基材の一部をメッキ液に浸漬した状態でパルス電圧を印加することにより前記配線パターンの一部に前記スズ系合金メッキ層を形成することを特徴とする電解スズ系合金メッキ方法にある。
【００３０】
かかる第６の態様では、プリント配線基材の配線パターンの一部のみに容易にスズ系合金メッキ層を形成することができる。
【００３１】
本発明の第７の態様は、第４〜６の何れかの態様において、前記プリント配線基材は、可撓性を有するフィルムからなる絶縁基材上に前記配線パターンを有することを特徴とする電解スズ系合金メッキ方法にある。
【００３２】
かかる第７の態様では、槍状析出物の発生のないスズ系合金メッキ層を有するフレキシブル配線基材を製造できる。
【００３３】
【発明の実施の形態】
以下、本発明の一実施形態に係るフレキシブル配線基材をその製造方法及び使用例と共に説明する。勿論、本発明はこれに限定されるものでないことはいうまでもない。
【００３４】
図１には実施形態１に係るフレキシブル配線基材の概略平面、図２には電子部品を実装した状態のＡ−Ａ′断面を示す。
【００３５】
図１及び図２に示すように、本実施形態のフレキシブル配線基材１０は、ＴＡＢテープであり、テープ状の絶縁フィルム１１の一方面に、複数の配線パターン１２が連続的に形成されている。絶縁フィルム１１は、幅方向両側に移送用のスプロケット孔１３を一定間隔で有し、一般的には、移送されながらＩＣ等の電子部品３０が実装され、電子部品３０実装後、各配線パターン１２毎に切断される。このようなフレキシブル配線基材１０は、電子部品３０が実装された後、各配線パターン１２毎に切断される場合と、各配線パターン１２毎に切断された後、電子部品３０が実装される場合がある。なお、テープ状の状態の場合も、各配線パターン１２毎に切断した場合も、フレキシブル配線基材１０であり、電子部品３０の実装の有無も問わない。
【００３６】
また、絶縁フィルム１１の幅方向両端部には、スプロケット孔１３が設けられているが、絶縁フィルム１１にスプロケット孔１３と共に位置合わせのための貫通孔、不良パッケージ表示、パッケージ外形などの種々の目的に合わせた貫通孔が形成されていてもよい。
【００３７】
配線パターン１２は、実装する電子部品３０と接続するデバイス側接続端子１４と、外部と接続する入力側外部接続端子１５及び出力側外部接続端子１６とを具備し、これらを除く領域が、ソルダーレジスト層１７によって覆われている。
【００３８】
ここで、絶縁フィルム１１としては、可撓性を有すると共に耐薬品性及び耐熱性を有する材料を用いることができる。かかる絶縁フィルム１１の材料としては、ポリエステル、ポリアミド、ポリイミド等を挙げることができ、特に、ビフェニル骨格を有する全芳香族ポリイミド（例えば、商品名：ユーピレックス；宇部興産（株））が好ましい。なお、絶縁フィルム１１の厚さは、一般的には、２５〜１２５μｍ、好ましくは、５０〜７５μｍである。
【００３９】
このような絶縁フィルム１１は、配線パターン１２の所定の領域にデバイスホール１８がパンチングにより形成されている。配線パターン１２のデバイス側接続端子１４は、デバイスホール１８の縁部からデバイスホール１８内に突出するように設けられており、このデバイス側接続端子１４には、例えば、金（Ａｕ）からなるバンプ３１を介して電子部品３０が接続されている。詳しくは、電子部品３０は、デバイスホール１８よりも小さな外形を有し、電子部品３０の電極３２に施されたバンプ３１を介してデバイスホール１８内に突出したデバイス側接続端子１４と電気的に接続されている。
【００４０】
配線パターン１２は、絶縁フィルム１１に形成されたデバイスホール１８及びスプロケット孔１３などが形成された一方の面に、一般的には、銅やアルミニウムからなる導電体箔などの導電層２０をパターニングすることにより形成される。このような導電層２０は、絶縁フィルム１１上に直接積層しても、接着剤層を介して熱圧着等により形成してもよい。導電層２０の厚さは、例えば、６〜７０μｍ、好ましくは、８〜３５μｍである。導電体箔からなる導電層２０としては、銅箔が好ましい。
【００４１】
なお、絶縁フィルム１１上に導電体箔を設けるのではなく、導電体箔に、例えば、ポリイミド前駆体を塗布し、焼成してポリイミドフィルムからなる絶縁フィルムとすることもできる。
【００４２】
また、絶縁フィルム１１上に設けられた導電層２０は、フォトリソグラフィー法により、デバイス側接続端子１４、入力側外部接続端子１５及び出力側外部接続端子１６を含む配線パターン１２としてパターニングされる。すなわち、フォトレジスト層を塗布した後、フォトレジスト層をフォトマスクを介してエッチング液で化学的に溶解（エッチング処理）して除去し、さらにフォトレジストをアルカリ液等にて溶解除去することにより導電体箔をパターニングする。
【００４３】
なお、絶縁フィルム１１上の幅方向両側には、配線パターン１２に連続して、入力側外部接続端子１５及び出力側外部接続端子１６のそれぞれに亘ってメッキリード２１及びこれらを相互に導通する導通部２２がパターニングされている。これらは後述するメッキ時に使用されるもので、その後、除去できる領域に形成されている。
【００４４】
次いで、このようにエッチングによりパターニングされた配線パターン１２上には、ソルダーレジスト材料塗布液が塗布され、所定のパターニングにより、ソルダーレジスト層１７が形成される。
【００４５】
さらに、ソルダーレジスト層１７により覆われていない配線パターン１２上、すなわち、デバイス側接続端子１４、入力側外部接続端子１５及び出力側外部接続端子１６上には、メッキ層２５が形成される。具体的には、デバイス側接続端子１４上には、スズからなる第１のメッキ層２５ａが設けられ、入力側外部接続端子１５及び出力側外部接続端子１６上には、スズからなる第１のメッキ層２５ａとこの上にスズ−ビスマス合金からなる第２のメッキ層２５ｂとが設けられている。
【００４６】
本実施形態では、スズからなる第１のメッキ層２５ａは無電解メッキで形成し、スズ−ビスマス合金からなる第２のメッキ層２５ｂは、詳細は後述する本発明に係る電解スズ系合金メッキ方法により形成した。なお、スズからなる第１のメッキ層２５ａも本発明に係る電解スズ系合金メッキ方法により形成してもよい。
【００４７】
ここで、スズ系合金メッキ層である第１及び第２のメッキ層２５ａ及び２５ｂの平均メッキ皮膜粒径は２μｍ以下であり、メッキ厚はそれぞれ３５μｍ以下、好ましくは１０μｍ以下である。これにより、第１及び第２のメッキ層２５ａ及び２５ｂには槍状析出物がほとんど発生しておらず、デバイス側接続端子１４、入力側外部接続端子１５及び出力側外部接続端子１６の配線端子間のショートは全くない。
【００４８】
このような平均メッキ皮膜粒径は２μｍ以下であり、メッキ厚はそれぞれ３５μｍ以下、好ましくは１０μｍ以下であるスズ系合金メッキ層の形成方法は特に限定されず、少なくとも平均メッキ皮膜粒径は２μｍ以下となるようにメッキすれば槍状析出物はほとんど生成することはない。実験の結果、少なくとも平均メッキ皮膜粒径を２μｍ以下とし、さらに必要に応じて、メッキ厚を３５μｍ、好ましくは１０μｍ以下とすれば、長さが１０μｍを超す槍状析出物はほとんど発生しないことが確認された。
【００４９】
このような平均メッキ皮膜粒径が２μｍ以下となるメッキ層を形成するメッキ方法としては、後述するようにパルス電圧を印加してメッキする本発明のメッキ方法の他、メッキ液に添加剤を添加して平均メッキ皮膜粒径を小さくする方法が考えられる。このような添加剤としては、例えば、アミン−アルデヒドの反応生成物であるＲＰＡＡなどを挙げることができる。なお、このような添加剤を添加して形成したスズ系合金メッキ層は、添加剤を添加しないで形成した場合と比較して脆くなり、曲げ強度が低下するなどの欠点を有する。
【００５０】
次に、本発明に係るスズ系合金メッキ方法を実施するためのメッキ装置の一例を図３を参照しながら説明する。
【００５１】
図３に示すように、メッキ装置４０は、メッキ液４１を保持するメッキ槽４２と、このメッキ槽４２内に設けられてアノードを構成する電極４３とを有する。
【００５２】
また、メッキ槽４２は、本実施形態のフィルムキャリアテープとなる連続する絶縁フィルム１１、すなわち、表面に導電層２０をパターニングした配線パターン１２が設けられた連続する絶縁フィルム１１が、その内部で起立した状態でメッキ液４１中に浸漬されながら、図示しない搬送手段によって連続的に搬送されるように、略矩形断面形状で長手方向に延びる樋形状に構成されている。すなわち、メッキ槽４２の長手方向両側の壁４２ａに、それぞれスリット部４２ｂが設けられており、絶縁フィルム１１は、このメッキ槽４２の長手方向一方の壁４２ａに設けられたスリット部４２ｂからメッキ槽４２内の幅方向ほぼ中央部を長手方向に搬送され、他方の壁４２ａに設けられたスリット部４２ｂを介してメッキ槽４２の外側に搬送されるようになっている。なお、このメッキ槽４２には、図示しない循環装置によって新しいメッキ液が供給されるようになっており、液面の高さは常に一定の位置に保持されている。
【００５３】
メッキ装置４０では、陰極（カソード）は、フレキシブル配線基材１０の配線パターン１２を構成する導電層２０であり、この導電層２０は、メッキリード２１を介して、例えば、メッキ槽４２の外側に設けられるロール状の接触部材４５に導通し、接触部材４５はそれぞれ電源４６に接続されている。
【００５４】
ここで、電源４６は、電極４３と接触部材４５との間にパルス電圧を印加するもので、直流電源４７とチョッパ４８とを具備するものである。すなわち、電源４６は、直流電源４７の直流電圧をチョッパ４８により規則的に断続させることにより、パルス電圧を電極４３と接触部材４５との間に印加するものである。なお、パルス電圧の印加手段はこれに限定されるものではなく、パルス電圧を発生させる種々の手段が使用できる。
【００５５】
次に、このようなメッキ装置４０を用いて第２のメッキ層２５ｂを形成する本発明に係るメッキ方法について説明する。まず、図４に示すように、配線パターン１２の入力側外部接続端子１５側を下向きとしてフレキシブル配線基材１０をメッキ装置４０に配置する。すなわち、配線パターン１２の入力側外部接続端子１５のみがメッキ液４１に浸漬するように、フレキシブル配線基材１０をメッキ装置４０に配置する。そして、このフレキシブル配線基材１０を連続的に移動させながら電気メッキを行う。このとき、電極４３と接触部材４５との間には、直流電源４７により所定のパルス電圧を印加する。これにより、入力側外部接続端子１５の第１のメッキ層２５ａ上のみに第２のメッキ層２５ｂが形成されるが、槍状析出物はほとんど発生せず、入力側外部接続端子１５の配線端子間のショートは全くない。なお、第２のメッキ層２５ｂは、平均メッキ皮膜粒径は２μｍ以下であり、メッキ厚が３５μｍ以下である。
【００５６】
上述したメッキ装置４０では、メッキする領域のみをメッキ液４１に浸漬してメッキを行ったが、メッキする領域以外をパッキンやレジストでマスキングし、例えば、全体をメッキ液４１に浸漬してメッキするようにしてもよい。
【００５７】
このようなスズ系合金メッキ方法におけるパルス電圧の印加条件は、槍状析出物が生成しないで、基本的な特性を備えたメッキ膜を形成できる条件であればよい。一般的には、パルス電圧は、印加時間全体に対する通電時間の比であるデューティ比Ｄが１／２以下、好ましくは、１／３以下として、繰り返し印加するようにすると、槍状析出物が発生しないメッキ層が形成される。ここで、デューティ比Ｄは、以下の式で定義され、図５で表される。
【００５８】
【数１】
Ｄ＝Ｔon／（Ｔon＋Ｔoff）
ここで、Ｔonはパルス電圧通電時間、Ｔoffはパルス電圧中断時間である。
【００５９】
このようにすることで、配線パターン１２のソルダーレジスト層１７が形成されていない領域、すなわち、メッキ液４１に浸漬された被メッキ部である入力側外部接続端子１５にスズ系合金メッキからなる第２のメッキ層２５ｂを、槍状析出物を発生させることなく形成することができる。
【００６０】
なお、本実施形態では、スズ系合金メッキ層として、スズ−ビスマス合金メッキ（ビスマス濃度が５〜２０％程度）を採用した。スズ−ビスマス合金は、鉛フリーの半田として有望なものであり、ビスマス濃度を５〜２０％と高濃度とすることにより、鉛半田と同等の融点を有するメッキ層を得ることができる。
【００６１】
また、このようなスズ−ビスマス合金メッキを施すメッキ装置４０では、メッキ液４１のビスマスが第２のメッキ層２５ｂとして析出されるため、常に一定のビスマス濃度の第２のメッキ層２５ｂを形成するにはメッキ液４１にビスマス化合物を補充する必要がある。このビスマス化合物としては、例えば、アルカンスルホン酸系またはアルカノールスルホン酸系の３価のビスマス化合物を挙げることができる。このようなビスマス化合物をメッキ液４１中に補充することにより、一定のビスマス濃度（約５〜２０％）の組成であるスズ−ビスマス合金からなる第２のメッキ層２５ｂを容易に形成することができる。
【００６２】
さらに、本実施形態では、フレキシブル配線基材１０としてＴＡＢテープを例示したが、勿論、これに限定されず、本発明をＴ−ＢＧＡ（Ｔａｐｅ ＢａｌｌＧｒｉｄ Ａｒｒａｙ）テープ、テープＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）テープなどの各種半導体パッケージ等に適用できることはいうまでもない。
【００６３】
（実施例１）
上述したようなＴＡＢテープであるフレキシブル配線基材１０の配線部、すなわち、デバイス側接続端子１４、入力側外部接続端子１５及び出力側外部接続端子１６上以外の部分にソルダーレジスト層１７を設け、デバイス側接続端子１４、入力側外部接続端子１５及び出力側外部接続端子１６上に、無電解メッキにより、スズからなる第１のメッキ層２５ａを設け、その後、アニール処理したものを用意した。
【００６４】
このようなＴＡＢテープに上述したメッキ装置４０を用いて、入力側外部接続端子１５及び出力側外部接続端子１６にスズ−ビスマス合金（ビスマス５重量％）からなる第２のメッキ層２５ｂを形成した。
【００６５】
詳細には、メッキ装置４０のメッキ液４１として、５重量％Ｂｉ−Ｓｎ合金メッキ液（石原薬品社製；ＰＦ−０５Ｍをベースとする）を用い、４０℃に保持してＴＡＢテープの入力側外部接続端子１５及び出力側外部接続端子１６の何れか一方側を浸漬し、電極４３と接触部材４５との間に、電流密度１０Ａ／ｄｍ２、デューティ比Ｄ＝１／３（Ｔon＝４５ｍｓｅｃ、Ｔoff＝９０ｍｓｅｃ）のパルス電圧を印加し、厚さ１０μｍの第２のメッキ層２５ｂを形成した。同様にして、入力側外部接続端子１５及び出力側外部接続端子１６の他方側にも第２のメッキ層２５ｂを形成した。なお、電極４３としてはＳｎ電極を用いた。
【００６６】
このように形成した第２のメッキ層２５ｂを有する入力側外部接続端子１５及び出力側外部接続端子１６を顕微鏡で観察した結果を図６に示す。図６からわかるように、第２のメッキ層２５ｂには槍状析出物は確認されず、第２のメッキ層２５ｂを形成した入力側外部接続端子１５及び出力側外部接続端子１６も凹凸の少ないシャープなものであった。なお、第２のメッキ層２５ｂの平均メッキ皮膜粒径は平均で１．６８μｍであった。
【００６７】
ここで、平均メッキ皮膜粒径は、図１０に示すように、走査顕微鏡（ＳＥＭ）写真から求めた。すなわち、対角線ａ、ｂの実際の長さを測定し、これをαとする（=α）、次にその対角線上に有る結晶粒の個数を測定し、これをβとする（=β）、このα及びβを用いて平均粒径＝α／βを求めた。
【００６８】
（比較例）
メッキする際に、電極４３と接触部材４５との間に、電流密度１０Ａ／ｄｍ２の直流電圧を印加した以外は実施例と同様にして、厚さ１０μｍのスズ−ビスマス合金からなるメッキ皮膜を形成した。
【００６９】
かかるメッキ皮膜を有する配線部を実施例と同様に顕微鏡で観察した結果を図７に示す。図７からわかるように、比較例のメッキ皮膜には、長さが５０μｍを超す槍状析出物３が確認され、又、多数の短い槍状析出物も確認され、メッキ皮膜を有する配線部の形状も凹凸の多いものであった。
【００７０】
（実施例２）
１６重量％Ｂｉ−Ｓｎ合金メッキ液（石原薬品社製；ＰＦ−０５Ｍをベースとする）を用い、電流密度を出力端子側で１５Ａ／ｄｍ２、入力端子側で１３Ａ／ｄｍ２、デューティ比Ｄ＝１／４（Ｔon＝１０ｍｓｅｃ、Ｔoff＝３０ｍｓｅｃ）とした以外は実施例１と同様にスズ−ビスマス合金メッキを施した。メッキ厚は５〜６μｍの狙いとした。なお、電極４３としては表面にＰｔメッキを施したＰｔ電極を用いた。
【００７１】
４００ｍ、１１００ｍ及び１７００ｍ処理した後、それぞれ１４ずつの配線パターンの２８配線端子分を顕微鏡で観察し、槍状析出物の数及び大きさを測定した。結果を表１に示す。また、それぞれの処理品の走査顕微鏡（ＳＥＭ）写真を図８及び図９に示す。なお、平均メッキ皮膜粒径は、実施例１と同様に測定した。
【００７２】
【表１】
【００７３】
（試験例１〜９）
絶縁フィルム上に設けた銅の導電層の上にスズの無電解メッキを施したテストサンプル（配線用端子を２８本有する）に、５％Ｂｉ−Ｓｎ合金メッキのメッキ液（石原薬品社製；ＰＦ−０５Ｍをベースとする）を用いて、下記条件下で電解メッキを施した。その後、メッキ厚、メッキ層の外観観察、ＳＥＭによるメッキ皮膜粒径の測定を行った。
【００７４】
アノードとしてＳｎ板を用い、アノードと９ｃｍの距離をおいてテストサンプルを配置し、パルス通電量１０Ａ／ｄｍ２としてメッキ厚１０μｍを狙ってメッキした。また、メッキ液はポンプにより循環させた。
【００７５】
メッキ条件、メッキ厚を表２に、槍状析出物の生成、平均メッキ皮膜粒径を表３に示す。なお、メッキ厚は蛍光Ｘ線により測定し、槍状析出物は２８本の端子について、１１μｍ以上のものの数を計測した。また、平均メッキ皮膜粒径は、実施例１と同様の方法で測定した。
【００７６】
（比較試験例）
パルス電圧の代わりに直流電圧を印加した以外は試験例１〜９と同様にしてメッキを行った。
【００７７】
【表２】
【００７８】
【表３】
【００７９】
この結果、平均メッキ皮膜粒径を約２μｍ以下とすることにより、１１μｍ以上の槍状析出物はほとんど発生しなくなり、配線端子間のショートなどの虞がないことが確認された。
【００８０】
また、パルス電圧を印加してメッキを施す場合、デューティ比を低下するほど槍状析出物の発生数が減少し、デューティ比が１／２以下で直流電圧印加との差が顕著に現れ、１／３以下ではさらに効果的であり、０．１７以下では１１μｍ以上の槍状析出物は発生しなくなることが確認された。一方、同一デューティ比では、Ｔon時間を長くした方が槍状析出物の数を低減できることがわかった。
【００８１】
なお、異常析出、メッキむら、変色、液潜り、耐熱テスト、クラック、半田濡れ性などについても比較したところ、試験例１〜９と比較試験例とでは差異は認められなかった。
【００８２】
（試験例１０）
試験例１〜９と同様に、絶縁フィルム上に設けた銅の導電層の上にスズの無電解メッキを施したテストサンプル（配線用端子を２８本有する）に、１６％Ｂｉ−Ｓｎ合金メッキのメッキ液（石原薬品社製；ＰＦ−０５Ｍをベースとする）を用いて、下記条件下で電解メッキを施した。その後、メッキ厚、メッキ層の外観観察、ＳＥＭによるメッキ皮膜粒径の測定を行った。メッキ条件は以下の通りである。
【００８３】
アノード：Ｐｔメッキを施したメッシュ状のＰｔ電極
印加電源：パルス電源（デューティ比Ｄ＝１／４（Ｔon＝１０ｍｓｅｃ、Ｔoff＝３０ｍｓｅｃ）
電流密度：１６．７Ａ／ｄｍ２
狙いメッキ厚：３０μｍ
【００８４】
メッキ厚は、平均で３１．７９μｍであり、平均メッキ皮膜粒径は、１．６８μｍであった。また、槍状析出物は２８本の端子×２ピースについて、１１μｍ以上のものが２カ所で観察された（１１μｍのもの１２μｍのもの）。なお、メッキ厚及び平均メッキ皮膜粒径は、試験例及び実施例１と同様の方法で測定した。
【００８５】
【発明の効果】
以上説明したように、本発明によれば、スズ系合金メッキ層の平均メッキ皮膜粒径を２μｍ以下とすることにより、槍状析出物がほとんど発生しないで配線端子間のショートなどの虞もないスズ系合金メッキを有するプリント配線基材を提供することができ、また、メッキ電極間にパルス電圧を印加してメッキすることにより、槍状析出物の発生が有効に防止されたスズ系合金メッキ層を形成することができるという効果を奏する。
【図面の簡単な説明】
【図１】図１には本発明の実施形態１に係るフレキシブル配線基材の概略平面図である。
【図２】図１のフレキシブル配線基材に電子部品を実装した状態のＡ−Ａ′断面図である。
【図３】本発明のスズ系合金メッキ方法を実施するためのメッキ装置を示す概略斜視図である。
【図４】本発明のスズ系合金メッキ方法の一例を説明するための図である。
【図５】本発明のスズ系合金メッキ方法を実施する際のパルス電圧の印加状態を示す説明図である。
【図６】本発明の実施例１の配線部の拡大図である。
【図７】本発明の比較例の配線部の拡大図である。
【図８】本発明の実施例２のスズ系合金メッキ層の表面のＳＥＭ写真である。
【図９】本発明の実施例２のスズ系合金メッキ層の表面のＳＥＭ写真である。
【図１０】本発明における平均メッキ皮膜粒径を測定する方法を示す説明図である。
【図１１】従来技術にかかる電解スズメッキ方法によりプリント配線基材にスズ系合金メッキを行った場合の配線部の拡大図である。
【図１２】図１１の槍状析出物を拡大して示す図である。
【符号の説明】
３ 槍状析出物
１０ フレキシブル配線基材
１１ 絶縁フィルム
１２ 配線パターン
１３ スプロケット孔
１４ デバイス側接続端子
１５ 入力側外部接続端子
１６ 出力側外部接続端子
１７ ソルダーレジスト層
２０ 導電層
２５ａ 第１のメッキ層
２５ｂ 第２のメッキ層
【発明の属する技術分野】
本発明は、電子部品を実装するために用いる配線パターンの少なくとも一部にスズ系合金メッキを施したプリント配線基材及びプリント配線基材への電解スズ系合金メッキ方法に関する。なお、プリント配線基材とは、硬質の絶縁基板を用いたリジット配線基材や可撓性のあるフィルムを絶縁基板としたフレキシブル配線基板をいい、フレキシブル配線基材としては、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、μ−ＢＧＡ（μ−Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＦＣ（ＦｌｉｐＣｈｉｐ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）などに用いられるフィルムキャリアテープを挙げることができる。
【０００２】
【従来の技術】
エレクトロニクス産業の発達に伴い、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）等の電子部品を実装するプリント配線板の需要が急激に増加しているが、電子機器の小型化、軽量化、高機能化が要望され、これら電子部品の実装方法として、最近ではＴＡＢテープ、ＣＯＦテープ、ＣＳＰテープなどのフィルムキャリアテープを用いた実装方式が採用されている。
【０００３】
このようなプリント配線基材のうちのフレキシブル配線基材は、一般的に、連続した絶縁フィルム上に、金属箔を接着、ラミネートすること又はスパッタリングや真空蒸着法あるいは無電解銅メッキにより極めて薄い導電層を設け、この導電層の上に電気銅メッキを施すという工程を経て積層基板を作製し、作製された積層基板をフォトリソグラフィー法により所定のパターンに形成後さらに表面仕上げ電気メッキを行うことによって製造される。かかるフレキシブル配線基材は、絶縁フィルム上に導体層及び導体層表面仕上げ用の電気メッキ層からなる配線パターンを有するものとなる。
【０００４】
このような電気メッキによるメッキ層としては、スズ又はスズ合金からなるスズ系合金が用いられている。例えば、従来より一般的には、スズ−鉛合金が用いられており、また、国際的な鉛フリー化によって、スズ−鉛合金の代わりにスズ−ビスマス合金等が用いられている。
【０００５】
【発明が解決しようとする課題】
このようなスズ系合金のメッキにおいては、配線パターンから面方向に槍状析出物が多数発生するという問題がある。例えば、図１１及び図１２に示すように、レジスト０１が設けられていないエリアに複数配列された配線端子０２の幅方向に突出するように槍状析出物０３が発生する。かかる槍状析出物０３は、長いものでは５０μｍ以上となるので、端子間でショートする事態も発生し、歩留まりを大幅に低下させるという問題がある。このような問題は、特に高密度化された配線パターンにおいては致命的な問題であり、歩留まりに深刻な影響を及ぼすことが容易に予想される。
【０００６】
本発明は、このような事情に鑑み、槍状析出物の発生のないスズ系合金メッキを有するプリント配線基材及び電解スズ系合金メッキ方法を提供することを課題とする。
【０００７】
【課題を解決するための手段】
前記課題を解決する本発明の第１の態様は、絶縁基材と、この絶縁基材の一方面に導電層から形成された配線パターンとを具備し、前記配線パターンの少なくとも一部にスズ系合金からなるスズ系合金メッキ層を具備するプリント配線基材において、前記スズ系合金メッキ層が、印加時間全体に対する通電時間の比であるデューティ比Ｄが１／２以下１／１０以上のパルス電圧を印加した電解メッキにより平均メッキ皮膜粒径が２μｍ以下で、且つ前記スズ系合金メッキ層のメッキ厚が３５μｍ以下となるように形成されたものであることを特徴とするプリント配線基材にある。
【０００８】
かかる第１の態様では、スズ系合金メッキ層の平均メッキ皮膜粒径が２μｍ以下であるので、槍状析出物がほとんど発生しておらず、配線端子間のショートなどの虞もないものである。加えて、スズ系合金メッキ層のメッキ厚が３５μｍ以下であるので、槍状析出物がさらに発生し難い。
【００１１】
本発明の第２の態様は、第１の態様において、前記スズ系合金が、スズ−ビスマス合金であることを特徴とするプリント配線基材にある。
【００１２】
かかる第２の態様では、スズ−ビスマス合金からなる配線パターンにおいて槍状析出物の発生がほとんどない。
【００１３】
本発明の第３の態様は、第１又は２の態様において、前記絶縁基材が可撓性を有するフィルムであることを特徴とするプリント配線基材にある。
【００１４】
かかる第３の態様では、槍状析出物の発生のないスズ系合金メッキ層を有するフレキシブル配線基材となる。
【００１７】
本発明の第４の態様は、プリント配線基材の配線パターンの少なくとも一部にスズ系合金からなるスズ系合金メッキ層を形成する際に、メッキ電極間に印加時間全体に対する通電時間の比であるデューティ比Ｄが１／２以下１／１０以上のパルス電圧を印加し、前記スズ系合金メッキ層の平均メッキ皮膜粒径を２μｍ以下とし、且つ前記スズ系合金メッキ層のメッキ厚を３５μｍ以下とすることを特徴とする電解スズ系合金メッキ方法にある。
【００１８】
かかる第４の態様では、前記パルス電圧がデューティ比Ｄが１／２以下１／１０以上となるように印加され、平均メッキ皮膜粒径を２μｍ以下とし、且つスズ系合金メッキ層のメッキ厚を３５μｍ以下とすることにより、槍状析出物の発生が有効に防止されたスズ系合金メッキ層が形成される。
【００１９】
本発明の第５の態様は、第４の態様において、前記メッキ電極間にパルス電圧を印加するのに、直流電圧を規則的に断続させるチョッパを使用することを特徴とする電解スズ系合金メッキ方法にある。
【００２０】
かかる第５の態様では、直流電圧を規則的に断続させるチョッパを使用することにより、比較的容易にパルス電圧を印加することができる。
【００２９】
本発明の第６の態様は、第４又は５の態様において、前記プリント配線基材の一部をメッキ液に浸漬した状態でパルス電圧を印加することにより前記配線パターンの一部に前記スズ系合金メッキ層を形成することを特徴とする電解スズ系合金メッキ方法にある。
【００３０】
かかる第６の態様では、プリント配線基材の配線パターンの一部のみに容易にスズ系合金メッキ層を形成することができる。
【００３１】
本発明の第７の態様は、第４〜６の何れかの態様において、前記プリント配線基材は、可撓性を有するフィルムからなる絶縁基材上に前記配線パターンを有することを特徴とする電解スズ系合金メッキ方法にある。
【００３２】
かかる第７の態様では、槍状析出物の発生のないスズ系合金メッキ層を有するフレキシブル配線基材を製造できる。
【００３３】
【発明の実施の形態】
以下、本発明の一実施形態に係るフレキシブル配線基材をその製造方法及び使用例と共に説明する。勿論、本発明はこれに限定されるものでないことはいうまでもない。
【００３４】
図１には実施形態１に係るフレキシブル配線基材の概略平面、図２には電子部品を実装した状態のＡ−Ａ′断面を示す。
【００３５】
図１及び図２に示すように、本実施形態のフレキシブル配線基材１０は、ＴＡＢテープであり、テープ状の絶縁フィルム１１の一方面に、複数の配線パターン１２が連続的に形成されている。絶縁フィルム１１は、幅方向両側に移送用のスプロケット孔１３を一定間隔で有し、一般的には、移送されながらＩＣ等の電子部品３０が実装され、電子部品３０実装後、各配線パターン１２毎に切断される。このようなフレキシブル配線基材１０は、電子部品３０が実装された後、各配線パターン１２毎に切断される場合と、各配線パターン１２毎に切断された後、電子部品３０が実装される場合がある。なお、テープ状の状態の場合も、各配線パターン１２毎に切断した場合も、フレキシブル配線基材１０であり、電子部品３０の実装の有無も問わない。
【００３６】
また、絶縁フィルム１１の幅方向両端部には、スプロケット孔１３が設けられているが、絶縁フィルム１１にスプロケット孔１３と共に位置合わせのための貫通孔、不良パッケージ表示、パッケージ外形などの種々の目的に合わせた貫通孔が形成されていてもよい。
【００３７】
配線パターン１２は、実装する電子部品３０と接続するデバイス側接続端子１４と、外部と接続する入力側外部接続端子１５及び出力側外部接続端子１６とを具備し、これらを除く領域が、ソルダーレジスト層１７によって覆われている。
【００３８】
ここで、絶縁フィルム１１としては、可撓性を有すると共に耐薬品性及び耐熱性を有する材料を用いることができる。かかる絶縁フィルム１１の材料としては、ポリエステル、ポリアミド、ポリイミド等を挙げることができ、特に、ビフェニル骨格を有する全芳香族ポリイミド（例えば、商品名：ユーピレックス；宇部興産（株））が好ましい。なお、絶縁フィルム１１の厚さは、一般的には、２５〜１２５μｍ、好ましくは、５０〜７５μｍである。
【００３９】
このような絶縁フィルム１１は、配線パターン１２の所定の領域にデバイスホール１８がパンチングにより形成されている。配線パターン１２のデバイス側接続端子１４は、デバイスホール１８の縁部からデバイスホール１８内に突出するように設けられており、このデバイス側接続端子１４には、例えば、金（Ａｕ）からなるバンプ３１を介して電子部品３０が接続されている。詳しくは、電子部品３０は、デバイスホール１８よりも小さな外形を有し、電子部品３０の電極３２に施されたバンプ３１を介してデバイスホール１８内に突出したデバイス側接続端子１４と電気的に接続されている。
【００４０】
配線パターン１２は、絶縁フィルム１１に形成されたデバイスホール１８及びスプロケット孔１３などが形成された一方の面に、一般的には、銅やアルミニウムからなる導電体箔などの導電層２０をパターニングすることにより形成される。このような導電層２０は、絶縁フィルム１１上に直接積層しても、接着剤層を介して熱圧着等により形成してもよい。導電層２０の厚さは、例えば、６〜７０μｍ、好ましくは、８〜３５μｍである。導電体箔からなる導電層２０としては、銅箔が好ましい。
【００４１】
なお、絶縁フィルム１１上に導電体箔を設けるのではなく、導電体箔に、例えば、ポリイミド前駆体を塗布し、焼成してポリイミドフィルムからなる絶縁フィルムとすることもできる。
【００４２】
また、絶縁フィルム１１上に設けられた導電層２０は、フォトリソグラフィー法により、デバイス側接続端子１４、入力側外部接続端子１５及び出力側外部接続端子１６を含む配線パターン１２としてパターニングされる。すなわち、フォトレジスト層を塗布した後、フォトレジスト層をフォトマスクを介してエッチング液で化学的に溶解（エッチング処理）して除去し、さらにフォトレジストをアルカリ液等にて溶解除去することにより導電体箔をパターニングする。
【００４３】
なお、絶縁フィルム１１上の幅方向両側には、配線パターン１２に連続して、入力側外部接続端子１５及び出力側外部接続端子１６のそれぞれに亘ってメッキリード２１及びこれらを相互に導通する導通部２２がパターニングされている。これらは後述するメッキ時に使用されるもので、その後、除去できる領域に形成されている。
【００４４】
次いで、このようにエッチングによりパターニングされた配線パターン１２上には、ソルダーレジスト材料塗布液が塗布され、所定のパターニングにより、ソルダーレジスト層１７が形成される。
【００４５】
さらに、ソルダーレジスト層１７により覆われていない配線パターン１２上、すなわち、デバイス側接続端子１４、入力側外部接続端子１５及び出力側外部接続端子１６上には、メッキ層２５が形成される。具体的には、デバイス側接続端子１４上には、スズからなる第１のメッキ層２５ａが設けられ、入力側外部接続端子１５及び出力側外部接続端子１６上には、スズからなる第１のメッキ層２５ａとこの上にスズ−ビスマス合金からなる第２のメッキ層２５ｂとが設けられている。
【００４６】
本実施形態では、スズからなる第１のメッキ層２５ａは無電解メッキで形成し、スズ−ビスマス合金からなる第２のメッキ層２５ｂは、詳細は後述する本発明に係る電解スズ系合金メッキ方法により形成した。なお、スズからなる第１のメッキ層２５ａも本発明に係る電解スズ系合金メッキ方法により形成してもよい。
【００４７】
ここで、スズ系合金メッキ層である第１及び第２のメッキ層２５ａ及び２５ｂの平均メッキ皮膜粒径は２μｍ以下であり、メッキ厚はそれぞれ３５μｍ以下、好ましくは１０μｍ以下である。これにより、第１及び第２のメッキ層２５ａ及び２５ｂには槍状析出物がほとんど発生しておらず、デバイス側接続端子１４、入力側外部接続端子１５及び出力側外部接続端子１６の配線端子間のショートは全くない。
【００４８】
このような平均メッキ皮膜粒径は２μｍ以下であり、メッキ厚はそれぞれ３５μｍ以下、好ましくは１０μｍ以下であるスズ系合金メッキ層の形成方法は特に限定されず、少なくとも平均メッキ皮膜粒径は２μｍ以下となるようにメッキすれば槍状析出物はほとんど生成することはない。実験の結果、少なくとも平均メッキ皮膜粒径を２μｍ以下とし、さらに必要に応じて、メッキ厚を３５μｍ、好ましくは１０μｍ以下とすれば、長さが１０μｍを超す槍状析出物はほとんど発生しないことが確認された。
【００４９】
このような平均メッキ皮膜粒径が２μｍ以下となるメッキ層を形成するメッキ方法としては、後述するようにパルス電圧を印加してメッキする本発明のメッキ方法の他、メッキ液に添加剤を添加して平均メッキ皮膜粒径を小さくする方法が考えられる。このような添加剤としては、例えば、アミン−アルデヒドの反応生成物であるＲＰＡＡなどを挙げることができる。なお、このような添加剤を添加して形成したスズ系合金メッキ層は、添加剤を添加しないで形成した場合と比較して脆くなり、曲げ強度が低下するなどの欠点を有する。
【００５０】
次に、本発明に係るスズ系合金メッキ方法を実施するためのメッキ装置の一例を図３を参照しながら説明する。
【００５１】
図３に示すように、メッキ装置４０は、メッキ液４１を保持するメッキ槽４２と、このメッキ槽４２内に設けられてアノードを構成する電極４３とを有する。
【００５２】
また、メッキ槽４２は、本実施形態のフィルムキャリアテープとなる連続する絶縁フィルム１１、すなわち、表面に導電層２０をパターニングした配線パターン１２が設けられた連続する絶縁フィルム１１が、その内部で起立した状態でメッキ液４１中に浸漬されながら、図示しない搬送手段によって連続的に搬送されるように、略矩形断面形状で長手方向に延びる樋形状に構成されている。すなわち、メッキ槽４２の長手方向両側の壁４２ａに、それぞれスリット部４２ｂが設けられており、絶縁フィルム１１は、このメッキ槽４２の長手方向一方の壁４２ａに設けられたスリット部４２ｂからメッキ槽４２内の幅方向ほぼ中央部を長手方向に搬送され、他方の壁４２ａに設けられたスリット部４２ｂを介してメッキ槽４２の外側に搬送されるようになっている。なお、このメッキ槽４２には、図示しない循環装置によって新しいメッキ液が供給されるようになっており、液面の高さは常に一定の位置に保持されている。
【００５３】
メッキ装置４０では、陰極（カソード）は、フレキシブル配線基材１０の配線パターン１２を構成する導電層２０であり、この導電層２０は、メッキリード２１を介して、例えば、メッキ槽４２の外側に設けられるロール状の接触部材４５に導通し、接触部材４５はそれぞれ電源４６に接続されている。
【００５４】
ここで、電源４６は、電極４３と接触部材４５との間にパルス電圧を印加するもので、直流電源４７とチョッパ４８とを具備するものである。すなわち、電源４６は、直流電源４７の直流電圧をチョッパ４８により規則的に断続させることにより、パルス電圧を電極４３と接触部材４５との間に印加するものである。なお、パルス電圧の印加手段はこれに限定されるものではなく、パルス電圧を発生させる種々の手段が使用できる。
【００５５】
次に、このようなメッキ装置４０を用いて第２のメッキ層２５ｂを形成する本発明に係るメッキ方法について説明する。まず、図４に示すように、配線パターン１２の入力側外部接続端子１５側を下向きとしてフレキシブル配線基材１０をメッキ装置４０に配置する。すなわち、配線パターン１２の入力側外部接続端子１５のみがメッキ液４１に浸漬するように、フレキシブル配線基材１０をメッキ装置４０に配置する。そして、このフレキシブル配線基材１０を連続的に移動させながら電気メッキを行う。このとき、電極４３と接触部材４５との間には、直流電源４７により所定のパルス電圧を印加する。これにより、入力側外部接続端子１５の第１のメッキ層２５ａ上のみに第２のメッキ層２５ｂが形成されるが、槍状析出物はほとんど発生せず、入力側外部接続端子１５の配線端子間のショートは全くない。なお、第２のメッキ層２５ｂは、平均メッキ皮膜粒径は２μｍ以下であり、メッキ厚が３５μｍ以下である。
【００５６】
上述したメッキ装置４０では、メッキする領域のみをメッキ液４１に浸漬してメッキを行ったが、メッキする領域以外をパッキンやレジストでマスキングし、例えば、全体をメッキ液４１に浸漬してメッキするようにしてもよい。
【００５７】
このようなスズ系合金メッキ方法におけるパルス電圧の印加条件は、槍状析出物が生成しないで、基本的な特性を備えたメッキ膜を形成できる条件であればよい。一般的には、パルス電圧は、印加時間全体に対する通電時間の比であるデューティ比Ｄが１／２以下、好ましくは、１／３以下として、繰り返し印加するようにすると、槍状析出物が発生しないメッキ層が形成される。ここで、デューティ比Ｄは、以下の式で定義され、図５で表される。
【００５８】
【数１】
Ｄ＝Ｔon／（Ｔon＋Ｔoff）
ここで、Ｔonはパルス電圧通電時間、Ｔoffはパルス電圧中断時間である。
【００５９】
このようにすることで、配線パターン１２のソルダーレジスト層１７が形成されていない領域、すなわち、メッキ液４１に浸漬された被メッキ部である入力側外部接続端子１５にスズ系合金メッキからなる第２のメッキ層２５ｂを、槍状析出物を発生させることなく形成することができる。
【００６０】
なお、本実施形態では、スズ系合金メッキ層として、スズ−ビスマス合金メッキ（ビスマス濃度が５〜２０％程度）を採用した。スズ−ビスマス合金は、鉛フリーの半田として有望なものであり、ビスマス濃度を５〜２０％と高濃度とすることにより、鉛半田と同等の融点を有するメッキ層を得ることができる。
【００６１】
また、このようなスズ−ビスマス合金メッキを施すメッキ装置４０では、メッキ液４１のビスマスが第２のメッキ層２５ｂとして析出されるため、常に一定のビスマス濃度の第２のメッキ層２５ｂを形成するにはメッキ液４１にビスマス化合物を補充する必要がある。このビスマス化合物としては、例えば、アルカンスルホン酸系またはアルカノールスルホン酸系の３価のビスマス化合物を挙げることができる。このようなビスマス化合物をメッキ液４１中に補充することにより、一定のビスマス濃度（約５〜２０％）の組成であるスズ−ビスマス合金からなる第２のメッキ層２５ｂを容易に形成することができる。
【００６２】
さらに、本実施形態では、フレキシブル配線基材１０としてＴＡＢテープを例示したが、勿論、これに限定されず、本発明をＴ−ＢＧＡ（Ｔａｐｅ ＢａｌｌＧｒｉｄ Ａｒｒａｙ）テープ、テープＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）テープなどの各種半導体パッケージ等に適用できることはいうまでもない。
【００６３】
（実施例１）
上述したようなＴＡＢテープであるフレキシブル配線基材１０の配線部、すなわち、デバイス側接続端子１４、入力側外部接続端子１５及び出力側外部接続端子１６上以外の部分にソルダーレジスト層１７を設け、デバイス側接続端子１４、入力側外部接続端子１５及び出力側外部接続端子１６上に、無電解メッキにより、スズからなる第１のメッキ層２５ａを設け、その後、アニール処理したものを用意した。
【００６４】
このようなＴＡＢテープに上述したメッキ装置４０を用いて、入力側外部接続端子１５及び出力側外部接続端子１６にスズ−ビスマス合金（ビスマス５重量％）からなる第２のメッキ層２５ｂを形成した。
【００６５】
詳細には、メッキ装置４０のメッキ液４１として、５重量％Ｂｉ−Ｓｎ合金メッキ液（石原薬品社製；ＰＦ−０５Ｍをベースとする）を用い、４０℃に保持してＴＡＢテープの入力側外部接続端子１５及び出力側外部接続端子１６の何れか一方側を浸漬し、電極４３と接触部材４５との間に、電流密度１０Ａ／ｄｍ２、デューティ比Ｄ＝１／３（Ｔon＝４５ｍｓｅｃ、Ｔoff＝９０ｍｓｅｃ）のパルス電圧を印加し、厚さ１０μｍの第２のメッキ層２５ｂを形成した。同様にして、入力側外部接続端子１５及び出力側外部接続端子１６の他方側にも第２のメッキ層２５ｂを形成した。なお、電極４３としてはＳｎ電極を用いた。
【００６６】
このように形成した第２のメッキ層２５ｂを有する入力側外部接続端子１５及び出力側外部接続端子１６を顕微鏡で観察した結果を図６に示す。図６からわかるように、第２のメッキ層２５ｂには槍状析出物は確認されず、第２のメッキ層２５ｂを形成した入力側外部接続端子１５及び出力側外部接続端子１６も凹凸の少ないシャープなものであった。なお、第２のメッキ層２５ｂの平均メッキ皮膜粒径は平均で１．６８μｍであった。
【００６７】
ここで、平均メッキ皮膜粒径は、図１０に示すように、走査顕微鏡（ＳＥＭ）写真から求めた。すなわち、対角線ａ、ｂの実際の長さを測定し、これをαとする（=α）、次にその対角線上に有る結晶粒の個数を測定し、これをβとする（=β）、このα及びβを用いて平均粒径＝α／βを求めた。
【００６８】
（比較例）
メッキする際に、電極４３と接触部材４５との間に、電流密度１０Ａ／ｄｍ２の直流電圧を印加した以外は実施例と同様にして、厚さ１０μｍのスズ−ビスマス合金からなるメッキ皮膜を形成した。
【００６９】
かかるメッキ皮膜を有する配線部を実施例と同様に顕微鏡で観察した結果を図７に示す。図７からわかるように、比較例のメッキ皮膜には、長さが５０μｍを超す槍状析出物３が確認され、又、多数の短い槍状析出物も確認され、メッキ皮膜を有する配線部の形状も凹凸の多いものであった。
【００７０】
（実施例２）
１６重量％Ｂｉ−Ｓｎ合金メッキ液（石原薬品社製；ＰＦ−０５Ｍをベースとする）を用い、電流密度を出力端子側で１５Ａ／ｄｍ２、入力端子側で１３Ａ／ｄｍ２、デューティ比Ｄ＝１／４（Ｔon＝１０ｍｓｅｃ、Ｔoff＝３０ｍｓｅｃ）とした以外は実施例１と同様にスズ−ビスマス合金メッキを施した。メッキ厚は５〜６μｍの狙いとした。なお、電極４３としては表面にＰｔメッキを施したＰｔ電極を用いた。
【００７１】
４００ｍ、１１００ｍ及び１７００ｍ処理した後、それぞれ１４ずつの配線パターンの２８配線端子分を顕微鏡で観察し、槍状析出物の数及び大きさを測定した。結果を表１に示す。また、それぞれの処理品の走査顕微鏡（ＳＥＭ）写真を図８及び図９に示す。なお、平均メッキ皮膜粒径は、実施例１と同様に測定した。
【００７２】
【表１】
（試験例１〜９）
絶縁フィルム上に設けた銅の導電層の上にスズの無電解メッキを施したテストサンプル（配線用端子を２８本有する）に、５％Ｂｉ−Ｓｎ合金メッキのメッキ液（石原薬品社製；ＰＦ−０５Ｍをベースとする）を用いて、下記条件下で電解メッキを施した。その後、メッキ厚、メッキ層の外観観察、ＳＥＭによるメッキ皮膜粒径の測定を行った。
【００７４】
アノードとしてＳｎ板を用い、アノードと９ｃｍの距離をおいてテストサンプルを配置し、パルス通電量１０Ａ／ｄｍ２としてメッキ厚１０μｍを狙ってメッキした。また、メッキ液はポンプにより循環させた。
【００７５】
メッキ条件、メッキ厚を表２に、槍状析出物の生成、平均メッキ皮膜粒径を表３に示す。なお、メッキ厚は蛍光Ｘ線により測定し、槍状析出物は２８本の端子について、１１μｍ以上のものの数を計測した。また、平均メッキ皮膜粒径は、実施例１と同様の方法で測定した。
【００７６】
（比較試験例）
パルス電圧の代わりに直流電圧を印加した以外は試験例１〜９と同様にしてメッキを行った。
【００７７】
【表２】
【表３】
この結果、平均メッキ皮膜粒径を約２μｍ以下とすることにより、１１μｍ以上の槍状析出物はほとんど発生しなくなり、配線端子間のショートなどの虞がないことが確認された。
【００８０】
また、パルス電圧を印加してメッキを施す場合、デューティ比を低下するほど槍状析出物の発生数が減少し、デューティ比が１／２以下で直流電圧印加との差が顕著に現れ、１／３以下ではさらに効果的であり、０．１７以下では１１μｍ以上の槍状析出物は発生しなくなることが確認された。一方、同一デューティ比では、Ｔon時間を長くした方が槍状析出物の数を低減できることがわかった。
【００８１】
なお、異常析出、メッキむら、変色、液潜り、耐熱テスト、クラック、半田濡れ性などについても比較したところ、試験例１〜９と比較試験例とでは差異は認められなかった。
【００８２】
（試験例１０）
試験例１〜９と同様に、絶縁フィルム上に設けた銅の導電層の上にスズの無電解メッキを施したテストサンプル（配線用端子を２８本有する）に、１６％Ｂｉ−Ｓｎ合金メッキのメッキ液（石原薬品社製；ＰＦ−０５Ｍをベースとする）を用いて、下記条件下で電解メッキを施した。その後、メッキ厚、メッキ層の外観観察、ＳＥＭによるメッキ皮膜粒径の測定を行った。メッキ条件は以下の通りである。
【００８３】
アノード：Ｐｔメッキを施したメッシュ状のＰｔ電極
印加電源：パルス電源（デューティ比Ｄ＝１／４（Ｔon＝１０ｍｓｅｃ、Ｔoff＝３０ｍｓｅｃ）
電流密度：１６．７Ａ／ｄｍ２
狙いメッキ厚：３０μｍ
【００８４】
メッキ厚は、平均で３１．７９μｍであり、平均メッキ皮膜粒径は、１．６８μｍであった。また、槍状析出物は２８本の端子×２ピースについて、１１μｍ以上のものが２カ所で観察された（１１μｍのもの１２μｍのもの）。なお、メッキ厚及び平均メッキ皮膜粒径は、試験例及び実施例１と同様の方法で測定した。
【００８５】
【発明の効果】
以上説明したように、本発明によれば、スズ系合金メッキ層の平均メッキ皮膜粒径を２μｍ以下とすることにより、槍状析出物がほとんど発生しないで配線端子間のショートなどの虞もないスズ系合金メッキを有するプリント配線基材を提供することができ、また、メッキ電極間にパルス電圧を印加してメッキすることにより、槍状析出物の発生が有効に防止されたスズ系合金メッキ層を形成することができるという効果を奏する。
【図面の簡単な説明】
【図１】図１には本発明の実施形態１に係るフレキシブル配線基材の概略平面図である。
【図２】図１のフレキシブル配線基材に電子部品を実装した状態のＡ−Ａ′断面図である。
【図３】本発明のスズ系合金メッキ方法を実施するためのメッキ装置を示す概略斜視図である。
【図４】本発明のスズ系合金メッキ方法の一例を説明するための図である。
【図５】本発明のスズ系合金メッキ方法を実施する際のパルス電圧の印加状態を示す説明図である。
【図６】本発明の実施例１の配線部の拡大図である。
【図７】本発明の比較例の配線部の拡大図である。
【図８】本発明の実施例２のスズ系合金メッキ層の表面のＳＥＭ写真である。
【図９】本発明の実施例２のスズ系合金メッキ層の表面のＳＥＭ写真である。
【図１０】本発明における平均メッキ皮膜粒径を測定する方法を示す説明図である。
【図１１】従来技術にかかる電解スズメッキ方法によりプリント配線基材にスズ系合金メッキを行った場合の配線部の拡大図である。
【図１２】図１１の槍状析出物を拡大して示す図である。
【符号の説明】
３ 槍状析出物
１０ フレキシブル配線基材
１１ 絶縁フィルム
１２ 配線パターン
１３ スプロケット孔
１４ デバイス側接続端子
１５ 入力側外部接続端子
１６ 出力側外部接続端子
１７ ソルダーレジスト層
２０ 導電層
２５ａ 第１のメッキ層
２５ｂ 第２のメッキ層
Claims (7)
- 絶縁基材と、この絶縁基材の一方面に導電層から形成された配線パターンとを具備し、前記配線パターンの少なくとも一部にスズ系合金からなるスズ系合金メッキ層を具備するプリント配線基材において、
前記スズ系合金メッキ層が、印加時間全体に対する通電時間の比であるデューティ比Ｄが１／２以下１／１０以上のパルス電圧を印加した電解メッキにより平均メッキ皮膜粒径が２μｍ以下で、且つ前記スズ系合金メッキ層のメッキ厚が３５μｍ以下となるように形成されたものであることを特徴とするプリント配線基材。 - 請求項１において、前記スズ系合金が、スズ−ビスマス合金であることを特徴とするプリント配線基材。
- 請求項１又は２において、前記絶縁基材が可撓性を有するフィルムであることを特徴とするプリント配線基材。
- プリント配線基材の配線パターンの少なくとも一部にスズ系合金からなるスズ系合金メッキ層を形成する際に、メッキ電極間に印加時間全体に対する通電時間の比であるデューティ比Ｄが１／２以下１／１０以上のパルス電圧を印加し、前記スズ系合金メッキ層の平均メッキ皮膜粒径を２μｍ以下とし、且つ前記スズ系合金メッキ層のメッキ厚を３５μｍ以下とすることを特徴とする電解スズ系合金メッキ方法。
- 請求項４において、前記メッキ電極間にパルス電圧を印加するのに、直流電圧を規則的に断続させるチョッパを使用することを特徴とする電解スズ系合金メッキ方法。
- 請求項４又は５において、前記プリント配線基材の一部をメッキ液に浸漬した状態でパルス電圧を印加することにより前記配線パターンの一部に前記スズ系合金メッキ層を形成することを特徴とする電解スズ系合金メッキ方法。
- 請求項４〜６の何れかにおいて、前記プリント配線基材は、可撓性を有するフィルムからなる絶縁基材上に前記配線パターンを有することを特徴とする電解スズ系合金メッキ方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001393551A JP3825689B2 (ja) | 2001-02-13 | 2001-12-26 | プリント配線基材及び電解スズ系合金メッキ方法 |
| TW091100971A TW526570B (en) | 2001-02-13 | 2002-01-22 | Printed wiring base material and electrolytic tin-base alloy plating method |
| KR1020020007627A KR100589071B1 (ko) | 2001-02-13 | 2002-02-09 | 프린트 배선 기재 및 전해 주석계 합금 도금 방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001035419 | 2001-02-13 | ||
| JP2001-35419 | 2001-02-13 | ||
| JP2001393551A JP3825689B2 (ja) | 2001-02-13 | 2001-12-26 | プリント配線基材及び電解スズ系合金メッキ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002317296A JP2002317296A (ja) | 2002-10-31 |
| JP3825689B2 true JP3825689B2 (ja) | 2006-09-27 |
Family
ID=26609309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001393551A Expired - Fee Related JP3825689B2 (ja) | 2001-02-13 | 2001-12-26 | プリント配線基材及び電解スズ系合金メッキ方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3825689B2 (ja) |
| KR (1) | KR100589071B1 (ja) |
| TW (1) | TW526570B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7112305B2 (en) * | 2001-01-31 | 2006-09-26 | Agilent Technologies, Inc. | Automation-optimized microarray package |
| JP3741683B2 (ja) * | 2002-12-13 | 2006-02-01 | 三井金属鉱業株式会社 | 電子部品実装用フィルムキャリアテープの製造方法およびこの方法に使用できる鍍金装置 |
| JP3723963B2 (ja) * | 2003-06-06 | 2005-12-07 | 三井金属鉱業株式会社 | メッキ装置および電子部品実装用フィルムキャリアテープの製造方法 |
| US7977959B2 (en) * | 2007-09-27 | 2011-07-12 | Formfactor, Inc. | Method and apparatus for testing devices using serially controlled intelligent switches |
| CN102323682B (zh) * | 2011-08-05 | 2013-06-26 | 深圳市华星光电技术有限公司 | 液晶面板及软板上芯片构造的卷带基板 |
| WO2014020862A1 (ja) * | 2012-08-01 | 2014-02-06 | 凸版印刷株式会社 | グラビアオフセット印刷用凹版および印刷配線基材 |
| KR102349248B1 (ko) | 2021-08-24 | 2022-01-07 | 서정일 | 자동 마스킹 기능을 구비한 테이프 캐리어 패키지용 부분도금장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63118093A (ja) * | 1986-11-05 | 1988-05-23 | Tanaka Electron Ind Co Ltd | 電子部品の錫めつき方法 |
| US5750017A (en) * | 1996-08-21 | 1998-05-12 | Lucent Technologies Inc. | Tin electroplating process |
| JP2001110666A (ja) * | 1999-10-08 | 2001-04-20 | Murata Mfg Co Ltd | 電子部品、および電子部品の製造方法 |
-
2001
- 2001-12-26 JP JP2001393551A patent/JP3825689B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-22 TW TW091100971A patent/TW526570B/zh not_active IP Right Cessation
- 2002-02-09 KR KR1020020007627A patent/KR100589071B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002317296A (ja) | 2002-10-31 |
| KR20020067002A (ko) | 2002-08-21 |
| TW526570B (en) | 2003-04-01 |
| KR100589071B1 (ko) | 2006-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7830667B2 (en) | Flexible wiring substrate and method for producing the same | |
| EP0373241B1 (en) | Film carrier and method of manufacturing same | |
| CN1841686A (zh) | 柔性印刷线路板的制造方法以及柔性印刷线路板 | |
| TWI441569B (zh) | 金屬被覆聚醯亞胺基板之製法 | |
| JP2005191525A (ja) | プリント配線基板、その製造法および回路装置 | |
| KR102084905B1 (ko) | 무전해 도금 프로세스 | |
| JP2007031826A (ja) | 接続用端子、およびこれを有する半導体搭載用基板 | |
| US7087441B2 (en) | Method of making a circuitized substrate having a plurality of solder connection sites thereon | |
| JP3825689B2 (ja) | プリント配線基材及び電解スズ系合金メッキ方法 | |
| JPH05327187A (ja) | プリント配線板及びその製造法 | |
| JP2013093359A (ja) | 半導体チップ搭載用基板及びその製造方法 | |
| JP3859451B2 (ja) | 電子実装部品用フィルムキャリアテープの電気メッキ装置及び電気メッキ方法 | |
| US6203690B1 (en) | Process of reworking pin grid array chip carriers | |
| JP2009117721A (ja) | 配線基板、回路基板、これらの製造方法 | |
| JP3565556B2 (ja) | 錫−ビスマス合金メッキ装置及びメッキ方法 | |
| JP3562810B2 (ja) | フレキシブル配線基材及びその製造方法 | |
| JP3630398B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
| JP3507461B2 (ja) | 錫−ビスマス合金メッキ装置及びメッキ方法 | |
| JPH04297091A (ja) | 半田コートプリント回路基板とその製造方法 | |
| JP3045697U (ja) | チップ搭載用パッケージ基板 | |
| JPH0385750A (ja) | 半導体装置およびその実装方法 | |
| JP5120306B2 (ja) | 半導体装置用テープキャリアの製造方法および半導体装置用テープキャリア | |
| TW202233899A (zh) | 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框 | |
| Yoshioka et al. | 5 Tape carrier and development trend | |
| JP2001358444A (ja) | 配線基板及び配線基板の製造方法及び製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040310 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040507 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040514 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040618 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060630 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |