CN102202827A - 用于多列方形扁平无引脚芯片的预上锡方法以及返修方法 - Google Patents

用于多列方形扁平无引脚芯片的预上锡方法以及返修方法 Download PDF

Info

Publication number
CN102202827A
CN102202827A CN2010800032407A CN201080003240A CN102202827A CN 102202827 A CN102202827 A CN 102202827A CN 2010800032407 A CN2010800032407 A CN 2010800032407A CN 201080003240 A CN201080003240 A CN 201080003240A CN 102202827 A CN102202827 A CN 102202827A
Authority
CN
China
Prior art keywords
multiple row
quad flat
flat non
pin package
package chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800032407A
Other languages
English (en)
Inventor
钟鑫
江志铭
许志岱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LIANFA SOFTWARE DESIGN SHENZHEN
Original Assignee
LIANFA SOFTWARE DESIGN SHENZHEN
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LIANFA SOFTWARE DESIGN SHENZHEN filed Critical LIANFA SOFTWARE DESIGN SHENZHEN
Publication of CN102202827A publication Critical patent/CN102202827A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0638—Solder feeding devices for viscous material feeding, e.g. solder paste feeding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明涉及一种方形扁平无引脚(quad flat no-lead，以下简称QFN)封装芯片(500)的预上锡方法。在多列QFN封装芯片(500)的至少一焊垫上使用锡膏。加热多列QFN封装芯片(500)，在多列QFN封装芯片(500)固定在基板之前，使得多列QFN封装芯片(500)的至少一焊垫的锡膏变成固态锡(510)。

Description

用于多列方形扁平无引脚芯片的预上锡方法以及返修方法
技术领域
本发明有关于一种多列方形扁平无引脚(quad flat no-lead，以下简称QFN)封装芯片的返修(rework)方法，特别有关于多列QFN封装芯片的预上锡方法。
背景技术
方形扁平式封装(quad flat package，以下简称QFP)根据其中引脚架(leadframe)的引脚形状可以分成不同类型，例如，I类型(QFI)封装，J类型(QFJ)封装以及无引脚类型(QFN)封装。由于QFN封装结构具有相对较短的信号路径以及更快的信号传输速度，其已成为适用于高频(例如，射频频宽)传输芯片封装的一种普遍的封装结构选择。
近年来，多列QFN封装技术被提供作为具有增强的热/电能效的多列以及密间距(pitch)的封装。而且，多列QFN封装也是一种有成本效益的封装解决方案，因为，其不需要封装基板，且适合更简单的封装过程。图1为多列QFN封装结构100的示意图。多列QFN封装结构100包含引脚架110，晶圆120，封胶130，多条电线140以及多个焊垫150。晶圆120位于引脚架110的中间部分。且，晶圆120通过电线140电性连接至焊垫150。
由于多列QFN封装具有多列焊垫，于是很难将多列QFN芯片重新固定回PCB或是为了返修将其他多列QFN芯片固定至PCB。图2为多列QFN封装芯片200在返修过程中将要焊在PCB上的示意图，其中多列QFN封装芯片200的每个焊垫150以及引脚架110在将多列QFN封装芯片200固定在PCB上之前印刷锡膏210。在返修过程中，多列QFN封装芯片200必须准确的放置于PCB上，即，多列QFN封装芯片200需要较高的放置精确度。相反，因为锡膏210的形状是可变的，粗糙的放置精度或震动多列QFN封装芯片200将导致各种瑕疵，例如，接脚短路，少锡，偏移等等，限制返修产量。
因此，需要一种用于多列QFN封装芯片的提高返修方法。
发明内容
提供用于多列QFN封装芯片的预上锡方法以及返修方法。本发明一实施例提供一种用于多列QFN封装芯片的预上锡方法，在多列方形扁平无引脚封装芯片的至少一焊垫上使用锡膏；以及对多列方形扁平无引脚封装芯片进行加热，使得多列方形扁平无引脚封装芯片在固定至基板之前，多列方形扁平无引脚封装芯片的至少一焊垫上的锡膏成为固态锡。
此外，本发明一实施例提供一种用于将多列QFN封装芯片固定在基板上的返修方法，包含通过在多列方形扁平无引脚封装芯片的至少一焊垫上使用锡膏来准备预上锡的多列方形扁平无引脚封装芯片，多列方形扁平无引脚封装芯片将要被固定于基板上，加热多列方形扁平无引脚封装芯片上的锡膏使锡膏与焊垫焊接并形成固态锡；将预上锡的多列方形扁平无引脚封装芯片放置于基板上，通过预上锡的多列方形扁平无引脚封装芯片的固态锡使得预上锡的多列方形扁平无引脚封装芯片的至少一焊垫与基板的至少一焊垫接触；以及加热所放置的预上锡的多列方形扁平无引脚封装芯片，以将预上锡的多列方形扁平无引脚封装芯片固定于基板上。
下文将结合附图详细描述实施例。
附图说明
通过结合附图来阅读下文详细的描述以及示例，可以更加完整地了解本发明，其中：
图1为多列QFN封装结构的示意图。
图2为多列QFN封装芯片在返修过程中将要焊在PCB上的示意图。
图3为根据本发明实施例之一或多个多列QFN封装芯片的预上锡方法。
图4A为根据本发明实施例的载具的示意图。
图4B为对应于多列QFN封装芯片的钢网的部分示意图。
图5为根据本发明预上锡方法的预上锡后的多列QFN封装芯片的示意图。
图6为根据本发明实施例的多列QFN封装芯片的预上锡方法。
图7为根据本发明实施例的将多列QFN封装芯片固定在基板上的返修方法。
具体实施方式
下文的描述为实施本发明的最佳实施模式。此描述是出于阐述本发明通用原则的目的，并非用于限制本发明。本发明的范围是由权利要求所确定。
图3为根据本发明实施例之一或多个多列QFN封装芯片的预上锡方法。首先，作为可选择的步骤，在步骤S302中，芯片可以在预定的温度(例如100-150℃之间的任何温度)下放置一预定时间段(例如1-8小时之间的任何时间段)用以对芯片进行去湿。去湿是将芯片的湿气除掉。接下来，作为可选择的步骤，在步骤S304中，可以将芯片清洗干净以除去残留物，例如，残留的锡及/或芯片至少一个焊垫上的助焊剂(flux)。接下来，在步骤S306中，将芯片放置于载具上，然后在步骤S308中，则可以使用锡膏，例如印刷，通过印刷机透过钢网在芯片的至少一焊垫上印刷锡膏。请参考图4A以及图4B，图4A为根据本发明实施例的载具400的示意图，图4B为对应于多列QFN封装芯片的钢网的部分示意图。在图4B中，使用钢网410对芯片进行印刷锡膏，其中多个开口420用于将锡膏使用至芯片的焊垫，且开口430用于将锡膏使用至晶圆垫，例如芯片暴露的垫(e-pad)。
请再次参考图3，在步骤S310中，在给芯片上完锡膏之后，例如印刷，芯片或是载具可以预定温度在回焊炉里加热。加热芯片以使芯片上的锡膏融化。然后，再将锡冷却并形成固态的锡，即，锡膏转变成为固态。固态的锡可以是球形的。接下来，可以选择的，步骤S312，执行质量检测，包含检查是否有锡短路/焊垫短路发生。这样一来，就可以得到预上锡后的多列QFN封装芯片，且预上锡后的多列QFN封装芯片可以固定在基板上的焊垫，例如PCB，以修理/返修PCB。
图5为根据本发明预上锡方法的预上锡后的多列QFN封装芯片500的示意图，其将被固定于基板上，例如PCB。与图2中的多列QFN封装芯片相比，预上锡后的多列QFN封装芯片500的固态锡510是固体状态；这样一来，当固态锡510被触碰或是预上锡后的多列QFN封装芯片500移动时，固态锡510的形状不会改变。所以，即使当粗糙的放置精度或是震动发生时，在将预上锡后的多列QFN封装芯片500固定在基板上的情况下，返修结果不会受到影响。例如，PCB，以修理/返修PCB。此外，可以根据预上锡后的多列QFN封装芯片500的引脚架110的表面张力形成不同形状的固态锡520。
图6为根据本发明实施例的多列QFN封装芯片的预上锡方法。首先，可以选择的，在步骤S602中，芯片可以在预定的温度(例如100-150℃之间的任何温度)下放置一预定时间段(例如1-8小时之间的任何时间段)用以对芯片进行去湿。接下来，可以选择的，在步骤S604中，可以将芯片清洗干净以除去残留物，例如，残留的锡及/或芯片至少一个焊垫上的助焊剂。接下来，步骤S606，将芯片放置于JIG载具上，步骤S608，然后则可以使用锡膏，例如印刷，通过使用钢网覆盖芯片在芯片的至少一焊垫上印刷锡膏。步骤S610，在给芯片上完锡膏之后，例如印刷，芯片可以从JIG载具上移除，并由热风枪烘烤。烘烤芯片使得芯片至少一焊垫的锡膏融化。然后，再将锡冷却并形成固态的锡，即，锡膏转变成为固态，如图5所示。固态的锡可以是球形的。接下来，可以选择的，步骤S612，执行质量检测，包含检查是否有锡短路/焊垫短路发生。这样一来，就可以得到预上锡后的多列QFN封装芯片，且预上锡后的多列QFN封装芯片可以固定在基板(例如PCB)上的焊垫，以修理/返修PCB。在此实施例中，无需印刷机以及回焊炉。
图7为根据本发明实施例的将多列QFN封装芯片固定在基板(例如PCB)上的返修方法。此返修方法可以应用于多种情形。举例来说，最初的多列QFN封装芯片可能上锡没有上好，且需要移除后再上锡至基板上，例如PCB。或是，最初固定在基板上的多列QFN封装芯片坏了，需要将其移除并用另外一个多列QFN封装芯片替换。首先，在步骤S702中，需要返修的PCB需要被加热，加热至PCB上的多列QFN封装芯片的底部温度到达预定温度(例如200℃-260℃)，这样才能移除多列QFN封装芯片，并用预上锡的多列QFN封装芯片来替换。接下来，在步骤S704中，帮助降低锡熔点的助焊剂，可以粘在多列QFN封装芯片上，然后再对多列QFN封装芯片进行加热。当多列QFN封装芯片的焊垫与PCB焊垫之间的锡融化时，可以用钳子作为工具将多列QFN封装芯片从PCB焊垫上移除。接下来，可选择的，在步骤S706中，可以清洗PCB焊垫以移除残留物，例如用祛锡线作为工具除掉被移除的多列QFN封装芯片的残留的锡。接下来，在步骤S708中，可以根据图3或是图6所描述的预上锡方法来准备预上锡的多列QFN封装芯片。具体来说，可以通过在多列QFN封装芯片至少一焊垫上使用锡膏得到预上锡后的多列QFN封装芯片，此预上锡后的多列QFN封装芯片将要固定在PCB上，然后将多列QFN封装芯片上使用的锡膏加热/融化。然后，将预上锡的多列QFN封装芯片至少一焊垫上的锡冷却，使之成为固态的锡，如图5所示。固态的锡可以是球形。接下来，在步骤S710中，在PCB的焊垫上涂助焊剂。接下来，在步骤S712中，可以将预上锡后的多列QFN封装芯片放置在PCB的焊垫上，这样一来，预上锡的多列QFN封装芯片的至少一焊垫则能通过预上锡的多列QFN封装芯片的固态锡正确的与PCB至少一焊垫联系。接下来，在步骤S714中，位于PCB上的预上锡的多列QFN封装芯片可以通过工具(例如热风枪)加热，以将预上锡的多列QFN封装芯片固定在PCB上。
需要注意的是，上述实施例的步骤顺序只是用以说明，并非用以限制。在不背离发明精神的情况下，可采用不同的顺序，或是省略某步骤。与传统的返修方法相比，本发明实施例可以通过在多列QFN封装芯片的至少一焊垫上使用锡膏，以及使锡膏加热/融化来提高返修结果。多列QFN封装芯片至少一焊垫上的锡在将多列QFN封装芯片固定至基板(如PCB)上之前将冷却并在焊垫上形成固态锡。固态锡可以是球形。这样，对于预上锡的多列QFN封装芯片的焊接瑕疵，例如由粗糙的放置导致的焊垫短路瑕疵，由人工上锡所导致的少锡的瑕疵，或是在返修过程中多列QFN封装芯片浮动所导致的偏移瑕疵。
虽然本发明以示例的方式且根据优选实施例来描述，但应理解，本发明并不限于上述实施例。相反，其意在覆盖各种变化以及相似的配置(如本领域技术人员熟知的那样)。因此，权利要求的范围应根据最广的理解来诠释，以便包含所有的变化以及相似的配置。

Claims (20)

1.一种用于多列方形扁平无引脚封装芯片的预上锡方法，包含：
在多列方形扁平无引脚封装芯片的至少一焊垫上使用锡膏；以及
对所述多列方形扁平无引脚封装芯片进行加热，使得在所述多列方形扁平无引脚封装芯片固定至基板之前，所述多列方形扁平无引脚封装芯片的所述至少一焊垫上的锡膏成为固态锡。
2.根据权利要求1所述的用于多列方形扁平无引脚封装芯片的预上锡方法，其特征在于，更包含：
对所述多列方形扁平无引脚封装芯片进行去湿；以及
在对所述多列方形扁平无引脚封装芯片的所述至少一焊垫使用锡膏之前，清洗所述多列方形扁平无引脚封装芯片，以移除所述多列方形扁平无引脚封装芯片的所述至少一焊垫的残留物。
3.根据权利要求1所述的用于多列方形扁平无引脚封装芯片的预上锡方法，其特征在于，更包含将具有固态锡的所述多列方形扁平无引脚封装芯片固定于所述基板上。
4.根据权利要求3所述的用于多列方形扁平无引脚封装芯片的预上锡方法，其特征在于，所述多列方形扁平无引脚封装芯片通过加热而固定于所述基板的焊垫上。
5.根据权利要求1所述的用于多列方形扁平无引脚封装芯片的预上锡方法，其特征在于，在所述多列方形扁平无引脚封装芯片的至少一焊垫上使用锡膏的步骤更包含：
将所述多列方形扁平无引脚封装芯片放置于载具上；以及
通过印刷机在所述多列方形扁平无引脚封装芯片的所述至少一焊垫上使用锡膏。
6.根据权利要求5所述的用于多列方形扁平无引脚封装芯片的预上锡方法，其特征在于，对所述多列方形扁平无引脚封装芯片进行加热的步骤更包含：
将所述多列方形扁平无引脚封装芯片以及所述载具在回焊炉里以预定温度同时加热，其中，所述预定温度比正常上锡温度高。
7.根据权利要求1所述的用于多列方形扁平无引脚封装芯片的预上锡方法，其特征在于，在所述多列方形扁平无引脚封装芯片的至少一焊垫上使用锡膏的步骤更包含：
将所述多列方形扁平无引脚封装芯片放置于JIG载具上；
使用钢网覆盖所述多列方形扁平无引脚封装芯片；以及
通过所述钢网在所述多列方形扁平无引脚封装芯片的所述至少一焊垫上使用锡膏。
8.根据权利要求7所述的用于多列方形扁平无引脚封装芯片的预上锡方法，其特征在于，对所述多列方形扁平无引脚封装芯片进行加热的步骤更包含：
将所述多列方形扁平无引脚封装芯片从所述JIG载具上移除；以及
烘烤所述多列方形扁平无引脚封装芯片。
9.一种用于将多列方形扁平无引脚封装芯片固定在基板上的返修方法，包含：
通过在所述多列方形扁平无引脚封装芯片的至少一焊垫上使用锡膏来准备预上锡的多列方形扁平无引脚封装芯片，以及加热所述多列方形扁平无引脚封装芯片上的锡膏以形成固态锡，其中所述多列方形扁平无引脚封装芯片将要被固定于所述基板上；
将所述预上锡的多列方形扁平无引脚封装芯片放置于所述基板上，通过所述预上锡的多列方形扁平无引脚封装芯片的固态锡使得所述预上锡的多列方形扁平无引脚封装芯片的至少一焊垫与所述基板的至少一焊垫接触；以及
加热所放置的所述预上锡的多列方形扁平无引脚封装芯片，以将所述预上锡的多列方形扁平无引脚封装芯片固定于所述基板上。
10.根据权利要求9所述的用于将多列方形扁平无引脚封装芯片固定在基板上返修方法，其特征在于，在准备所述预上锡的多列方形扁平无引脚封装芯片的步骤之前更包含：
在所述多列方形扁平无引脚封装芯片上涂助焊剂，并对所述多列方形扁平无引脚封装芯片加热；以及
将所述多列方形扁平无引脚封装芯片从所述基板上移除。
11.根据权利要求9所述的用于将多列方形扁平无引脚封装芯片固定在基板上返修方法，其特征在于，更包含：
在将所述预上锡的多列方形扁平无引脚封装芯片放置于所述基板之前，在所述基板的至少一焊垫上涂助焊剂。
12.根据权利要求9所述的用于将多列方形扁平无引脚封装芯片固定在基板上返修方法，其特征在于，在将所述预上锡的多列方形扁平无引脚封装芯片放置于所述基板的步骤前，更包含：
清洗所述基板的所述至少一焊垫以移除残留物。
13.根据权利要求9所述的用于将多列方形扁平无引脚封装芯片固定在基板上返修方法，其特征在于，使用于所述预上锡的多列方形扁平无引脚封装芯片的所述至少一焊垫上的锡膏变成固态锡。
14.根据权利要求9所述的用于将多列方形扁平无引脚封装芯片固定在基板上返修方法，其特征在于，准备所述预上锡的多列方形扁平无引脚封装芯片的步骤更包含：
在所述多列方形扁平无引脚封装芯片的所述至少一焊垫上使用锡膏；以及
对所述多列方形扁平无引脚封装芯片进行加热，使所述多列方形扁平无引脚封装芯片的所述至少一焊垫上的锡膏变成固态锡。
15.根据权利要求14所述的用于将多列方形扁平无引脚封装芯片固定在基板上返修方法，其特征在于，准备所述预上锡的多列方形扁平无引脚封装芯片的步骤更包含：
对所述多列方形扁平无引脚封装芯片进行去湿；以及
清洗所述多列方形扁平无引脚封装芯片，以使在将所述多列方形扁平无引脚封装芯片的至少一焊垫上使用锡膏之前，移除所述多列方形扁平无引脚封装芯片的至少一焊垫上的残留物。
16.根据权利要求14所述的用于将多列方形扁平无引脚封装芯片固定在基板上返修方法，其特征在于，在所述多列方形扁平无引脚封装芯片的至少一焊垫上使用锡膏的步骤更包含：
将所述多列方形扁平无引脚封装芯片放置于载具上；以及
通过印刷机在所述多列方形扁平无引脚封装芯片的所述至少一焊垫上使用锡膏。
17.根据权利要求16所述的用于将多列方形扁平无引脚封装芯片固定在基板上返修方法，其特征在于，对所述多列方形扁平无引脚封装芯片进行加热的步骤更包含：
将所述多列方形扁平无引脚封装芯片以及所述载具在回焊炉里以预定温度同时加热，其中，所述预定温度比正常上锡温度高。
18.根据权利要求14所述的用于将多列方形扁平无引脚封装芯片固定在基板上预上锡方法，其特征在于，在所述多列方形扁平无引脚封装芯片的至少一焊垫上使用锡膏的步骤更包含：
将所述多列方形扁平无引脚封装芯片放置于JIG载具上；
使用钢网覆盖所述多列方形扁平无引脚封装芯片；以及
通过所述钢网在所述多列方形扁平无引脚封装芯片的所述至少一焊垫上使用锡膏。
19.根据权利要求18所述的用于将多列方形扁平无引脚封装芯片固定在基板上返修方法，其特征在于，对所述多列方形扁平无引脚封装芯片进行加热的步骤更包含：
将所述多列方形扁平无引脚封装芯片从所述JIG载具上移除；以及
烘烤所述多列方形扁平无引脚封装芯片。
20.根据权利要求10所述的用于将多列方形扁平无引脚封装芯片固定在基板上返修方法，其特征在于，更包含：
在将所述多列方形扁平无引脚封装芯片移除之前加热所述基板至预定温度。
CN2010800032407A 2010-07-20 2010-07-20 用于多列方形扁平无引脚芯片的预上锡方法以及返修方法 Pending CN102202827A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2010/075285 WO2012009848A1 (en) 2010-07-20 2010-07-20 Pre-solder method and rework method for multi-row qfn chip

Publications (1)

Publication Number Publication Date
CN102202827A true CN102202827A (zh) 2011-09-28

Family

ID=44662766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800032407A Pending CN102202827A (zh) 2010-07-20 2010-07-20 用于多列方形扁平无引脚芯片的预上锡方法以及返修方法

Country Status (3)

Country Link
US (1) US20120018498A1 (zh)
CN (1) CN102202827A (zh)
WO (1) WO2012009848A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856216A (zh) * 2012-09-14 2013-01-02 杰群电子科技（东莞）有限公司 一种方形扁平无引脚封装焊片的方法
CN102881600A (zh) * 2012-09-18 2013-01-16 奈电软性科技电子(珠海)有限公司 Qfn封装返拆工艺
CN109128420A (zh) * 2018-08-29 2019-01-04 西安中科麦特电子技术设备有限公司 一种全自动返修拆焊方法
CN111390317A (zh) * 2020-04-02 2020-07-10 昆山联滔电子有限公司 线圈的双面沾锡及其焊接的方法及线圈和抽头
CN115156654A (zh) * 2021-11-15 2022-10-11 武汉帝尔激光科技股份有限公司 一种mini led芯片修复方法及装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599986A (zh) * 2014-12-12 2015-05-06 南通富士通微电子股份有限公司 倒装焊中虚焊产品的返工方法
CN104735922A (zh) * 2015-03-19 2015-06-24 广东小天才科技有限公司 一种电路板的焊接方法
US9646853B1 (en) 2015-10-15 2017-05-09 Freescale Semiconductor, Inc. IC device having patterned, non-conductive substrate
US9947612B2 (en) 2015-12-03 2018-04-17 Stmicroelectronics, Inc. Semiconductor device with frame having arms and related methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412842A (zh) * 2001-10-16 2003-04-23 新光电气工业株式会社 引线框架以及利用该引线框架制造半导体装置的方法
CN1655343A (zh) * 2004-02-10 2005-08-17 全懋精密科技股份有限公司 半导体封装基板的预焊锡结构及其制法
CN1705089A (zh) * 2004-05-26 2005-12-07 华为技术有限公司 一种无引脚封装类器件的返修方法
CN1867228A (zh) * 2005-12-20 2006-11-22 华为技术有限公司 一种电路板元件的焊接方法
CN1980531A (zh) * 2005-11-30 2007-06-13 全懋精密科技股份有限公司 电路板导电凸块结构及其制法
CN101090080A (zh) * 2006-06-13 2007-12-19 日月光半导体制造股份有限公司 多芯片堆叠的封装方法及其封装结构
US20080047737A1 (en) * 2006-07-28 2008-02-28 Dai Nippon Printing Co., Ltd. Multilayered printed wiring board and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760337A (en) * 1996-12-16 1998-06-02 Shell Oil Company Thermally reworkable binders for flip-chip devices
US6569248B1 (en) * 2000-09-11 2003-05-27 Allen David Hertz Apparatus for selectively applying solder mask
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP5259978B2 (ja) * 2006-10-04 2013-08-07 ローム株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412842A (zh) * 2001-10-16 2003-04-23 新光电气工业株式会社 引线框架以及利用该引线框架制造半导体装置的方法
CN1655343A (zh) * 2004-02-10 2005-08-17 全懋精密科技股份有限公司 半导体封装基板的预焊锡结构及其制法
CN1705089A (zh) * 2004-05-26 2005-12-07 华为技术有限公司 一种无引脚封装类器件的返修方法
CN1980531A (zh) * 2005-11-30 2007-06-13 全懋精密科技股份有限公司 电路板导电凸块结构及其制法
CN1867228A (zh) * 2005-12-20 2006-11-22 华为技术有限公司 一种电路板元件的焊接方法
CN101090080A (zh) * 2006-06-13 2007-12-19 日月光半导体制造股份有限公司 多芯片堆叠的封装方法及其封装结构
US20080047737A1 (en) * 2006-07-28 2008-02-28 Dai Nippon Printing Co., Ltd. Multilayered printed wiring board and method for manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856216A (zh) * 2012-09-14 2013-01-02 杰群电子科技（东莞）有限公司 一种方形扁平无引脚封装焊片的方法
CN102856216B (zh) * 2012-09-14 2015-01-07 杰群电子科技（东莞）有限公司 一种方形扁平无引脚封装焊片的方法
CN102881600A (zh) * 2012-09-18 2013-01-16 奈电软性科技电子(珠海)有限公司 Qfn封装返拆工艺
CN102881600B (zh) * 2012-09-18 2015-08-26 奈电软性科技电子(珠海)有限公司 Qfn封装返拆工艺
CN109128420A (zh) * 2018-08-29 2019-01-04 西安中科麦特电子技术设备有限公司 一种全自动返修拆焊方法
CN109128420B (zh) * 2018-08-29 2021-03-02 西安中科麦特电子技术设备有限公司 一种全自动返修拆焊方法
CN111390317A (zh) * 2020-04-02 2020-07-10 昆山联滔电子有限公司 线圈的双面沾锡及其焊接的方法及线圈和抽头
CN115156654A (zh) * 2021-11-15 2022-10-11 武汉帝尔激光科技股份有限公司 一种mini led芯片修复方法及装置
CN115156654B (zh) * 2021-11-15 2024-06-28 武汉帝尔激光科技股份有限公司 一种mini led芯片修复方法及装置

Also Published As

Publication number Publication date
WO2012009848A1 (en) 2012-01-26
US20120018498A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
CN102202827A (zh) 用于多列方形扁平无引脚芯片的预上锡方法以及返修方法
JP4970292B2 (ja) 電子部品のリペア方法、リペア装置および配線板ユニット
JPH0563029A (ja) 半導体素子
CN110268220B (zh) 基板检查装置、基板检查方法以及基板的制造方法
JPH10303473A (ja) 多段電子冷却装置及びその製造方法
KR101014756B1 (ko) 전자 장치 및 전자 부품 실장 방법
KR100919931B1 (ko) 레이저 솔더링 장치 및 방법과 이를 이용한 전력용 반도체모듈의 제조방법
CN101623786B (zh) 软钎焊方法及软钎焊装置
CN102192912B (zh) 焊接印刷检查装置和焊接印刷系统
JP2011044512A (ja) 半導体部品
CN105513977B (zh) 一种智能功率模块及其封装方法
JP2006339174A (ja) 半導体装置
JP2007243118A (ja) 半導体装置
US20070278673A1 (en) Repaired structure of circuit board having pre-soldering bump and methods for repairing the same
JP2005158883A (ja) 回路基板
CN104600047B (zh) 功率模块及其封装方法
JP2006294657A (ja) 半導体レーザ装置の製造方法およびリードカット方法とリードカット用金型
JP2006108589A (ja) 金属ケース付き電子部品の製造方法および製造装置
JPH0983128A (ja) 半導体モジュールの接合構造
CN110933859A (zh) 一种通过bga转接电路板纠正bga设计的方法
JP2007095976A (ja) 半導体装置のリワーク方法
JP2822496B2 (ja) プリント配線板へのリードピンの半田付け方法
CN217239403U (zh) 一种用于bga焊盘的植球治具
JP2003031614A (ja) 半導体デバイス、半導体モジュール及びこれらの実装方法
JP2009076812A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110928