JP2009076812A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009076812A
JP2009076812A JP2007246614A JP2007246614A JP2009076812A JP 2009076812 A JP2009076812 A JP 2009076812A JP 2007246614 A JP2007246614 A JP 2007246614A JP 2007246614 A JP2007246614 A JP 2007246614A JP 2009076812 A JP2009076812 A JP 2009076812A
Authority
JP
Japan
Prior art keywords
bga
wiring board
soldering material
printed
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007246614A
Other languages
English (en)
Inventor
Atsuhito Hikita
篤人 疋田
Tadanori Tomiyama
忠誉 冨山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzuka Fuji Xerox Manufacturing Co Ltd
Original Assignee
Suzuka Fuji Xerox Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzuka Fuji Xerox Manufacturing Co Ltd filed Critical Suzuka Fuji Xerox Manufacturing Co Ltd
Priority to JP2007246614A priority Critical patent/JP2009076812A/ja
Publication of JP2009076812A publication Critical patent/JP2009076812A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】リフロー加熱時における熱によってプリント配線基板面に反りが生じても半田クラックや回路パターンのパターン剥がれ、ＢＧＡの角部の半田ブリッジ（短絡不良）の発生を防止する方法を提供する。
【解決手段】ＢＧＡ９を実装するプリント配線基板１１において、半導体装置をプリント配線基板１１に実装時に印刷する半田付け用材料１３を、半導体装置の中心から外側に向かって前記半田付け用材料１３の量が少なくなるように印刷し実装することにより、リフロー加熱時に発生するＢＧＡ９およびプリント配線基板１１の反りが発生しても、半田接続不良を防止することができる。
【選択図】図１

Description

本発明は、プリント配線基板に電子部品を実装する、半導体装置の製造方法に関するものである。
近年、電子部品は、低電力で動作するＭＯＳ型トランジスタからなるＣＭＯＳ、あるいはこのＣＭＯＳを主要部に用いたＢｉＣＭＯＳなどで構成されるのが主流になってきているが、高集積化や小型化が急速に進むとともに表面実装型のものが主流となってきている。表面実装型の電子部品として、ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）やＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）が挙げられる。
一般的なＢＧＡの構造を図２に示す。このＢＧＡ９は、多層配線２を有する多層配線基板１と、多層配線基板１の表面に形成された配線パタ−ン３と、多層配線基板１上に設けられたＬＳＩチップ４と、ＬＳＩチップ４の電極（図示せず）と配線パタ−ン３を接続するボンディングワイヤ５と、ＬＳＩチップ４およびその周囲を封止するモ−ルド樹脂６と、多層配線基板１の底面に形成された複数の半田ボ−ル７から構成されている。半田ボ−ル７は多層配線基板１の底面に設けられたボ−ル形成ランド８の上に、半田ペ−スト印刷法やボ−ル振込法等により形成される。
モールド樹脂６は、ＬＳＩチップ４の全体を封止し、かつ、配線パターン３とＬＳＩチップ４の電極の間を接続するボンディングワイヤ５を保護するもので、多層配線基板１の片面（ＬＳＩチップ４側）のみに施されている。
このような構成を有するＢＧＡ９は、図３に示すように、その底面の半田ボ−ル７を用いて、プリント基板配線１１に実装される。半田ボ−ル７をプリント配線基板１１のパッド１０に接触し、加熱することにより、このパッド１０とＬＳＩチップ４（図示せず）とが接続される。
特開平７−３０７４１０号公報 特開平８−１２５０６２号公報 特開平１０−１０７１７６号公報
しかしながら、上記のようなＢＧＡを用いた場合、以下のような問題点がある。すなわち、ＢＧＡ９は片側のみを樹脂封止する構造であるために、モールド樹脂６と多層配線基板１との熱膨張係数の違いなどによりリフロー加熱時に反りが発生する。
また、上記と同様にＢＧＡ９を実装するプリント基板１１側でも部品の重さや表裏の温度差などによりプリント配線基板１１側にも反りが発生する。
例えば、リフロー加熱時におけるＢＧＡおよびプリント配線基板１１の反り挙動の平坦度解析（コプラナリティ）をした結果を図５に示す。これによると、リフローのピーク温度(２４５℃)近辺のＢＧＡの反りは、ＢＧＡの四角が極端に下がり、中心部が浮く挙動が見られることがわかる。
このようなリフロー加熱時における熱によってＢＧＡに反りが生ずると、図４に示すように、プリント配線基板１１の表面に実装するＢＧＡ９の中心部には、半田ボール７とパッド１０の間に隙間１２が生じるので、半田クラックやパッド剥がれが発生する。また、ＢＧＡ９の四角の部分（角部）が極端に下がる状態、つまりプリント配線基板面側ヘ向かって反る状態となった場合、角部は半田ブリッジ（短絡不良）が発生するという問題が生ずる。
かかる問題を解決するため、従来はＢＧＡの半田ボールの大きさや、プリント配線基板のパッドの大きさを変更する等の対策を行っている。しかし、部品や製造のコストアップになるという問題が生じる。
本発明は、前記した全ての問題点に鑑みてなされたものであり、複数の半田ボールを有する電子部品をプリント配線基板に実装する半導体装置の製造方法において、前記半田ボールを接続する前記プリント配線基板の複数のパッドに、半田付け用材料を、中心から外側に向かって該半田付け用材料の量が少なくなるように印刷することにより、リフロー加熱時に発生するＢＧＡおよびプリント配線基板の反りが発生しても、半田接続不良を防止することができる。
本発明は、プリント配線基板に電子部品を実装する、半導体装置の製造方法に関するものである。
本発明のプリント配線基板に実装する電子部品は、従来より一般的に使用する表面実装型のものであり、その代表的なものとして、ＢＧＡが挙げられる。
前記電子部品であるＢＧＡをプリント配線基板に実装する時には、あらかじめプリント配線基板のパッドには、ＢＧＡの底面に形成された複数の半田ボ−ルを接続するための半田付け用材料が、スクリーン印刷装置等を用いて印刷されている。
通常、リフロー加熱にてＢＧＡをプリント配線基板に接続する時に発生する熱により、ＢＧＡは反りが生じる。この反りにより、ＢＧＡの中心部において、ＢＧＡとプリント配線基板の間には、隙間が生じる。これにより半田未接続や半田クラック、パッド剥がれによる問題が生じる。
さらに、リフロー加熱にてＢＧＡを実装する時に発生するＢＧＡの反りにより、ＢＧＡの四角が極端に下がる状態、つまりプリント基板面側ヘ向かって反る部分には、ＢＧＡやプリント配線基板によって、半田付け用材料および半田ボールが押しつぶされ、隣接するパッド同士が短絡する半田ブリッジが発生する。
前記したすべての問題点に鑑みて、ＢＧＡの中心部には、反りが生じても隙間を発生させない程度の半田付け用材料の量を決め、半田ボールと半田付け用材料が、加熱後から冷却固化するまで接触しているように、半田付け用材料をパッドおよび半田ボールに印刷する。
また、ＢＧＡの四角には、ＢＧＡやプリント配線基板によって、半田付け用材料および半田ボールが押しつぶされても、半田ブリッジが発生しない程度の半田付け用材料の量を決め、半田付け用材料をパッドおよび半田ボールに印刷する。
つまり、リフロー加熱によるＢＧＡの反りに応じた半田付け用材料を印刷するのである。具体的には、ＢＧＡの中心から外側に向かって前記半田付け用材料の量が少なくなるように印刷し、前記パッドに前記半田ボールを接触させた後、加熱することで、リフロー加熱時に発生するＢＧＡおよびプリント配線基板の反りが発生しても、半田接続不良を防止することができる。
前記半田付け用材料は、ＢＧＡの中心から外側に向かって同心円状に印刷しても良い。
前記半田付け用材料は、前記半田ボール側に印刷しても良い。
本発明は、リフロー加熱時に発生するＢＧＡおよびプリント配線基板の反りが発生しても、半田接続不良を防止することができるという効果を奏する。
図１〜図３を用いて、本発明を詳細に説明する。
図１に本発明に係る複数の半田ボールを有する電子部品をプリント配線基板に実装する直前の半導体装置の一実施例を示す。なお、従来より一般的に使用されている表面実装型の電子部品であるＢＧＡの構成については、前記した説明により省略する（図２〜３参照）。
図１に示すように、ＢＧＡ９をプリント配線基板１１に実装する時には、あらかじめプリント配線基板１１のパッド１０には、ＢＧＡの底面に形成された複数の半田ボ−ル７を接続するための半田付け用材料１３が印刷されている。
この前記半田付け用材料１３は、図１に示すように、ＢＧＡ９の中心部に対応するプリント配線基板１１のパッド１０が最も多く、前記中心部から外側に向かって前記半田付け用材料の量が徐々に少なくなるように印刷されている。
リフロー加熱にてＢＧＡ９をプリント配線基板１１に実装する時に発生する熱により、ＢＧＡ９は浮いたような反りが生じる。この反りにより、前記したような外側に向かって半田付け用材料の量を変える印刷をしなかった場合、ＢＧＡ９の中心部とプリント配線基板１１の間に隙間１２が生じる。これにより半田未接続や半田クラック、パッド剥がれによる問題が生じる。
さらに、リフロー加熱にてＢＧＡ９を実装する時に発生するＢＧＡ９の反りにより、ＢＧＡ９の四角が極端に下がる状態、つまりプリント基板１１面側ヘ向かって反る部分には、ＢＧＡ９やプリント配線基板によって、半田付け用材料１３および半田ボール７が押しつぶされ、隣接するパッド１０同士が短絡する半田ブリッジが発生する。
前記したすべての問題点を鑑みて、図１に示すように、ＢＧＡ９を実装するために印刷する半田付け用材料１３を、ＢＧＡの中心部には、反りが生じても隙間１２を発生させない程度の半田付け用材料１３の量を決め、パッド１０および半田ボール７に、半田付け用材料１３の量を増やしてパッド１０に印刷するのである。
また、ＢＧＡの四角には、ＢＧＡ９やプリント配線基板１１によって、半田付け用材料１３および半田ボール７が押しつぶされても、半田ブリッジが発生しない程度の半田付け用材料１３の量を決め、半田付け用材料１３を減らしてパッド１０に印刷する。
以上より、リフロー加熱にて生ずるＢＧＡの反りに対応した半田付け用材料を印刷する、つまり、ＢＧＡの中心部から外側に向かって前記半田付け用材料の量が少なくなるように印刷することで、リフロー加熱時に発生するＢＧＡおよびプリント配線基板の反りが発生しても、半田接続不良を防止することができる。
前記した実施例は、説明のために例示したものであって、本発明としてはそれらに限定されるものではなく、特許請求の範囲、発明の詳細な説明および図面の記載から当業者が認識することができる本発明の技術的思想に反しない限り、変更および付加が可能である。
例えば、前記半田付け用材料は、ＢＧＡの中心から外側に向かって同心円状に印刷しても良い。
また、前記半田付け用材料は、半導体装置に実装する半田ボールに印刷しても良い。
また、前記回路パタ−ンに印刷する半田付け用材料の量を、プリント配線基板の設計時に、ＢＧＡをリフロー加熱にて実装した場合のシミュレーションし算出した反り量より、予め印刷する半田付け用材料の量を決めてから、回路パタ−ンに印刷する方法を使用しても良い。これにより、さらに高品質なプリント配線基板に電子部品の実装が可能である。
本発明に係るＢＧＡをプリント配線基板に実装する前の断面図である。（実施例１） 従来のＢＧＡの構造を表した断面図である。 従来のＢＧＡをプリント配線基板に実装した断面図である。 従来のＢＧＡをプリント配線基板に実装した断面図である。 リフロー加熱時におけるＢＧＡおよびプリント基板が反り挙動の平坦度解析（コプラナリティ）の図である。
符号の説明
１ 多層配線基板
２ 多層配線
３ 配線パタ−ン
４ ＬＳＩチップ
５ ボンディングワイヤ
６ モールド樹脂
７ 半田ボ−ル
８ ボ−ル形成ランド
９ ＢＧＡ
１０ パッド
１１ プリント配線基板
１２ 隙間
１３ 半田付け用材料

Claims (3)

  1. 複数の半田ボールを有する電子部品をプリント配線基板に実装する半導体装置の製造方法において、
    該半田ボールを接続する該プリント配線基板の複数のパッドに、半田付け用材料を、中心から外側に向かって該半田付け用材料の量が少なくなるように印刷し、
    該回路パターンに該半田ボールを接触させた後、加熱することを特徴とする半導体装置の製造方法
  2. 前記半田付け用材料を、中心から外側に向かって同心円状に印刷した請求項１に記載の半導体装置の製造方法
  3. 前記半田付け用材料の量を、半導体装置の実装時に発生する反り量に応じて変化させた請求項１または請求項２に記載の半導体装置の製造方法
JP2007246614A 2007-09-25 2007-09-25 半導体装置の製造方法 Pending JP2009076812A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007246614A JP2009076812A (ja) 2007-09-25 2007-09-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007246614A JP2009076812A (ja) 2007-09-25 2007-09-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009076812A true JP2009076812A (ja) 2009-04-09

Family

ID=40611473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007246614A Pending JP2009076812A (ja) 2007-09-25 2007-09-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009076812A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254888A (zh) * 2010-05-17 2011-11-23 富士通株式会社 印刷电路板单元制造方法及设备、电子部件及其制造方法
JP2018125346A (ja) * 2017-01-30 2018-08-09 三菱電機株式会社 回路基板装置および回路基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254888A (zh) * 2010-05-17 2011-11-23 富士通株式会社 印刷电路板单元制造方法及设备、电子部件及其制造方法
JP2018125346A (ja) * 2017-01-30 2018-08-09 三菱電機株式会社 回路基板装置および回路基板

Similar Documents

Publication Publication Date Title
US6864434B2 (en) Warpage-preventive circuit board and method for fabricating the same
JP4110189B2 (ja) 半導体パッケージ
JP2011044512A (ja) 半導体部品
TWI436712B (zh) 印刷電路板以及印刷電路板組合結構
JP2005129663A (ja) 多層配線基板
JP2009105209A (ja) 電子装置及びその製造方法
JP5017881B2 (ja) 半導体装置
JP2009076812A (ja) 半導体装置の製造方法
JPH11265967A (ja) Ｌｓｉ実装基板の構造及びその製造方法
JP2007012690A (ja) ボールグリッドアレイパッケージの実装構造
JP4825529B2 (ja) 半導体装置
JP2010177274A (ja) 電子部品実装基板及び電子部品実装基板の製造方法
US20080164610A1 (en) Substrate improving immobilization of ball pads for BGA packages
JP2006278771A (ja) 半導体装置及びその製造方法
JP2011061055A (ja) 半導体装置の製造方法
JP2006216842A (ja) メモリカードおよびプリント配線板
JP2008047825A (ja) 回路基板及びその製造方法、並びに半導体装置及びその製造方法
JP2003258153A (ja) 半導体パッケージの実装構造
JP2009231467A (ja) 基板ユニット，電子装置，及び基板ユニット製造方法
JPH11186454A (ja) Ｂｇａ型集積回路部品、その製造方法およびその実装方法
JP2006165088A (ja) ボールグリッドアレイ
JP2007109751A (ja) 半導体装置の実装構造及び実装方法
JPH11243156A (ja) 半導体装置
JP2009212355A (ja) プリント基板および電子回路モジュール
JP4821697B2 (ja) マザーボード実装用電子モジュール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100630