JPH11243156A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11243156A JPH11243156A JP4319998A JP4319998A JPH11243156A JP H11243156 A JPH11243156 A JP H11243156A JP 4319998 A JP4319998 A JP 4319998A JP 4319998 A JP4319998 A JP 4319998A JP H11243156 A JPH11243156 A JP H11243156A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- temperature
- bga package
- bumps
- solder balls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＢＧＡパッケージを、半田接続不良を低減
し、実装後の平坦性を確保するようにして実装基板に実
装した信頼性の向上した半導体装置を提供する。 【解決手段】 実装面に複数の半田付実装用のバンプ１
７を２次元的に配列したＢＧＡパッケージ１２を実装基
板１３に実装してなるもので、ＢＧＡパッケージ１２の
実装面と実装基板１３の間には、組成が６３Ｓｎ／３７
Ｐｂの共晶半田（融点：１８３℃）ボールで形成された
バンプ１７より融点が高い組成が５０Ｓｎ／５０Ｐｂの
高温半田（融点：２１２℃）でなる複数の高温半田ボー
ル２０が、略方形状に分布しているバンプ１７の方形状
の４隅角部分に相当する位置に設けて実装されている。
そして、この実装に際しては、ＢＧＡパッケージ１２の
所定位置にフラックスにより高温半田ボール２０を仮固
定し、バンプ１７の融点より高く高温半田ボール２０が
液相とならない温度で半田付けが行われている。
し、実装後の平坦性を確保するようにして実装基板に実
装した信頼性の向上した半導体装置を提供する。 【解決手段】 実装面に複数の半田付実装用のバンプ１
７を２次元的に配列したＢＧＡパッケージ１２を実装基
板１３に実装してなるもので、ＢＧＡパッケージ１２の
実装面と実装基板１３の間には、組成が６３Ｓｎ／３７
Ｐｂの共晶半田（融点：１８３℃）ボールで形成された
バンプ１７より融点が高い組成が５０Ｓｎ／５０Ｐｂの
高温半田（融点：２１２℃）でなる複数の高温半田ボー
ル２０が、略方形状に分布しているバンプ１７の方形状
の４隅角部分に相当する位置に設けて実装されている。
そして、この実装に際しては、ＢＧＡパッケージ１２の
所定位置にフラックスにより高温半田ボール２０を仮固
定し、バンプ１７の融点より高く高温半田ボール２０が
液相とならない温度で半田付けが行われている。
Description
【０００１】
【発明の属する技術分野】本発明は、略平板状に形成さ
れ、実装面側となる片面に２次元的に配列した複数の略
球状のバンプを有するＢＧＡ（ｂａｌｌ ｇｒｉｄ ａ
ｒｒａｙ）パッケージにより構成されると共に、各バン
プを実装基板のパッド等に半田付けすることにより実装
した半導体装置に関する。
れ、実装面側となる片面に２次元的に配列した複数の略
球状のバンプを有するＢＧＡ（ｂａｌｌ ｇｒｉｄ ａ
ｒｒａｙ）パッケージにより構成されると共に、各バン
プを実装基板のパッド等に半田付けすることにより実装
した半導体装置に関する。
【０００２】
【従来の技術】従来、半導体装置の実装密度を高くする
ため、パッケージ寸法の小形化と実装用ピンの多数化が
図られ、種々の形態が実用化されてきている。その中の
一つの形態としてＢＧＡパッケージと称する、例えば２
００ピンを越える多ピン化を可能にしたパッケージを実
装基板に実装したものがある。これらはＢＧＡパッケー
ジの実装面側に複数の実装用ピンであるバンプを２次元
マトリックス状もしくは千鳥状に配設している。そして
ＢＧＡパッケージの実装基板への実装は、ＢＧＡパッケ
ージの実装面の複数の電極パッドにそれぞれ半田ボール
を固着して形成されたバンプを、実装基板に設けられた
対応する接続パッドの上に載せた状態でリフロー炉を通
し、バンプを接続パッドに半田付けすることにより行わ
れる。
ため、パッケージ寸法の小形化と実装用ピンの多数化が
図られ、種々の形態が実用化されてきている。その中の
一つの形態としてＢＧＡパッケージと称する、例えば２
００ピンを越える多ピン化を可能にしたパッケージを実
装基板に実装したものがある。これらはＢＧＡパッケー
ジの実装面側に複数の実装用ピンであるバンプを２次元
マトリックス状もしくは千鳥状に配設している。そして
ＢＧＡパッケージの実装基板への実装は、ＢＧＡパッケ
ージの実装面の複数の電極パッドにそれぞれ半田ボール
を固着して形成されたバンプを、実装基板に設けられた
対応する接続パッドの上に載せた状態でリフロー炉を通
し、バンプを接続パッドに半田付けすることにより行わ
れる。
【０００３】しかしながら上記の従来技術においては、
図５の断面図に示すように、ＢＧＡパッケージ１の共晶
半田ボールでなるバンプ２を、プリント配線板等の実装
基板３の対応する銅箔で形成された接続パッド４に載
せ、リフローによる半田付けにより固着し実装を行った
際に、例えば図５中において左側方向に下り傾斜となる
ように傾いた状態でＢＧＡパッケージ１が実装基板３に
実装されてしまうことになる。そして、場合に因っては
ＢＧＡパッケージ１の沈み込み側の隣接するバンプ２同
士がショート状態になったり、浮き上がり側でバンプ２
がオープン状態になってしてしまうなどの虞があり、こ
うした実装時の半田付部分における接続不良に基づき装
置全体の信頼性が低いものとなっていた。
図５の断面図に示すように、ＢＧＡパッケージ１の共晶
半田ボールでなるバンプ２を、プリント配線板等の実装
基板３の対応する銅箔で形成された接続パッド４に載
せ、リフローによる半田付けにより固着し実装を行った
際に、例えば図５中において左側方向に下り傾斜となる
ように傾いた状態でＢＧＡパッケージ１が実装基板３に
実装されてしまうことになる。そして、場合に因っては
ＢＧＡパッケージ１の沈み込み側の隣接するバンプ２同
士がショート状態になったり、浮き上がり側でバンプ２
がオープン状態になってしてしまうなどの虞があり、こ
うした実装時の半田付部分における接続不良に基づき装
置全体の信頼性が低いものとなっていた。
【０００４】すなわち、実装後のＢＧＡパッケージ１に
要求される平坦性、例えばパッケージ寸法により異なる
が要求される８０μｍ〜１５０μｍ以下の平坦性につい
ては、接続パッド４の上に載せられたバンプ２がリフロ
ー炉を通り、半田が溶解した時の半田自体の表面張力
（押し上げる力）だけで保つことになる。しかし、これ
は、（１）バンプ２の横径及び高さの寸法のバラツキ、
（２）リフロー時の温度のバラツキによる半田溶解度
差、（３）ＢＧＡパッケージ１自体の重量分布のアンバ
ランス、（４）実装基板３の有する反り、（５）リフロ
ー工程まで搬送する際の振動などの原因によって、ＢＧ
Ａパッケージ１が傾き、必ずしも要求される平坦性を満
たす状態で実装されるとは限らない。
要求される平坦性、例えばパッケージ寸法により異なる
が要求される８０μｍ〜１５０μｍ以下の平坦性につい
ては、接続パッド４の上に載せられたバンプ２がリフロ
ー炉を通り、半田が溶解した時の半田自体の表面張力
（押し上げる力）だけで保つことになる。しかし、これ
は、（１）バンプ２の横径及び高さの寸法のバラツキ、
（２）リフロー時の温度のバラツキによる半田溶解度
差、（３）ＢＧＡパッケージ１自体の重量分布のアンバ
ランス、（４）実装基板３の有する反り、（５）リフロ
ー工程まで搬送する際の振動などの原因によって、ＢＧ
Ａパッケージ１が傾き、必ずしも要求される平坦性を満
たす状態で実装されるとは限らない。
【０００５】
【発明が解決しようとする課題】上記のような状況に鑑
みて本発明はなされたもので、その目的とするところは
ＢＧＡパッケージを実装基板に実装するに際し、半田付
部分における接続不良を低減して実装後のＢＧＡパッケ
ージの平坦性を十分に確保すると共に、装置の信頼性を
向上させるようにした半導体装置を提供することにあ
る。
みて本発明はなされたもので、その目的とするところは
ＢＧＡパッケージを実装基板に実装するに際し、半田付
部分における接続不良を低減して実装後のＢＧＡパッケ
ージの平坦性を十分に確保すると共に、装置の信頼性を
向上させるようにした半導体装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
略平板状に形成され、実装面側に複数の半田付実装用の
バンプを２次元的に配列したＢＧＡパッケージを実装基
板に実装してなる半導体装置において、実装面には、共
晶半田ボールで形成されたバンプより融点が高い複数の
高温半田ボールが互いに離間する位置に設けられている
ことを特徴とするものであり、さらに、高温半田ボール
が、ＢＧＡパッケージの実装面のバンプよりも外側の位
置に配置されていることを特徴とするものであり、さら
に、バンプと高温半田ボールとがＢＧＡパッケージの実
装面に方形状に分布していると共に、高温半田ボールが
４隅角部分に配置されていることを特徴とするものであ
り、さらに、高温半田ボールの融点が、バンプの融点よ
りも１５度乃至４０度高い温度であることを特徴とする
ものであり、さらに、高温半田ボールは、ＢＧＡパッケ
ージを実装基板に実装する際、実装面の所定位置にフラ
ックスによって仮固定してから実装基板の固定位置に載
せ、半田付けされるものであることを特徴とするもので
あり、さらに、半田付け温度が、バンプの融点よりも高
い温度で、かつ高温半田ボールが液相とならない温度で
あることを特徴とするものである。
略平板状に形成され、実装面側に複数の半田付実装用の
バンプを２次元的に配列したＢＧＡパッケージを実装基
板に実装してなる半導体装置において、実装面には、共
晶半田ボールで形成されたバンプより融点が高い複数の
高温半田ボールが互いに離間する位置に設けられている
ことを特徴とするものであり、さらに、高温半田ボール
が、ＢＧＡパッケージの実装面のバンプよりも外側の位
置に配置されていることを特徴とするものであり、さら
に、バンプと高温半田ボールとがＢＧＡパッケージの実
装面に方形状に分布していると共に、高温半田ボールが
４隅角部分に配置されていることを特徴とするものであ
り、さらに、高温半田ボールの融点が、バンプの融点よ
りも１５度乃至４０度高い温度であることを特徴とする
ものであり、さらに、高温半田ボールは、ＢＧＡパッケ
ージを実装基板に実装する際、実装面の所定位置にフラ
ックスによって仮固定してから実装基板の固定位置に載
せ、半田付けされるものであることを特徴とするもので
あり、さらに、半田付け温度が、バンプの融点よりも高
い温度で、かつ高温半田ボールが液相とならない温度で
あることを特徴とするものである。
【０００７】
【発明の実施の形態】以下、本発明の一実施形態を図１
乃至図４を参照して説明する。図１は断面図であり、図
２は要部の断面図であり、図３は実装面側から見たＢＧ
Ａパッケージの概略の平面図であり、図４は高温半田ボ
ールの組成を示す図である。
乃至図４を参照して説明する。図１は断面図であり、図
２は要部の断面図であり、図３は実装面側から見たＢＧ
Ａパッケージの概略の平面図であり、図４は高温半田ボ
ールの組成を示す図である。
【０００８】図１乃至図４において、半導体装置１１
は、ＢＧＡパッケージ１２を実装基板１３上に実装する
ようにして構成されており、ＢＧＡパッケージ１２は、
合成樹脂製の方形状の配線基板１４の片面上に搭載され
たＬＳＩ（大規模集積回路）等の半導体チップ１５を、
エポキシ系樹脂で成形されたパッケージ１６で全体形状
が略方形平板状となるように封止することにより構成さ
れている。そしてパッケージ１６で封止しされたＢＧＡ
パッケージ１２は、その実装面側となっている配線基板
１４の他面に、実装用ピンである組成が６３Ｓｎ／３７
Ｐｂの複数の共晶半田ボールで形成された略球状のバン
プ１７が、銅箔で形成され略方形状に分布する電極パッ
ド１８の４隅角部分の電極パッド１８ａを除く残り全部
の電極パッド１８ｂに半田付けされ、２次元マトリック
ス状に配置されている。
は、ＢＧＡパッケージ１２を実装基板１３上に実装する
ようにして構成されており、ＢＧＡパッケージ１２は、
合成樹脂製の方形状の配線基板１４の片面上に搭載され
たＬＳＩ（大規模集積回路）等の半導体チップ１５を、
エポキシ系樹脂で成形されたパッケージ１６で全体形状
が略方形平板状となるように封止することにより構成さ
れている。そしてパッケージ１６で封止しされたＢＧＡ
パッケージ１２は、その実装面側となっている配線基板
１４の他面に、実装用ピンである組成が６３Ｓｎ／３７
Ｐｂの複数の共晶半田ボールで形成された略球状のバン
プ１７が、銅箔で形成され略方形状に分布する電極パッ
ド１８の４隅角部分の電極パッド１８ａを除く残り全部
の電極パッド１８ｂに半田付けされ、２次元マトリック
ス状に配置されている。
【０００９】一方、実装基板１３は、ＢＧＡパッケージ
１２の電極パッド１８に対応してＢＧＡパッケージ１２
を実装する実装面に、同じく銅箔で形成された接続パッ
ド１９が略方形状に分布するよう設けられている。そし
て、ＢＧＡパッケージ１２を実装基板１３上に実装した
状態では、ＢＧＡパッケージ１２の電極パッド１８ｂ
は、バンプ１７を実装基板１３の対応する接続パッド１
９に半田付けすることによって電気的に接続されてい
る。さらにＢＧＡパッケージ１２の方形分布の４隅角部
分に位置する電極パッド１８ａには、バンプ１７の高さ
と略同一寸法の直径でバンプ１７の６３Ｓｎ／３７Ｐｂ
の共晶半田よりも高融点の組成が５０Ｓｎ／５０Ｐｂの
高温半田ボール（融点：２１２℃）２０が固着され、ま
た同じ高温半田ボール２０が電極パッド１８ａに対応す
る実装基板１３の接続パッド１９にも固着された状態に
なっている。
１２の電極パッド１８に対応してＢＧＡパッケージ１２
を実装する実装面に、同じく銅箔で形成された接続パッ
ド１９が略方形状に分布するよう設けられている。そし
て、ＢＧＡパッケージ１２を実装基板１３上に実装した
状態では、ＢＧＡパッケージ１２の電極パッド１８ｂ
は、バンプ１７を実装基板１３の対応する接続パッド１
９に半田付けすることによって電気的に接続されてい
る。さらにＢＧＡパッケージ１２の方形分布の４隅角部
分に位置する電極パッド１８ａには、バンプ１７の高さ
と略同一寸法の直径でバンプ１７の６３Ｓｎ／３７Ｐｂ
の共晶半田よりも高融点の組成が５０Ｓｎ／５０Ｐｂの
高温半田ボール（融点：２１２℃）２０が固着され、ま
た同じ高温半田ボール２０が電極パッド１８ａに対応す
る実装基板１３の接続パッド１９にも固着された状態に
なっている。
【００１０】また、こうしたＢＧＡパッケージ１２の実
装基板１３への実装は、次のようにして行われる。先
ず、実装面側に６３Ｓｎ／３７Ｐｂの共晶半田でなるバ
ンプ１７が備えられているＢＧＡパッケージ１２の４隅
角部分の電極パッド１８ａに、表面に松やにやこれを主
成分とするフラックスを供給する。この電極パッド１８
ａ面上に供給されたフラックスは、例えば通常使用され
る場合の粘度に比較して約１／１０（粘性２００ＰＳ前
後）の低粘度に調整されたものとしてある。次に、フラ
ックスが供給された電極パッド１８ａ面上に、フラック
スによる粘着効果で高温半田ボール２０を仮固定する。
装基板１３への実装は、次のようにして行われる。先
ず、実装面側に６３Ｓｎ／３７Ｐｂの共晶半田でなるバ
ンプ１７が備えられているＢＧＡパッケージ１２の４隅
角部分の電極パッド１８ａに、表面に松やにやこれを主
成分とするフラックスを供給する。この電極パッド１８
ａ面上に供給されたフラックスは、例えば通常使用され
る場合の粘度に比較して約１／１０（粘性２００ＰＳ前
後）の低粘度に調整されたものとしてある。次に、フラ
ックスが供給された電極パッド１８ａ面上に、フラック
スによる粘着効果で高温半田ボール２０を仮固定する。
【００１１】続いて、高温半田ボール２０が仮固定され
ているＢＧＡパッケージ１２を、バンプ１７および高温
半田ボール２０が実装基板１３の対応する接続パッド１
９上に載せる。その後、図示しないリフロー炉に通し、
フラックス効果（清浄作用／再酸化防止／表面張力低
下）を利用しながら各接続パッド１９にバンプ１７を半
田付けすると共に、高温半田ボール２０も対応する接続
パッド１９に固着する。そして、この半田付けを行う際
のリフロー温度を、バンプ１７を形成している６３Ｓｎ
／３７Ｐｂの共晶半田の融点である１８３℃よりも高い
温度で、この温度よりも１０度〜３０度程度高い温度の
５０Ｓｎ／５０Ｐｂの高温半田ボール２０が液相となら
ない、例えば約２００℃とする。
ているＢＧＡパッケージ１２を、バンプ１７および高温
半田ボール２０が実装基板１３の対応する接続パッド１
９上に載せる。その後、図示しないリフロー炉に通し、
フラックス効果（清浄作用／再酸化防止／表面張力低
下）を利用しながら各接続パッド１９にバンプ１７を半
田付けすると共に、高温半田ボール２０も対応する接続
パッド１９に固着する。そして、この半田付けを行う際
のリフロー温度を、バンプ１７を形成している６３Ｓｎ
／３７Ｐｂの共晶半田の融点である１８３℃よりも高い
温度で、この温度よりも１０度〜３０度程度高い温度の
５０Ｓｎ／５０Ｐｂの高温半田ボール２０が液相となら
ない、例えば約２００℃とする。
【００１２】このようなリフロー温度とすることで、こ
れら異組成の半田で形成されたバンプ１７と高温半田ボ
ール２０における溶解メカニズムは、先ず組成が６３Ｓ
ｎ／３７Ｐｂの共晶半田でなるバンプ１７では、その温
度が上昇しはじめて１８３℃となると溶解がはじまり、
溶解した共晶半田が液状となって接続パッド１９の表面
に拡がる。一方、５０Ｓｎ／５０Ｐｂの高温半田ボール
２０では、バンプ１７と同様に、その温度が上昇しはじ
め、１８３℃となった段階でも固相の状態のままであ
り、さらにリフロー温度である２００℃となった段階で
もまだ一部がゼリー状となった固相の状態のままであ
る。そして、この固相状態の高温半田ボール２０から
は、５０Ｓｎ／５０Ｐｂの半田中の鉛（Ｐｂ）が接続パ
ッド１９の表面に拡散する。この時、共晶半田でなるバ
ンプ１７は溶解するものの高温半田ボール２０は十分な
硬さを有した状態であるので、ＢＧＡパッケージ１２は
高温半田ボール２０によって支えられ、実装基板１３と
の間に所定寸法の間隔が確保される。
れら異組成の半田で形成されたバンプ１７と高温半田ボ
ール２０における溶解メカニズムは、先ず組成が６３Ｓ
ｎ／３７Ｐｂの共晶半田でなるバンプ１７では、その温
度が上昇しはじめて１８３℃となると溶解がはじまり、
溶解した共晶半田が液状となって接続パッド１９の表面
に拡がる。一方、５０Ｓｎ／５０Ｐｂの高温半田ボール
２０では、バンプ１７と同様に、その温度が上昇しはじ
め、１８３℃となった段階でも固相の状態のままであ
り、さらにリフロー温度である２００℃となった段階で
もまだ一部がゼリー状となった固相の状態のままであ
る。そして、この固相状態の高温半田ボール２０から
は、５０Ｓｎ／５０Ｐｂの半田中の鉛（Ｐｂ）が接続パ
ッド１９の表面に拡散する。この時、共晶半田でなるバ
ンプ１７は溶解するものの高温半田ボール２０は十分な
硬さを有した状態であるので、ＢＧＡパッケージ１２は
高温半田ボール２０によって支えられ、実装基板１３と
の間に所定寸法の間隔が確保される。
【００１３】その後、所定時間が経過してからリフロー
炉から出し、自然放熱により冷却して常温に戻す。これ
により接続パッド１９の表面に拡がっていた共晶半田が
正常なフィレットを形成するようにして固化し、バンプ
１７が接続パッド１９に半田付けされて両者が電気的に
接続される。また高温半田ボール２０は電極パッド１８
ａと接続パッド１９とに固着される。さらにＢＧＡパッ
ケージ１２と実装基板１３との間には所定寸法の間隔が
確保され、ＢＧＡパッケージ１２は傾くことなく実装基
板１３に実装されることになって、ＢＧＡパッケージ１
２と実装基板１３との間隔が一部で非常に小さくなって
隣接するバンプ１７同士がショート状態になったり、逆
に間隔が広がりバンプ１７がオープン状態になったりす
ることがなくなる。
炉から出し、自然放熱により冷却して常温に戻す。これ
により接続パッド１９の表面に拡がっていた共晶半田が
正常なフィレットを形成するようにして固化し、バンプ
１７が接続パッド１９に半田付けされて両者が電気的に
接続される。また高温半田ボール２０は電極パッド１８
ａと接続パッド１９とに固着される。さらにＢＧＡパッ
ケージ１２と実装基板１３との間には所定寸法の間隔が
確保され、ＢＧＡパッケージ１２は傾くことなく実装基
板１３に実装されることになって、ＢＧＡパッケージ１
２と実装基板１３との間隔が一部で非常に小さくなって
隣接するバンプ１７同士がショート状態になったり、逆
に間隔が広がりバンプ１７がオープン状態になったりす
ることがなくなる。
【００１４】この結果、バンプ１７と接続パッド１９と
の半田付部分の接続不良が低減し、実装基板１３への実
装後のＢＧＡパッケージ１２の平坦性が十分に確保さ
れ、半導体装置１１の信頼性が向上したものとなる。
の半田付部分の接続不良が低減し、実装基板１３への実
装後のＢＧＡパッケージ１２の平坦性が十分に確保さ
れ、半導体装置１１の信頼性が向上したものとなる。
【００１５】なお、上記の実施形態では高温半田ボール
２０をバンプ１７より外側となる４隅角部分に配置した
が、図示しないが高温半田ボール２０を、分布配置され
たバンプ１７の外側を全部もしくは一部取り囲むように
配置したり、あるいは分布配置されたバンプ１７の分布
内に混在させるようにしてもよい。また、高温半田ボー
ル２０として５０Ｓｎ／５０Ｐｂの組成を有する半田を
用いたが、バンプ１７を形成している６３Ｓｎ／３７Ｐ
ｂの共晶半田の融点（１８３℃）よりも融点が１５度乃
至４０度高い、例えば図４に示す第１の変形形態の組成
が５２Ｓｎ／４８Ｐｂの半田（融点：２１８℃）、第２
の変形形態の組成が９５Ｓｎ／５Ｐｂの半田（融点：２
２２℃）、第３の変形形態の組成が５５Ｓｎ／４５Ｐｂ
の半田（融点：２００℃）等を選定して高温半田ボール
を形成してもよい。
２０をバンプ１７より外側となる４隅角部分に配置した
が、図示しないが高温半田ボール２０を、分布配置され
たバンプ１７の外側を全部もしくは一部取り囲むように
配置したり、あるいは分布配置されたバンプ１７の分布
内に混在させるようにしてもよい。また、高温半田ボー
ル２０として５０Ｓｎ／５０Ｐｂの組成を有する半田を
用いたが、バンプ１７を形成している６３Ｓｎ／３７Ｐ
ｂの共晶半田の融点（１８３℃）よりも融点が１５度乃
至４０度高い、例えば図４に示す第１の変形形態の組成
が５２Ｓｎ／４８Ｐｂの半田（融点：２１８℃）、第２
の変形形態の組成が９５Ｓｎ／５Ｐｂの半田（融点：２
２２℃）、第３の変形形態の組成が５５Ｓｎ／４５Ｐｂ
の半田（融点：２００℃）等を選定して高温半田ボール
を形成してもよい。
【００１６】
【発明の効果】以上の説明から明らかなように、本発明
によれば、ＢＧＡパッケージの実装面と実装基板の間に
高温半田ボールを複数離間配置するようにしたので、実
装基板に実装する際のＢＧＡパッケージの傾きが防止で
き、半田付部分における接続不良が低減し、実装後のＢ
ＧＡパッケージの平坦性が十分に確保できると共に、装
置の信頼性が向上したものとなる等の効果を奏する。
によれば、ＢＧＡパッケージの実装面と実装基板の間に
高温半田ボールを複数離間配置するようにしたので、実
装基板に実装する際のＢＧＡパッケージの傾きが防止で
き、半田付部分における接続不良が低減し、実装後のＢ
ＧＡパッケージの平坦性が十分に確保できると共に、装
置の信頼性が向上したものとなる等の効果を奏する。
【図１】本発明の一実施形態を示す断面図である。
【図２】本発明の一実施形態の要部の断面図である。
【図３】本発明の一実施形態におけるＢＧＡパッケージ
の実装面側から見た概略の平面図である。
の実装面側から見た概略の平面図である。
【図４】本発明の一実施形態および変形形態における高
温半田ボールの組成を示す図である。
温半田ボールの組成を示す図である。
【図５】従来技術を示す断面図である。
１２…ＢＧＡパッケージ １３…実装基板 １４…配線基板 １７…バンプ １９…接続パッド ２０…高温半田ボール
Claims (6)
- 【請求項１】 略平板状に形成され、実装面側に複数の
半田付実装用のバンプを２次元的に配列したＢＧＡパッ
ケージを実装基板に実装してなる半導体装置において、
前記実装面には、共晶半田ボールで形成された前記バン
プより融点が高い複数の高温半田ボールが互いに離間す
る位置に設けられていることを特徴とする半導体装置。 - 【請求項２】 高温半田ボールが、ＢＧＡパッケージの
実装面のバンプよりも外側の位置に配置されていること
を特徴とする請求項１記載の半導体装置。 - 【請求項３】 バンプと高温半田ボールとがＢＧＡパッ
ケージの実装面に方形状に分布していると共に、前記高
温半田ボールが４隅角部分に配置されていることを特徴
とする請求項１記載の半導体装置。 - 【請求項４】 高温半田ボールの融点が、バンプの融点
よりも１５度乃至４０度高い温度であることを特徴とす
る請求項１記載の半導体装置。 - 【請求項５】 高温半田ボールは、ＢＧＡパッケージを
実装基板に実装する際、実装面の所定位置にフラックス
によって仮固定してから実装基板の固定位置に載せ、半
田付けされるものであることを特徴とする請求項１記載
の半導体装置。 - 【請求項６】 半田付け温度が、バンプの融点よりも高
い温度で、かつ高温半田ボールが液相とならない温度で
あることを特徴とする請求項５記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319998A JPH11243156A (ja) | 1998-02-25 | 1998-02-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319998A JPH11243156A (ja) | 1998-02-25 | 1998-02-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11243156A true JPH11243156A (ja) | 1999-09-07 |
Family
ID=12657271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4319998A Pending JPH11243156A (ja) | 1998-02-25 | 1998-02-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11243156A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6824041B2 (en) * | 2002-10-21 | 2004-11-30 | Agilent Technologies, Inc. | High temperature eutectic solder ball attach |
| US20100159645A1 (en) * | 1998-09-01 | 2010-06-24 | Sony Corporation | Semiconductor apparatus and process of production thereof |
| US9985008B2 (en) | 2016-04-28 | 2018-05-29 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor package |
-
1998
- 1998-02-25 JP JP4319998A patent/JPH11243156A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100159645A1 (en) * | 1998-09-01 | 2010-06-24 | Sony Corporation | Semiconductor apparatus and process of production thereof |
| US6824041B2 (en) * | 2002-10-21 | 2004-11-30 | Agilent Technologies, Inc. | High temperature eutectic solder ball attach |
| US9985008B2 (en) | 2016-04-28 | 2018-05-29 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8558378B2 (en) | Bump-on-lead flip chip interconnection | |
| US6824041B2 (en) | High temperature eutectic solder ball attach | |
| US6486411B2 (en) | Semiconductor module having solder bumps and solder portions with different materials and compositions and circuit substrate | |
| US6657124B2 (en) | Advanced electronic package | |
| US5956606A (en) | Method for bumping and packaging semiconductor die | |
| US20040232562A1 (en) | System and method for increasing bump pad height | |
| US20060255473A1 (en) | Flip chip interconnect solder mask | |
| JPH1154884A (ja) | 半導体装置の実装構造 | |
| US7901983B2 (en) | Bump-on-lead flip chip interconnection | |
| US20060043603A1 (en) | Low temperature PB-free processing for semiconductor devices | |
| US20060186519A1 (en) | Semiconductor device and unit equipped with the same | |
| US6600233B2 (en) | Integrated circuit package with surface mounted pins on an organic substrate | |
| JPH11111771A (ja) | 配線基板の接続方法、キャリア基板および配線基板 | |
| US6750552B1 (en) | Integrated circuit package with solder bumps | |
| JPH11243156A (ja) | 半導体装置 | |
| US7601612B1 (en) | Method for forming solder joints for a flip chip assembly | |
| JP2002076605A (ja) | 半導体モジュール及び半導体装置を接続した回路基板 | |
| JPH01256141A (ja) | 半田付け方法 | |
| JPH11186454A (ja) | Ｂｇａ型集積回路部品、その製造方法およびその実装方法 | |
| JP3175786B2 (ja) | フリップチップの実装方法 | |
| JP2004023045A (ja) | 両面実装方法およびチップ実装基板 | |
| US20080061433A1 (en) | Methods and substrates to connect an electrical member to a substrate to form a bonded structure | |
| JPH0945807A (ja) | 半導体装置 | |
| TWI418276B (zh) | 導電凸塊無翼部的封裝基板之製法 | |
| JPH11274356A (ja) | 表面実装型電子部品及びその実装方法 |