JPH01256141A - 半田付け方法 - Google Patents
半田付け方法Info
- Publication number
- JPH01256141A JPH01256141A JP8491188A JP8491188A JPH01256141A JP H01256141 A JPH01256141 A JP H01256141A JP 8491188 A JP8491188 A JP 8491188A JP 8491188 A JP8491188 A JP 8491188A JP H01256141 A JPH01256141 A JP H01256141A
- Authority
- JP
- Japan
- Prior art keywords
- flip chip
- melting point
- soldering
- bumps
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005476 soldering Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 5
- 238000002844 melting Methods 0.000 claims abstract description 37
- 230000008018 melting Effects 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 238000012360 testing method Methods 0.000 claims abstract description 24
- 238000010586 diagram Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- DGAHKUBUPHJKDE-UHFFFAOYSA-N indium lead Chemical compound [In].[Pb] DGAHKUBUPHJKDE-UHFFFAOYSA-N 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
バンプが形成されたフリップチップをテストボードの所
定のバンプに半田付けする半田付は方法に関し、 テストボードよりフリップチップを取り外した際、フリ
ップチップのバンプに変形が生じることのないようにす
ることを目的とし、 バンプの融点より低い融点の低融点金属層がパッドに設
けられ、加熱に際して該低融点金属層を溶融させるよう
に構成する。
定のバンプに半田付けする半田付は方法に関し、 テストボードよりフリップチップを取り外した際、フリ
ップチップのバンプに変形が生じることのないようにす
ることを目的とし、 バンプの融点より低い融点の低融点金属層がパッドに設
けられ、加熱に際して該低融点金属層を溶融させるよう
に構成する。
本発明はバンプが形成されたフリップチップをテストボ
ードの所定のバンプに半田付けする半田付は方法に関す
る。
ードの所定のバンプに半田付けする半田付は方法に関す
る。
電子機器の構成に用いられる集積回路を形成したチップ
は、高密度実装化を図るために、最近ではバンプを形成
したフリップチップが使用されるようになった。
は、高密度実装化を図るために、最近ではバンプを形成
したフリップチップが使用されるようになった。
また、このようなフリップチップは製造工程に於いて、
所定のテストボードに実装し、その電気特性のチエツク
が行われ、チエツク終了後、良品であれば所定の基板に
実装が行われる。
所定のテストボードに実装し、その電気特性のチエツク
が行われ、チエツク終了後、良品であれば所定の基板に
実装が行われる。
したがって、テストボードに対するフリップチップの実
装は、取り外しが容易に行われるように形成されること
が重要となる。
装は、取り外しが容易に行われるように形成されること
が重要となる。
従来は第４図の従来の説明図に示すように構成されてい
た。第４図の（ａ） （ｃ）は要部側面図、（ｂ）は側
面図である。
た。第４図の（ａ） （ｃ）は要部側面図、（ｂ）は側
面図である。
第４図の（ａ）に示すように、フリップチップ１に形成
されたバンプ２をテストボード４のパッド４に合致させ
、高温炉に挿入し、バンプ２を溶融させることでフリッ
プチップ１テストボード４の所定のパッド４に固着させ
ることが行われていた。
されたバンプ２をテストボード４のパッド４に合致させ
、高温炉に挿入し、バンプ２を溶融させることでフリッ
プチップ１テストボード４の所定のパッド４に固着させ
ることが行われていた。
また、（ｂ）に示すように、テストボード３のそれぞれ
のパッド４にはパターン配線３Ａが接続され、ビン３Ｂ
に電気導通が有するように形成されている。
のパッド４にはパターン配線３Ａが接続され、ビン３Ｂ
に電気導通が有するように形成されている。
したがって、テストボード３に実装されたフリップチッ
プ１には所定のビン３Ｂを介して電源を供給し、駆動さ
せ、冷却プレート１０によって冷却を行い、一方、所定
のビン３Ｂに測定器（図示されていない）を接続し、測
定器からの信号の入出力によってフリップチップ１の電
気特性のチエツクを行う。
プ１には所定のビン３Ｂを介して電源を供給し、駆動さ
せ、冷却プレート１０によって冷却を行い、一方、所定
のビン３Ｂに測定器（図示されていない）を接続し、測
定器からの信号の入出力によってフリップチップ１の電
気特性のチエツクを行う。
そこで、測定器による電気特性のチエツクが終了したフ
リップチップ１はテストボード３より取り外され、良品
と判別されたフリップチップ１は再度バンプ２による半
田付けで所定の基板に実装される。
リップチップ１はテストボード３より取り外され、良品
と判別されたフリップチップ１は再度バンプ２による半
田付けで所定の基板に実装される。
しかし、このようなテストボード３よりフリップチップ
１を取り外しした場合は第４図の（ｃ）に示すように、
溶融によってバンプ２の形状が所定の球状を維持するこ
とができなくなる。
１を取り外しした場合は第４図の（ｃ）に示すように、
溶融によってバンプ２の形状が所定の球状を維持するこ
とができなくなる。
したがって、チエツク終了後、再度、所定の基板に実装
する場合の半田付けに際して、バンプ２が変形している
ため、接続不良、または、隣接間の短絡などが生じ、確
実な半田付けが行えなくなる問題を有していた。
する場合の半田付けに際して、バンプ２が変形している
ため、接続不良、または、隣接間の短絡などが生じ、確
実な半田付けが行えなくなる問題を有していた。
そこで、本発明では、テストボードよりフリ。
ブチツブを取り外した際、フリップチップのバンプに変
形が生じることのないようにすることを目的とする。
形が生じることのないようにすることを目的とする。
第１図は本発明の原理説明図である。
第１図に示すように、バンプの融点より低い融点の低融
点金属層がパッドに設けられ、加熱に際して該低融点金
属層を溶融させるように構成する。
点金属層がパッドに設けられ、加熱に際して該低融点金
属層を溶融させるように構成する。
このように構成することによって前述の課題を解決する
ことができる。
ことができる。
即ち、フリップチップを半田付けすることで実装するテ
ストボードのパッドに低融点金属層を設け、フリップチ
ップのバンプを溶融させる温度；−りも低い温度によっ
て低融点金属層を溶融させるようにしたものである。
ストボードのパッドに低融点金属層を設け、フリップチ
ップのバンプを溶融させる温度；−りも低い温度によっ
て低融点金属層を溶融させるようにしたものである。
したがって、パッドとバンプとの半田付けを低融点金属
層の溶融によって行うことができるため、従来のような
バンプが変形されることがな（、再度基板に半田付けす
る場合は確実に行うことができ、半田付けの信幀性の向
上を図ることができる。
層の溶融によって行うことができるため、従来のような
バンプが変形されることがな（、再度基板に半田付けす
る場合は確実に行うことができ、半田付けの信幀性の向
上を図ることができる。
以下本発明を第２図および第３図を参考に詳細に説明す
る。第２図は本発明による一実施例の説明図で、（ａ）
は側面図、（ｂ）は平面図、（Ｃ）はバンドの拡大図、
第３図は本発明の他の実施例の説明図で、（ａ）は側面
図、（ｂ）は平面図、 （ｃｌ） （ｃ２）はパッドの
拡大図である。全図を通じて、同一符号は同一対象物を
示す。
る。第２図は本発明による一実施例の説明図で、（ａ）
は側面図、（ｂ）は平面図、（Ｃ）はバンドの拡大図、
第３図は本発明の他の実施例の説明図で、（ａ）は側面
図、（ｂ）は平面図、 （ｃｌ） （ｃ２）はパッドの
拡大図である。全図を通じて、同一符号は同一対象物を
示す。
第２図の（ａ）に示すように、フリップチップｌのそれ
ぞれのハンプ２が低融点金属層５の溶融によってパッド
４に半田付けされるようにしたものである。
ぞれのハンプ２が低融点金属層５の溶融によってパッド
４に半田付けされるようにしたものである。
そこで、パターン配線３Ａによってビアパッド３ｃに接
続されることでフリップチップ１のそれぞれのバンプ２
に対応するようにテストボード３の表面に形成されたパ
ッド４には低融点金属層５を形成するようにし、フリッ
プチップ１に形成された球状のハンプ２をパッド４に合
致させるように重ね合わせることで所定の温度で加熱し
、半田付けを行うようにしたものである。
続されることでフリップチップ１のそれぞれのバンプ２
に対応するようにテストボード３の表面に形成されたパ
ッド４には低融点金属層５を形成するようにし、フリッ
プチップ１に形成された球状のハンプ２をパッド４に合
致させるように重ね合わせることで所定の温度で加熱し
、半田付けを行うようにしたものである。
また、このような低融点金属層５の形成は（ｃ）に示す
ようにパッド４の表面を所定の膜厚によって覆うように
行う。
ようにパッド４の表面を所定の膜厚によって覆うように
行う。
この場合の低融点金属層５としてはインジュウム錫合金
を用いると融点は約１１７℃となるのに対して、通常、
バンプ２としては鉛錫合金またはインジュウム鉛合金が
用いられ、この場合の融点は１８０〜２１０℃である。
を用いると融点は約１１７℃となるのに対して、通常、
バンプ２としては鉛錫合金またはインジュウム鉛合金が
用いられ、この場合の融点は１８０〜２１０℃である。
そこで、バンプ２とパッド４とを合致させるように重ね
合せることで加熱する温度を１２０〜１５０℃にすると
、低融点金属層５は溶融するがバンプ２はン容融されな
い。
合せることで加熱する温度を１２０〜１５０℃にすると
、低融点金属層５は溶融するがバンプ２はン容融されな
い。
したがって、バンプ２を溶融させない状態で低融点金属
Ｎ５によってパッド４に半田付けを行うことができる。
Ｎ５によってパッド４に半田付けを行うことができる。
また、テストボード３よりフリップチップ１を取り外す
場合も同様に加熱温度を１２０〜１５０℃にすることで
バンプ２は溶融されないため、バンプ２の形状は変形す
ることなく所定の球状を維持させることができる。
場合も同様に加熱温度を１２０〜１５０℃にすることで
バンプ２は溶融されないため、バンプ２の形状は変形す
ることなく所定の球状を維持させることができる。
更に、このような低融点金属層５を構成するために、第
３図の（ａ）に示すように、パッド４に凹部４Ａを形成
することも考えられる。
３図の（ａ）に示すように、パッド４に凹部４Ａを形成
することも考えられる。
この場合は、（ｂ）示すように、それぞれのパッド４の
中央部に凹部４Ａを設け、（ｃｌ） （ｃ２）に示すよ
うに、それぞれのパッド４の凹部４Ａに充填することで
低融点金属層５の形成を行うようにしたものである。
中央部に凹部４Ａを設け、（ｃｌ） （ｃ２）に示すよ
うに、それぞれのパッド４の凹部４Ａに充填することで
低融点金属層５の形成を行うようにしたものである。
また、このような凹部４Ａを設けると、低融点金属Ｎ５
が溶融された時、パッド４の表面より流れ出すことがな
く、常に、低融点金属層５がパッド４の中央部に位置さ
れる。
が溶融された時、パッド４の表面より流れ出すことがな
く、常に、低融点金属層５がパッド４の中央部に位置さ
れる。
したがって、この場合はテストボード３にフリップチッ
プ１を半田付けし、更に、試験の終了によって取り外す
ことを繰り返し行なっても、支障ないように構成される
利点がある。
プ１を半田付けし、更に、試験の終了によって取り外す
ことを繰り返し行なっても、支障ないように構成される
利点がある。
以上説明したように、本発明によれば、フリップチップ
のテストボードに対する半田付けはパッドに形成された
低融点金属層の溶融によって行われる。
のテストボードに対する半田付けはパッドに形成された
低融点金属層の溶融によって行われる。
したがって、フリップチップに形成されたバンプの形状
を変形させないようにすることができるため、試験終了
後、所定の基板に半田付けする場合は、従来のような半
田付は不良を防止することができ、半田付けの品質の向
上が図れ、実用的効果は大である。
を変形させないようにすることができるため、試験終了
後、所定の基板に半田付けする場合は、従来のような半
田付は不良を防止することができ、半田付けの品質の向
上が図れ、実用的効果は大である。
第１図は本発明の原理説明図。
第２図は本発明による一実施例の説明図で、（ａ）は側
面図、（ｂ）は平面図、（Ｃ）はパッドの拡大図。 第３図は本発明の他の実施例の説明図で、（ａ）は側面
図、（ｂ）は平面図、 （ｃｌ） （ｃ２）はパッドの
拡大図。 第４図は従来の説明図で、（ａ）（ｃ）は要部側面図。 （ｂ）は側面図を示す。 図において、 １はフリップチップ、２はバンプ。 ３はテストボード、 ４はパッド。 ５は低融点金属層を示す。 ネ・介艷日可０ 〃げ工更＆ぐ一日Ｈ図算 １ 団 口 （ｂ） 圃 Ｃｂ） （α） （し） （Ｃ） 状東ｆ）睨明図 第 ４ 圀
面図、（ｂ）は平面図、（Ｃ）はパッドの拡大図。 第３図は本発明の他の実施例の説明図で、（ａ）は側面
図、（ｂ）は平面図、 （ｃｌ） （ｃ２）はパッドの
拡大図。 第４図は従来の説明図で、（ａ）（ｃ）は要部側面図。 （ｂ）は側面図を示す。 図において、 １はフリップチップ、２はバンプ。 ３はテストボード、 ４はパッド。 ５は低融点金属層を示す。 ネ・介艷日可０ 〃げ工更＆ぐ一日Ｈ図算 １ 団 口 （ｂ） 圃 Ｃｂ） （α） （し） （Ｃ） 状東ｆ）睨明図 第 ４ 圀
Claims (1)
- バンプ（２）が形成されたフリップチップ（１）をテ
ストボード（３）の所定のパッド（４）に合致させ、所
定温度の加熱によって該バンプ（２）と該パッド（４）
とを半田付けする半田付け方法であって、前記バンプ（
２）の融点より低い融点の低融点金属（５）が前記パッ
ド（４）に設けられ、前記加熱に際して該低融点金属（
５）を溶融させることを特徴とする半田付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8491188A JPH01256141A (ja) | 1988-04-06 | 1988-04-06 | 半田付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8491188A JPH01256141A (ja) | 1988-04-06 | 1988-04-06 | 半田付け方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01256141A true JPH01256141A (ja) | 1989-10-12 |
Family
ID=13843911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8491188A Pending JPH01256141A (ja) | 1988-04-06 | 1988-04-06 | 半田付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01256141A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5118027A (en) * | 1991-04-24 | 1992-06-02 | International Business Machines Corporation | Method of aligning and mounting solder balls to a substrate |
| US5196726A (en) * | 1990-01-23 | 1993-03-23 | Sumitomo Electric Industries, Ltd. | Substrate for packaging a semiconductor device having particular terminal and bump structure |
| US5907786A (en) * | 1992-11-11 | 1999-05-25 | Mitsubishi Denki Kabushiki Kaisha | Process for manufacturing a flip-chip integrated circuit |
| US6294828B1 (en) * | 1994-01-31 | 2001-09-25 | International Business Machines Corporation | Semiconductor chip package |
| JP2018133549A (ja) * | 2017-01-17 | 2018-08-23 | 京セラ株式会社 | 集合基板およびその製造方法 |
-
1988
- 1988-04-06 JP JP8491188A patent/JPH01256141A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196726A (en) * | 1990-01-23 | 1993-03-23 | Sumitomo Electric Industries, Ltd. | Substrate for packaging a semiconductor device having particular terminal and bump structure |
| US5118027A (en) * | 1991-04-24 | 1992-06-02 | International Business Machines Corporation | Method of aligning and mounting solder balls to a substrate |
| US5907786A (en) * | 1992-11-11 | 1999-05-25 | Mitsubishi Denki Kabushiki Kaisha | Process for manufacturing a flip-chip integrated circuit |
| US6204566B1 (en) | 1992-11-11 | 2001-03-20 | Mitsubishi Denki Kabushiki Kaisha | Resin encapsulated electrode structure of a semiconductor device, mounted semiconductor devices, and semiconductor wafer including multiple electrode structures |
| US6284554B1 (en) | 1992-11-11 | 2001-09-04 | Mitsubishi Denki Kabushiki Kaisha | Process for manufacturing a flip-chip integrated circuit |
| US6469397B2 (en) | 1992-11-11 | 2002-10-22 | Mitsubishi Denki Kabushiki Kaisha | Resin encapsulated electrode structure of a semiconductor device, mounted semiconductor devices, and semiconductor wafer including multiple electrode structures |
| US6294828B1 (en) * | 1994-01-31 | 2001-09-25 | International Business Machines Corporation | Semiconductor chip package |
| JP2018133549A (ja) * | 2017-01-17 | 2018-08-23 | 京セラ株式会社 | 集合基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705858A (en) | Packaging structure for a hermetically sealed flip chip semiconductor device | |
| US4817850A (en) | Repairable flip-chip bumping | |
| US7145236B2 (en) | Semiconductor device having solder bumps reliably reflow solderable | |
| JPH0563029A (ja) | 半導体素子 | |
| US7387910B2 (en) | Method of bonding solder pads of flip-chip package | |
| US6103553A (en) | Method of manufacturing a known good die utilizing a substrate | |
| US6600233B2 (en) | Integrated circuit package with surface mounted pins on an organic substrate | |
| US6518674B2 (en) | Temporary attach article and method for temporary attach of devices to a substrate | |
| JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| JPH01256141A (ja) | 半田付け方法 | |
| KR100648039B1 (ko) | 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조 | |
| JPH0382129A (ja) | 半導体チップ | |
| JPH10135276A (ja) | エリアアレイ半導体装置、プリント基板及びスクリーンマスク | |
| JPH09246319A (ja) | フリップチップ実装方法 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JPH01199439A (ja) | 半導体実装構造体 | |
| JPH0243748A (ja) | Ｉｃチップ実装方法 | |
| JP3050172B2 (ja) | フリップチップｉｃの検査方法及び検査用基板 | |
| JPH0645402A (ja) | 配線基板の接続方法及び配線基板 | |
| JP2001230537A (ja) | ハンダバンプの形成方法 | |
| JPH07183330A (ja) | 半導体素子の配線基板への接続方法 | |
| JPH01185952A (ja) | フリップチップ型半導体装置 | |
| JPH11243156A (ja) | 半導体装置 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH11186454A (ja) | Ｂｇａ型集積回路部品、その製造方法およびその実装方法 |