JP2008047825A - 回路基板及びその製造方法、並びに半導体装置及びその製造方法 - Google Patents

Abstract

【課題】ＢＧＡパッケージＬＳＩ実装工程において、はんだ溶融の初期に余剰はんだを溶融できるようにすると共に、溶融された余剰はんだを所定方向へ引っ張れるようにして近接はんだの接触（ブリッジ）を回避できるようにする。
【解決手段】ＢＧＡパッケージＬＳＩを実装する為のはんだ付け用のＢＧＡランド２に接続され、はんだ付け時の熱をこのＢＧＡランド２のランド延長部位３へ伝導する熱吸収ランド５を備えるものである。この例で、熱吸収ランド５は、サーマル・ビアホール４を経由してＢＧＡランド２のランド延長部位３に接続されている。
【選択図】 図３

Description

本発明は、ＢＧＡ（Ball Grid Array）パッケージＬＳＩ（Large Scale Integration）等の電子部品を実装するプリント回路基板などに適用可能なはんだ実装工程補償機能を有した回路基板及びその製造方法、並びに半導体装置及びその製造方法に関するものである。

詳しくは、電子部品を実装する為のはんだ付け用の導電部に接続され、はんだ付け時の熱をこの導電部へ伝導する熱伝導部を備え、電子部品を回路基板にはんだ付けする工程において、熱伝導部により伝導された熱で余剰はんだを溶融できるようにすると共に、溶融された余剰はんだを所定方向へ引っ張れるようにして、近接はんだの接触（ブリッジ）を回避できるようにしたものである。

近年、ＢＧＡパッケージＬＳＩ等の電子部品をプリント回路基板に実装する場合、リフロー処理によりはんだ付けされることが多い。図９（ａ）はリフロー処理前のＢＧＡパッケージ６及びサブストレート（プリント回路基板）５０の一部を上面から見た図である。図９（ａ）に示すＢＧＡパッケージ６には、ベアチップ９及び当該ＢＧＡパッケージ６の電極上にはんだボール７が搭載されている。このはんだボール７は、サブストレート５０の第１のＢＧＡランド１に当接されている。図９（ｂ）は、図９（ａ）に示したはんだボール７が当接された状態を側面から見た図である。

はんだボール７がＢＧＡランド１に当接された状態でリフロー炉内で熱風などにより加熱してはんだボール７を溶融する。図１０（ａ）は、はんだボール７が溶融及び圧着されてサブストレート５０にＢＧＡパッケージ６が固定されたものである。例えば、図１０（ａ）に示す全てのはんだボール７は、溶融かつ圧縮されて均等に楕円形に変形されてＢＧＡランド１に固定されている。このようにして、ＢＧＡパッケージ６をサブストレート５０に実装して半導体装置５１を製造する。

しかし、通常は図１０（ｂ）に示すように、リフロー炉内で加熱した熱によりＢＧＡパッケージ６がドーム状に湾曲する。これは、ＢＧＡパッケージ６がシリコンチップ、有機インターポーザー（樹脂＋ガラスクロス）、封止樹脂などで構成されており、リフロー加熱の際に熱膨張差によってある程度の湾曲が発生するためである。この湾曲したＢＧＡパッケージ６により、はんだボール７の一部（特に４隅のはんだボール）が過剰に押し潰され、隣接するはんだボール同士（例えばはんだボール７ａとはんだボール７ｂ）が接触（ブリッジ）するという現象が生じる。

このような従来例に関連して特許文献１にはプリント回路基板が開示されている。このプリント回路基板によれば、グリッドアレイ型半導体装置とプリント回路基板とによってはんだボールが押し潰されたときにこのボール状端子の余分なはんだを逃がす逃がし部がランドに設けられている。これにより、近接するはんだボール同士がブリッジするのを防止できるようになる。

特開２００１−３６２２２号公報（第３頁、第１図）

しかしながら、従来例及び特許文献１に係るプリント回路基板によれば、余分なはんだを逃がす逃がし部がランドを延長して設けられているだけである。このため、はんだボールが溶融して変形するタイミングと、余剰はんだが逃がし部に逃げるタイミングが略同じであることから、はんだボールの配置及び大きさのバラツキや、ＢＧＡパッケージＬＳＩとサブストレートとの組み合わせの不整合によって、ランドを延長して逃がし部を設けただけでは、この逃がし部に余分なはんだを引っ張ることができず、溶融した近接はんだボール同士がブリッジするおそれがある。

また、リフロー処理の熱によって当該パッケージがドーム状に湾曲すると、余剰はんだは当該パッケージの内部方向へ押される傾向があり、近接のはんだボールにブリッジする可能性がある。特にＢＧＡパッケージＬＳＩの大型化により重量が増大すると湾曲が顕著になり、近接のはんだボール同士がブリッジする可能性が高くなる。一度接触してしまうと、その後ではんだが逃がし部に流れてもブリッジをカットすることが難しい。

そこで、本発明はこのような従来例に係る課題を解決したものであって、はんだ溶融の初期に余剰はんだを溶融できるようにすると共に、溶融された余剰はんだを所定方向へ引っ張れるようにして近接はんだの接触（ブリッジ）を回避できるようにした回路基板及びその製造方法、並びに半導体装置及びその製造方法を提供することを目的とする。

上述した課題を解決するために本発明に係る請求項１に記載の回路基板は、基板本体と、前記基板本体の所定個所に形成され、電子部品を実装する為の複数のはんだ付け用の導電部と、前記導電部の中の特定の導電部に接続され、はんだ付け時の熱を当該導電部へ伝導する所定形状の熱伝導部とを備えることを特徴とするものである。

本発明に係る回路基板によれば、熱伝導部は、はんだ付け時の熱を、電子部品を実装する為のはんだ付け用の導電部へ伝導する。これにより、はんだ溶融の初期に熱伝導部により伝導された熱で余剰はんだを溶融できるようになると共に、溶融された余剰はんだを所定方向へ引っ張れるようになり、近接はんだの接触（ブリッジ）を回避できるようになる。

上述した課題を解決するために本発明に係る請求項５に記載の回路基板の製造方法は、一方で、はんだ付け用の導電部を第１の基板上に形成する工程と、他方で、熱伝導用の所定形状の熱伝導部を第２の基板上に形成する工程と、前記導電部が形成された前記第１の基板と、前記熱伝導部が形成された第２の基板とを積層して接合する工程と、接合後、前記第１の基板の導電部と前記第２の基板の熱伝導部とを接続する工程とを有することを特徴とするものである。

上述した課題を解決するために本発明に係る請求項６に記載の半導体装置は、基板本体と、前記基板本体の所定個所に形成された導電部と、前記基板本体の所定個所に形成され、所定の前記導電部に接続された所定形状の熱伝導部と、前記導電部にはんだ付けによって接続された半導体チップとを備え、前記導電部と半導体チップとを接続するはんだは、はんだ付け工程時に、前記熱伝導部により伝導された熱で余剰はんだが溶融され、溶融された余剰はんだが所定方向へ引っ張られた形状を有していることを特徴とするものである。

本発明に係る半導体装置によれば、余剰はんだが所定方向へ引っ張られた形状を有している。これにより、近接はんだの接触を回避した構成をとることができると共に当該装置の品質を向上できるようになる。

上述した課題を解決するために本発明に係る請求項７に記載の半導体装置の製造方法は、一方で、はんだ付け用の導電部を第１の基板上に形成する工程と、他方で、熱伝導用の所定形状の熱伝導部を第２の基板上に形成する工程と、前記導電部が形成された前記第１の基板と、前記熱伝導部が形成された第２の基板上とを積層して接合する工程と、接合後、前記第１の基板の導電部と前記第２の基板の熱伝導部とを接続する工程と、前記熱伝導部が接続された前記導電部及び他の導電部に半導体チップをはんだ付けにより実装する工程とを有することを特徴とするものである。

上述した課題を解決するために本発明に係る請求項８に記載の回路基板は、基板本体と、前記基板本体の所定個所に形成され、電子部品を実装する為の複数のはんだ付け用の導電部とを備え、前記導電部の中の特定の導電部は、所定の面積を有した一枚の板状の部材として成形され、はんだ付け時の熱を当該導電部の高温部位から低温部位へ伝導することを特徴とするものである。

本発明に係る回路基板によれば、導電部の中の特定の導電部は、所定の面積を有した一枚の板状の部材として成形され、はんだ付け時の熱を当該導電部の高温部位から低温部位へ伝導する。これにより、高温部位から低温部位へ伝導された熱で、はんだ溶融の初期に余剰はんだを溶融できるようになると共に、溶融された余剰はんだを所定方向へ引っ張れるようになり、近接はんだの接触を回避できるようになる。

上述した課題を解決するために本発明に係る請求項９に記載の回路基板の製造方法は、はんだ付け用の導電部とはんだ付け兼熱伝導用の導電部を基板上に形成する工程と、前記基板上に形成された熱伝導用の導電部の所定範囲を保護膜で覆う工程とを有し、前記はんだ付け兼熱伝導用の導電部を前記はんだ付け用の導電部に比べて面積を広く配置することを特徴とするものである。

本発明に係る回路基板によれば、電子部品を実装する為のはんだ付け用の導電部に接続され、はんだ付け時の熱をこの導電部へ伝導する熱伝導部を備えるものである。この構成によって、電子部品を回路基板にはんだ付けする工程において、はんだ溶融の初期に熱伝導部により伝導された熱で余剰はんだを溶融できるようになると共に、溶融された余剰はんだを所定方向へ引っ張れるようになる。これにより、近接はんだの接触を回避できるようになる。

本発明に係る回路基板の製造方法によれば、電子部品を回路基板の導電部にはんだ付けする工程において、近接はんだの接触が回避可能な回路基板を提供できるようになる。

本発明に係る半導体装置によれば、導電部と半導体チップとを接続するはんだは、はんだ付け工程時に、熱伝導部により伝導された熱で余剰はんだが溶融され、溶融された余剰はんだが所定方向へ引っ張られた形状を有している。この構成によって、近接はんだの接触を回避した構成をとることができると共に当該装置の品質を向上できるようになる。

本発明に係る半導体装置の製造方法によれば、はんだ溶融の初期に熱伝導部により伝導された熱で余剰はんだが溶融され、溶融された余剰はんだが所定方向へ引っ張られるので、近接はんだの接触を回避した半導体装置を提供できるようになる。

以下、図面を参照しながら、本発明に係る回路基板及びその製造方法、並びに半導体装置及びその製造方法の実施例について説明をする。

図１は、第１の実施例としてのサブストレート１００の構成例（その１）を示す一部破砕の上面図である。図１に示すサブストレート１００は回路基板の一例を構成し、サブストレート本体２０、第１のＢＧＡランド１、第２のＢＧＡランド２及び熱吸収ランド５を備える。サブストレート１００は２層の基板から成る。

ＢＧＡランド１及び２は導電部の一例を構成し、熱伝導率の優れた銅などの金属素材で成形される。これに限らず銀などを使用してもよい。ＢＧＡランド１の形状は円形であり、ＢＧＡランド２の形状は楕円（トラック形状）である。ＢＧＡランド１及び２は、基板本体の一例を構成するサブストレート本体（第１層）２０に格子配列（グリッド・アレイ）形状に形成される。この例で、ＢＧＡランド２は、グリッド・アレイ形状の４隅に３個ずつ形成される。ＢＧＡランド１及び２は、ＢＧＡパッケージＬＳＩ等の電子部品を実装する際にはんだ付けに使用される。

熱吸収ランド５は熱伝導部の一例を構成し、銅や銀などの金属素材で成形され、ある程度の面積を有した釣鐘形状である。熱吸収ランド５の各々は、図示しない第２層の上面に形成され熱伝送路を介して４隅の各々のＢＧＡランド２の先端部に接合され、はんだ付け時の熱を当該ＢＧＡランド２の当該先端部へ伝導する。

これにより、電子部品をサブストレート１００にリフロー処理によりはんだ付けする工程において、はんだ溶融の初期において、ＢＧＡランド２の先端部は、熱吸収ランド５により伝導された熱で余剰はんだを溶融できるようになると共に、溶融された余剰はんだをこの先端部が向く方向（グリッド外方向）へ引っ張れるようになる。これにより、近接はんだの接触（ブリッジ）を回避できるようになる。ここで、グリッド外方向とは、グリッド・アレイ形状の中心から放射状に外部へ向く方向である。

図２は、サブストレート１００の構成例（その２）を示す上面図であり、図１の破線四角内を拡大したものである。図２に示すサブストレート１００は、熱伝導路の一例を構成するサーマル・ビアホール（サーマル・パターン）４を備える。このサーマル・ビアホール４には銅や銀などが使用される。ＢＧＡランド２は、熱吸収ランド５により伝導された熱によって溶融されたはんだの一部を逃がすランド延長部位３を有する。トラック形状のＢＧＡランド２は、円形のＢＧＡランド１と比べて広い面積を有している。この広い面積の範囲が図２中の一点鎖線で囲まれたランド延長部位３である。このランド延長部位３は、ＢＧＡランド２がグリッド外を向く側の先端に位置する。

このランド延長部位３からサーマル・ビアホール４が４本引き出され、引き出されたサーマル・ビアホール４に熱吸収ランド５が接続（接合）される。ランド延長部位３のＢＧＡランド２は、サーマル・ビアホール４を経由して熱吸収ランド５から伝導されたはんだ付け時の熱によって溶融されたはんだの一部（余剰はんだ）をグリッド外方向へ逃がす。この例で、図２に示す各ランド延長部位３のＢＧＡランド２は、近接するＢＧＡランド１ａに接合されるはんだから各ＢＧＡランド２に接合されるはんだの一部をグリッド外方向へ逃がす。これにより、ＢＧＡランド１ａに接合されるはんだと各ＢＧＡランド２に接合されるはんだとのブリッジを回避できるようになる。

図３（ａ）〜（ｃ）はサブストレート１００の製造例を示す工程図であり、図３（ｃ）は図２中のＸ−Ｘ矢視の切断面の一部である。サブストレート１００の製造方法は、一方で、はんだ付け用のＢＧＡランド１及び２をサブストレート本体２０ａの表面に形成し、更にサーマル・ビアホール４を設ける。例えば、図３（ａ）に示すように、サブストレート本体２０ａにＢＧＡランド１及び２のパターンを形成してエッチング処理を行ってＢＧＡランド１及び２を形成し、ＢＧＡランド１及び２が形成されたサブストレート本体２０ａにサーマル・ビアホール４を設ける。他方で、図３（ｂ）に示すように、熱吸収ランド５のパターンを形成してエッチング処理を行って熱吸収ランド５をサブストレート本体２０ｂの表面に形成する。

図３（ｃ）に示すように、ＢＧＡランド１及び２が形成されたサブストレート本体２０ａの裏面と、熱吸収ランド５形成されたサブストレート本体２０ｂの表面とを積層して接合する。このとき、ＢＧＡランド２のランド延長部位３と熱吸収ランド５とをサーマル・ビアホール４を介して接続する。その後、サブストレート１００のＢＧＡランド１及び２以外の表裏面に保護膜としてグリーンレジスト３０を塗布する。このようにして、サブストレート１００が製造される。

続いて、上述したサブストレート１００にＢＧＡパッケージ（半導体チップ）６を実装して半導体装置を製造する工程を説明する。図４（ａ）〜（ｃ）はサブストレート１００の機能例を示す工程図である。この例で、ＢＧＡパッケージ６には、予めグリッド・アレイ状にはんだボール７が形成（配置）されている。また、部品搭載・はんだ付けなど一連の工程を受け持つ多数の機械を直列に配列して構成された図示しない自動実装機を使用する。

これらを製造条件として、図４（ａ）に示すサブストレート１００のＢＧＡランド１及び２には、自動実装機によりはんだペースト８が塗布され、このはんだペースト８にＢＧＡパッケージ６のはんだボール７が当接されてサブストレート１００にＢＧＡパッケージ６が搭載される。

サブストレート１００にＢＧＡパッケージ６を搭載後、サブストレート１００及びＢＧＡパッケージ６が自動実装機のリフロー炉内に送り込まれる。送り込まれた後、リフロー炉内で熱風などによりサブストレート１００のはんだペースト８が加熱されて当該はんだペースト８が溶融される。

このとき、図４（ｂ）に示すサブストレート１００の熱吸収ランド５は、リフロー処理による熱を矢印Ｅ方向へ伝導すると共に、サーマル・ビアホール４を経由してＢＧＡランド２のランド延長部位３へ伝導する。このランド延長部位３のＢＧＡランド２は、熱吸収ランド５により伝導された熱により、ＢＧＡランド２のランド延長部位３以外の部分より昇温する。

すなわち、ＢＧＡパッケージ６の直下に位置する部分より昇温が早いＢＧＡパッケージ６の周辺に形成された熱吸収ランド５から、サブストレート樹脂と比較して格段に熱伝導の優勢な銅製のサーマル・ビアホール４を経由してリフロー熱がＢＧＡランド２のランド延長部位３に流入する。このランド延長部位３のＢＧＡランド２は、流入したリフロー熱によってランド延長部位３以外の部分より早く昇温する。

これにより、図４（ｂ）に示すランド延長部位３のＢＧＡランド２は、当該ランド延長部位３に塗布された当該はんだペースト８を先んじて溶融する。その後、図４（ｃ）に示すはんだボール７ｂは、この先んじて溶融された当該はんだペースト８に引っ張られながら溶融し、はんだボール７ｂの余剰はんだはランド延長部位３に流れる。このようにして、ＢＧＡランド１及び２にＢＧＡパッケージ６をはんだ付けにより実装して半導体装置が製造される。

なお、図４（ｃ）に示すようにＢＧＡパッケージ６がリフロー熱により湾曲した場合であっても、はんだ溶融の初期において、ランド延長部位３のＢＧＡランド２は、熱吸収ランド５により伝導された熱ではんだボール７ｂの余剰はんだを溶融できるようになると共に、溶融された余剰はんだを近接するはんだボール７ａから遠ざかる方向（グリッド外方向）へ引っ張れるようになる。これにより、図１０（ｂ）に示したようなはんだボール７ａとはんだボール７ｂとのブリッジを回避した半導体装置を提供できるようになる。

続いて、リフロー処理によりＢＧＡパッケージ６がサブストレート１００に搭載された半導体装置４０の構成例を説明する。図５は半導体装置４０の構成例を示す上面図である。図５に示すＢＧＡパッケージ６は一部切り取られ、はんだボール７ａ〜７ｃなどが直視可能な状態となっている。ＢＧＡパッケージ６及びサブストレート１００に係る構成は、上述した構成と同じであるため省略する。

この半導体装置４０のＢＧＡランド２とＢＧＡパッケージ６とを接続するはんだボール７は、はんだ付け工程時に、熱吸収ランド５により伝導された熱で余剰はんだが溶融され、溶融された余剰はんだがグリッド外方向へ引っ張られた形状を有している。この例で、グリッド・アレイ形状の４隅に３個ずつ形成された当該はんだボール７ａ〜７ｃは、図４に示したランド延長部位３のＢＧＡランド２によって、グリッド外方向に引っ張られて固着されている。これにより、近接するはんだボール７ａ〜７ｃのブリッジを回避した構成をとることができるので、当該装置の品質を向上できるようになる。

このように、本発明に係る第１の実施例のサブストレート１００によれば、ＢＧＡパッケージ６を実装する為のはんだ付け用のＢＧＡランド２のランド延長部位３に接続され、はんだ付け時の熱をこのランド延長部位３へ伝導する熱吸収ランド５を備えるものである。

従って、ＢＧＡパッケージ６をサブストレート１００にはんだ付けする工程において、はんだ溶融の初期に熱吸収ランド５により伝導された熱で余剰はんだを溶融できるようになると共に、溶融された余剰はんだをグリッド外方向へ引っ張れるようになる。これにより、近接するはんだボール７のブリッジを回避できるようになる。

回路基板の製造方法によれば、ＢＧＡパッケージ６をサブストレート１００のＢＧＡランド１及び２にはんだ付けする工程において、近接するはんだボール７の接触が回避可能なサブストレート１００を提供できるようになる。

本発明に係る半導体装置４０及びその製造方法によれば、サブストレート１００を応用しているので近接するはんだボール７のブリッジを回避した構成をとることができると共に当該装置の品質を向上できるようになる。

図６（ａ）は、第２の実施例としてのサブストレート２００の構成例を示す一部破砕の上面図である。図６（ａ）に示すサブストレート２００は、第１のＢＧＡランド１、第２のＢＧＡランド１２、サブストレート本体２１及びグリーンレジスト３０を備える。ＢＧＡランド１２は、ランド延長部位１３及び熱吸収ランド１５を有する。

ＢＧＡランド１及び１２はサブストレート本体２１にグリッド・アレイ状に配置（成形）される。この例で、ＢＧＡランド１２はグリッド・アレイ形状の４隅に３個ずつ成形される。ＢＧＡランド１２は、所定の面積を有した一枚の板状の部材として成形される。例えば、ＢＧＡランド１２は釣鐘形状に成形される。ＢＧＡランド１及び１２は図５に示したＢＧＡパッケージ６を実装する際にはんだ付けに使用される。釣鐘形状のＢＧＡランド１２のはんだ付けされる以外の部分はグリーンレジスト３０により覆われている。ＢＧＡランド１２の材質は銅であり、これに限らず銀などを使用してもよい。

図６（ｂ）はＢＧＡランド１２を抜粋した図である。図６（ｂ）に示す開口部１０は、ＢＧＡランド１２のはんだ付けされる部分であり、トラックの形状を成している。このトラック形状の開口部１０は、ＢＧＡランド１の円形と比べて広い面積を有している。開口部１０におけるこの広い面積の範囲が図６（ｂ）中の一点鎖線で囲まれたランド延長部位１３である。熱吸収ランド１５は、ＢＧＡランド１２の開口部１０を除く部分である。このように、ＢＧＡランド１２には、ランド延長部位１３及び熱吸収ランド１５が形成されている。

ＢＧＡランド１２は、はんだ付け時の熱を当該ＢＧＡランド１２の熱吸収ランド１５（高温部位）からランド延長部位１３（低温部位）へ伝導する。これにより、図５に示したＢＧＡパッケージ６をサブストレート２００にはんだ付けする工程において、はんだ溶融の初期に熱吸収ランド１５からランド延長部位１３に伝導された熱で余剰はんだを溶融できるようになる。

図７（ａ）及び（ｂ）はサブストレート２００の製造例を示す工程図であり、図７（ｂ）は図６（ａ）中のＹ−Ｙ矢視の切断面の一部である。サブストレート２００の製造方法は、先ず、はんだ付け用のＢＧＡランド１とはんだ付け兼熱伝導用のＢＧＡランド１２をサブストレート本体２１に形成する。例えば、図７（ａ）に示すサブストレート本体２１の表面にＢＧＡランド１及び１２のパターンを形成してエッチング処理を行い、ＢＧＡランド１及び１２を形成する。このとき、ＢＧＡランド１２をＢＧＡランド１に比べて面積を広く配置する。この例で、ＢＧＡランド１２のはんだ付け部分に加えてランド延長部位１３及び熱吸収ランド１５を形成する。次に図７（ｂ）に示すように、ＢＧＡランド１と、ＢＧＡランド１２の開口部１０以外の表裏面にグリーンレジスト３０を塗布する。このようにして、サブストレート２００が製造される。

続いて、上述したサブストレート２００にＢＧＡパッケージ６を実装して半導体装置を製造する工程を説明する。図８（ａ）及び（ｂ）はサブストレート２００の機能例を示す工程図である。この例で、ＢＧＡパッケージ６には予めグリッド・アレイ状にはんだボール７が形成されている。また、図４（ａ）〜（ｃ）に示した図示しない自動実装機を使用する。

これらを製造条件として、図８（ａ）に示すサブストレート２００のＢＧＡランド１、及びＢＧＡランド１２の開口部１０には、自動実装機によりはんだペースト８が塗布され、このはんだペースト８にＢＧＡパッケージ６のはんだボール７が当接されてサブストレート２００にＢＧＡパッケージ６が搭載される。サブストレート２００にＢＧＡパッケージ６を搭載後、リフロー炉内で熱風などによりサブストレート２００のはんだペースト８が加熱されて当該はんだペースト８が溶融される。

このとき、図８（ｂ）に示すサブストレート２００の熱吸収ランド１５は、リフロー処理による熱を矢印Ｅ方向へ伝導してランド延長部位１３へ伝導する。このランド延長部位１３は、熱吸収ランド１５により伝導された熱により、開口部１０におけるランド延長部位１３以外の部分より昇温する。なお、リフロー処理時の温度は２００℃〜２２０℃程度に設定し、リフロー処理の時間は８分〜１２分程度に設定する。

これにより、ランド延長部位１３のＢＧＡランド１２は、当該ランド延長部位１３に塗布された当該はんだペースト８を先んじて溶融する。その後、図８（ｂ）に示すはんだボール７ｂは、この先んじて溶融された当該はんだペースト８に引っ張られながら溶融し、はんだボール７ｂの余剰はんだはランド延長部位１３に流れる。このようにして、ＢＧＡランド１及び１２にＢＧＡパッケージ６をはんだ付けにより実装し、はんだボール７ａとはんだボール７ｂとのブリッジを回避した半導体装置４１を製造する。

このように、本発明に係る第２の実施例のサブストレート２００によれば、ＢＧＡランド１２は、所定の面積を有した一枚の板状の部材として成形され、はんだ付け時の熱を当該ＢＧＡランド１２の熱吸収ランド１５からランド延長部位１３へ伝導するものである。従って、ランド延長部位１３へ伝導された熱により余剰はんだをグリッド外方向へ引っ張れるようになるので、はんだボール７のブリッジを回避できるようになる。

なお、今後需要が増加すると予想される大型かつ重いＢＧＡパッケージの場合、より高温のリフロー熱によりはんだ付けが行われる。このとき、ＢＧＡパッケージの湾曲が大きくになり、近接のはんだボール同士がブリッジする可能性が高くなる。また、ＢＧＡパッケージの直下に位置するはんだボールは、周辺のサブストレートと比較して昇温が遅れる傾向が顕著になる。これにより、周辺のサブストレートに形成された熱吸収ランドは、より高温のリフロー熱をＢＧＡランドのランド延長部へ伝導するので、はんだボールの余剰はんだを確実に溶融できるようになる。従って、特に大型のＢＧＡパッケージに対してサブストレート１００及び２００は効果的である。

また、第２の実施例のサブストレート２００は、第１の実施例のサブストレート１００のようにサーマル・ビアホール４の設置や多層基板にする必要がないので、構造を単純化できるようになる。また、サブストレート２００はランド延長部位１３と熱吸収ランド１５との距離を短縮できると共に、ランド延長部位１３と熱吸収ランド１５との接合面積を広くできるので熱伝導率を向上できるようになる。

この発明は、ＢＧＡパッケージＬＳＩ等の電子部品を実装するプリント回路基板などに適用して好適なものである。

第１の実施例としてのサブストレート１００の構成例（その１）を示す一部破砕の上面図である。 サブストレート１００の構成例（その２）を示す一部破砕の上面図である。 （ａ）〜（ｃ）はサブストレート１００の製造例を示す工程図である。 （ａ）〜（ｃ）はサブストレート１００の機能例を示す工程図である。 半導体装置４０の構成例を示す上面図である。 （ａ）及び（ｂ）は第２の実施例としてのサブストレート２００の構成例を示す説明図である。 （ａ）及び（ｂ）はサブストレート２００の製造例を示す工程図である。 （ａ）及び（ｂ）はサブストレート２００の機能例を示す工程図である。 （ａ）及び（ｂ）はリフロー処理前のＢＧＡパッケージ６及びサブストレート５０の構成例を示す一部破砕の上面図である。 （ａ）及び（ｂ）はリフロー処理後のＢＧＡパッケージ６及びサブストレート５０のの構成例を示す一部破砕の側面図である。

符号の説明

１・・・第１のＢＧＡランド（導電部）、２、１２・・・第２のＢＧＡランド（導電部）、３、１３・・・ランド延長部位、４・・・サーマル・ビアホール（熱伝導路）、５、１５・・・熱吸収ランド（熱伝導部）、２０、２１・・・サブストレート本体（基板本体）、３０・・・グリーンレジスト（保護膜）、４０、４１・・・半導体装置、１００、２００・・・サブストレート（回路基板）

Claims (9)

1. 基板本体と、
   前記基板本体の所定個所に形成され、電子部品を実装する為の複数のはんだ付け用の導電部と、
   前記導電部の中の特定の導電部に接続され、はんだ付け時の熱を当該導電部へ伝導する所定形状の熱伝導部と
   を備えることを特徴とする回路基板。
2. 前記熱伝導部に接続された前記導電部は、
   前記熱伝導部により伝導された熱によって溶融されたはんだの一部を逃がす形状を有していることを特徴とする請求項１に記載の回路基板。
3. 前記はんだ付け用の導電部は格子形状に配設され、
   前記熱伝導部に接続された導電部は、
   少なくとも、前記格子形状の４隅に設けられ、
   前記はんだ付け時の熱により溶融されたはんだの一部を格子外方向へ逃がすことを特徴とする請求項１に記載の回路基板。
4. 前記特定の導電部の所定位置から引き出され、熱を伝導する熱伝導路を備え、
   前記熱伝導路は前記熱伝導部に接続されることを特徴とする請求項１に記載の回路基板。
5. 一方で、はんだ付け用の導電部を第１の基板上に形成する工程と、
   他方で、熱伝導用の所定形状の熱伝導部を第２の基板上に形成する工程と、
   前記導電部が形成された前記第１の基板と、前記熱伝導部が形成された第２の基板とを積層して接合する工程と、
   接合後、前記第１の基板の導電部と前記第２の基板の熱伝導部とを接続する工程と
   を有することを特徴とする回路基板の製造方法。
6. 基板本体と、
   前記基板本体の所定個所に形成された導電部と、
   前記基板本体の所定個所に形成され、所定の前記導電部に接続された所定形状の熱伝導部と、
   前記導電部にはんだ付けによって接続された半導体チップとを備え、
   前記導電部と半導体チップとを接続するはんだは、
   はんだ付け工程時に、
   前記熱伝導部により伝導された熱で余剰はんだが溶融され、溶融された余剰はんだが所定方向へ引っ張られた形状を有していることを特徴とする半導体装置。
7. 一方で、はんだ付け用の導電部を第１の基板上に形成する工程と、
   他方で、熱伝導用の所定形状の熱伝導部を第２の基板上に形成する工程と、
   前記導電部が形成された前記第１の基板と、前記熱伝導部が形成された第２の基板上とを積層して接合する工程と、
   接合後、前記第１の基板の導電部と前記第２の基板の熱伝導部とを接続する工程と、
   前記熱伝導部が接続された前記導電部及び他の導電部に半導体チップをはんだ付けにより実装する工程と
   を有することを特徴とする半導体装置の製造方法。
8. 基板本体と、
   前記基板本体の所定個所に形成され、電子部品を実装する為の複数のはんだ付け用の導電部とを備え、
   前記導電部の中の特定の導電部は、
   所定の面積を有した一枚の板状の部材として成形され、はんだ付け時の熱を当該導電部の高温部位から低温部位へ伝導することを特徴とする回路基板。
9. はんだ付け用の導電部とはんだ付け兼熱伝導用の導電部を基板上に形成する工程と、
   前記基板上に形成された熱伝導用の導電部の所定範囲を保護膜で覆う工程とを有し、
   前記はんだ付け兼熱伝導用の導電部を前記はんだ付け用の導電部に比べて面積を広く配置することを特徴とする回路基板の製造方法。

Images