JP2540788B2 - 半導体装置の実装構造及び方法 - Google Patents
半導体装置の実装構造及び方法Info
- Publication number
- JP2540788B2 JP2540788B2 JP17638094A JP17638094A JP2540788B2 JP 2540788 B2 JP2540788 B2 JP 2540788B2 JP 17638094 A JP17638094 A JP 17638094A JP 17638094 A JP17638094 A JP 17638094A JP 2540788 B2 JP2540788 B2 JP 2540788B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pad
- solder
- board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
及び方法に関し、特にマルチチップモジュール(MC
M)などのはんだボールを用いたボールグリッドアレイ
(BGA)で基板間を、はんだ溶融接続する実装構造及
び方法に関する。
す。このMCMは、表面にLSI1やその他の電子部品
を搭載したMCM基板2の裏面に、BGA接続パッド3
上にはんだボール12が形成されている。図3(B)
は、図3(A)のMCMを配線基板6に搭載し、その後
この基板6上に搭載している他の電子部品と一括ではん
だボール12をリフロー加熱することではんだ接続部4
がBGA接続パッド3及び基板6上のパッド5に固着し
はんだ溶融接続が完了する。このようなBGAを用いた
半導体装置の実装構造としてUSP5241133及び
USP5216278がある。
した場合、MCM基板2と配線基板6の反り及び、BG
Aパッド3上に形成したはんだボール12の高さバラツ
キによって配線基板6側のパッド5に接続されない箇所
が発生する。又、はんだ接続部4ははんだ形状が図3
(B)に示すように中央部がふくらんだ球欠体となって
いて、MCM基板2側のパッド3及び、配線基板6側の
パッド5と接合している部分がくびれて断面積では最も
小さい部分となる。このため熱ひずみが生じるとはんだ
接合部4のくびれた部分に応力が集中し疲労破壊を起す
欠点がある。
はんだ接続部14を鼓状や円柱状に引伸ばした構造にし
て対応している。図4に示すような接続部14を得る方
法として例えば特開昭57−118650号公報に記載
されているものがあり、これを図5に示す。これはシリ
コンチップ11にはんだバンプを形成し配線基板6に接
続する際の工法であるが、この方法は、チップ11の周
辺に予めはんだバンプを形成しておき、これを配線基板
6上のパッド5に仮付けした後、これらを加熱炉に入れ
て加熱することによりはんだを溶融させ、基板6上のパ
ッド5にはんだを融着させた後、はんだが溶融している
時に真空チャック方式のツール10を用いて、はんだ接
続部14の形状が円柱状になるようにチップ11を持ち
上げる。この状態ではんだを冷却させることにより所望
の形状をもった接続部14を得ている。このような工法
をMCMの場合に用いるとツール10で吸着すべきMC
M基板の表面に部品が搭載されているので、これらの部
品に当らないような形状にツールを加工しなければいけ
ないという欠点がある。
法として特開昭55−163852号公報に記載されて
いるものがあり、これを図6に示す。これは、チップ1
1に配線基板6のパッド5と接続されるはんだ接続部1
7となるはんだバンプが形成されるパッド3が設けてあ
り、さらにパッド3と大きさの異なったパッド16と、
はんだ接続部17のものとは別個のはんだバンプ18が
形成してある。この二つの基板11と6とを接続する場
合は、はんだ接続部17となるバンプ及び18を溶融さ
せてパッド3とパッド5とをはんだ接続部17により接
続する。このときはんだバンプ18のはんだ量ははんだ
接続部17のものより大きくしてあるのではんだバンプ
18の表面張力により、両基板11、6の間隔が広が
る。このようにして図6のはんだ接続部17の形状を得
ており、接続部のふくらみに起因する接続不良を防止し
ている。しかしこの方法では、基板11、6の反りやは
んだバンプ(又ははんだボール)の高さのバラツキによ
り、はんだバンプの先端と基板側のパッドが接触してな
い場合、未接続の不良が発生するという欠点がある。
装置の実装構造及び方法では、いずれも基板の反りや、
はんだボールの高さのバラツキでのはんだ接続部とパッ
ドとの未接触によって生じる接続不良の低減や、高信頼
度のはんだ接続を得ることが困難であるという問題点が
あった。
続構造は、第1の基板と、第2の基板と、前記第1の基
板に設けられた第1のパッド及び前記第2の基板に設け
られた第2のパッドに溶融接続されたはんだボールから
なるはんだ接続部と、前記第1の基板に設けられた第1
の基板間隔制御用パッド及び前記第2の基板に設けられ
前記第1の基板間隔制御用パッドより面積が広い第2の
基板間隔制御用パッドに溶融接続された基板間隔制御用
はんだ接続部とを備え、前記第1の基板が当接する突起
を前記第2の基板に設けてもよい。
基板に設けられた第1のパッド上にはんだボールを形成
し、前記第1の基板に設けられた第1の基板間隔制御用
パッドに前記はんだボールと同一高さの基板間隔制御用
はんだを供給し、前記第1のパッドを第2の基板に設け
られた第2のパッドに前記第1の基板間隔制御用パッド
を前記第2の基板に設けられ前記第1の基板間隔制御用
パッドより広い面積の第2の基板間隔制御用パッドに位
置を合わせて前記第1の基板を前記第2の基板に搭載
し、前記はんだボール及び前記基板間隔制御用はんだそ
れぞれをリフロー加熱して対応する前記第2のパッド及
び前記第2の基板間隔制御用パッドに溶融接続すること
を特徴とする。
続する場合に、第1及び第2の基板の回路間の導通目的
用の本来のはんだボールとは別個に第1の基板に設けた
第1の基板間隔制御用パッドにはんだを供給しておき、
第2の基板には、対応した位置により大きな面積の第2
の基板間隔制御用パッドを配置する。この両基板を合わ
せてリフロー加熱すると第1の基板間隔制御用パッドに
供給されたはんだが溶融し広い面積を有するパッドに濡
れ広がる。この時、双方の基板が引き寄せられるため、
基板の反りや、はんだボール高さのバラツキを吸収しは
んだボールとパッドとの未接触による接続不良の発生を
解消するとともに、第2の基板間隔制御用パッドに濡れ
て広がったはんだがフィレット状の接続部を形成するた
め接続強度が増す。これにより、接続部の信頼性を高め
ることになる。
る半導体装置のはんだ溶融接続構造を示す断面図であ
る。本実施例について製造工程に従って説明していく。
基板2には、LSI1がフェースダウン又は、フェース
アップでボンディングされている。さらにその他の電子
部品(たとえば、チップ抵抗,チップコンデンサなど)
も搭載されている。これらの部品が搭載されている基板
2の裏面には導体パッド3が設けられていてその上に接
続用はんだボールが形成されている。さらに基板2の裏
面にはパッド7が設けられていてパッド7にはパッド3
上に形成したはんだボールと同じ高さになるだけのはん
だ量が供給されている。
し、リフロー加熱することによりパッド3上のはんだボ
ールが基板6上のパッド5に固着してはんだ接続部4と
なり、パッド7上のはんだが基板6上のパッド9に固着
して基板間隔制御用はんだ接続部8となり、図1(A)
に示す接続構造が形成される。ここで、パッド7及びパ
ッド9は、円形、四角形又は他の形状でも可能であるが
パッド9の面積をパッド7のものより大きくしてある。
パッド7上のはんだが加熱されてパッド9上に濡れて広
がると基板2、6を互いに引き寄せるためすべてのはん
だ接続部4が確実にパッド5に接続され作業工数を増や
すことなく高い信頼性のはんだ接続が得られ、半導体装
置の接続における歩留りの向上が図れた。
面図である。主な構成要素は第1の実施例と同じである
のでここでは説明を省略し相違点のみを延べる。基板6
上に所定の高さを有する絶縁性(例えばソルダーレジス
トなど)の突起15を予め形成しておく、基板2は実施
例1と同じ構成であり、この基板2を基板6の所定位置
に搭載しリフロー加熱する。このときパッド7上のはん
だにより基板2と基板6は互いに引き寄せられ基板2が
突起15に当接するまで両者の間隔が狭まり、最終的に
は両者間に突起15の高さの間隔が確保される。
面図である。主な構成要素は第1の実施例と同じであり
異なる点は、第1の実施例ではパッド7,9及び基板間
隔制御用はんだ接続部8が1箇所のみに設けてあったの
が、この第3の実施例では複数箇所に配置され基板2,
6を接続している。これにより2枚の基板2,6は第1
の実施例より引き合う力が強くなり、反りの大きい基板
や、高さバラツキの大きいはんだボールに対応すること
が可能で、このような基板やはんだボールは安価に購入
できるので、なお一層の価格低減が図れる。
る。主な構成要素は第1の実施例から第3の実施例と共
通である。これらと異る点は、基板2の裏面にも表面同
様にLSI1などの電子部品を高密度に実装した点であ
る。
板に設けられた第1の基板間隔制御用パッドと、第2の
基板に設けられ第1の基板間隔制御用パッドより広い面
積の第2の基板間隔制御用パッドとに基板間隔制御用は
んだ接続部を溶融接続することにより、はんだ溶融接合
時の濡れを利用し第1及び第2の基板が互いに引き合う
ようにして基板間隔を狭くすることにより、基板の反り
や、はんだボールの高さバラツキでのはんだボールとパ
ットとの未接触によって生じる接続不漁を低減し、作業
工数を増やすことなく高い信頼性のはんだ接続と歩留り
の向上を図れるという効果がある。さらに基板間隔制御
用はんだ接続部が第2のパッド上にフィレット状の接続
部を形成するため第1及び第2の基板間の接続強度が増
し、これによっても信頼性を高めることができる。
あり、分図(B)は本発明の第2の実施例の断面図であ
る。
あり、分図(B)は本発明の第4の実施例の断面図であ
る。
いられるMCMの断面図であり、分図(B)は従来の半
導体装置の接続構造の断面図である。
る。
工程を示す断面図である。
図である。
Claims (5)
- 【請求項1】 第1の基板と、第2の基板と、前記第1
の基板に設けられた第1のパッド及び前記第2の基板に
設けられた第2のパッドに溶融接続されたはんだボール
からなるはんだ接続部と、前記第1の基板に設けられた
第1の基板間隔制御用パッド及び前記第2の基板に設け
られ前記第1の基板間隔制御用パッドより面積が広い第
2の基板間隔制御用パッドに溶融接続された基板間隔制
御用はんだ接続部とを含むことを特徴とする半導体装置
の実装構造。 - 【請求項2】 第1の基板が当接する突起を第2の基板
に設けた請求項1記載の半導体装置の実装構造。 - 【請求項3】 第1の基板間隔制御用パッド、第2の基
板間隔制御用パッド及び基板間隔制御用はんだ接続部を
複数組設けた請求項1又は2記載の半導体装置の実装構
造。 - 【請求項4】 第1の基板又は第2の基板の前記第1の
基板及び前記第2の基板の間の面に電気部品が搭載され
ている請求項1、2又は3記載の半導体装置の実装構
造。 - 【請求項5】 第1の基板に設けられた第1のパッド上
にはんだボールを形成し、前記第1の基板に設けられた
第1の基板間隔制御用パッドに前記はんだボールと同一
高さの基板間隔制御用はんだを供給し、前記第1のパッ
ドを第2の基板に設けられた第2のパッドに前記第1の
基板間隔制御用パッドを前記第2の基板に設けられ前記
第1の基板間隔制御用パッドより広い面積の第2の基板
間隔制御用パッドに位置を合わせて前記第1の基板を前
記第2の基板に搭載し、前記はんだボール及び前記基板
間隔制御用はんだそれぞれをリフロー加熱して対応する
前記第2のパッド及び前記第2の基板間隔制御用パッド
に溶融接続することを特徴とする半導体装置の実装方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17638094A JP2540788B2 (ja) | 1994-07-28 | 1994-07-28 | 半導体装置の実装構造及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17638094A JP2540788B2 (ja) | 1994-07-28 | 1994-07-28 | 半導体装置の実装構造及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0845982A JPH0845982A (ja) | 1996-02-16 |
JP2540788B2 true JP2540788B2 (ja) | 1996-10-09 |
Family
ID=16012632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17638094A Expired - Fee Related JP2540788B2 (ja) | 1994-07-28 | 1994-07-28 | 半導体装置の実装構造及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2540788B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3471531B2 (ja) * | 1996-08-08 | 2003-12-02 | 松下電器産業株式会社 | バンプ付きワークのボンディング方法 |
CN109411373A (zh) * | 2018-09-18 | 2019-03-01 | 中国工程物理研究院电子工程研究所 | 一种采用载体支撑实现多层基板三维堆叠的方法 |
-
1994
- 1994-07-28 JP JP17638094A patent/JP2540788B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0845982A (ja) | 1996-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0624053B1 (en) | Mounting device and method of connecting miniaturized electronic components by bump connections | |
US6514845B1 (en) | Solder ball contact and method | |
JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
JP2001332644A (ja) | 半導体装置及びインターポーザー、並びにこれらの製造方法 | |
US5975409A (en) | Ceramic ball grid array using in-situ solder stretch | |
WO2016033162A1 (en) | Coupling of an interposer to a package substrate | |
JP2001196534A (ja) | 半導体装置および半導体モジュール | |
JP2540788B2 (ja) | 半導体装置の実装構造及び方法 | |
JPH08288658A (ja) | Bgaパッケージ搭載用印刷配線基板 | |
JP2001196141A (ja) | 電気的コネクタハウジング | |
JPH11163044A (ja) | プリント配線板および電子部品実装方法 | |
JP4283091B2 (ja) | 電子部品の実装方法 | |
JPH11121896A (ja) | 回路配線基板及びその製造方法 | |
JPH08316619A (ja) | プリント配線板及びその製造方法 | |
JPH08274211A (ja) | 半導体装置 | |
JPH11186454A (ja) | Bga型集積回路部品、その製造方法およびその実装方法 | |
US20080061433A1 (en) | Methods and substrates to connect an electrical member to a substrate to form a bonded structure | |
JP3563170B2 (ja) | 半導体装置の製造方法 | |
JPH10242328A (ja) | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 | |
JP3270233B2 (ja) | 半導体装置 | |
JP3164486B2 (ja) | 半導体装置の実装方法 | |
JP3341616B2 (ja) | 半田バンプの形成方法 | |
JP2002329812A (ja) | 半導体パッケージ装置および半導体パッケージ装置実装用基板 | |
JP3239071B2 (ja) | ボール・グリッド・アレイ(bga)とその製造方法および電子装置 | |
JP2005005358A (ja) | 半導体モジュールの積層基板間接続構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960521 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 17 |
|
LAPS | Cancellation because of no payment of annual fees |