JP2001196534A - 半導体装置および半導体モジュール - Google Patents
半導体装置および半導体モジュールInfo
- Publication number
- JP2001196534A JP2001196534A JP2000003417A JP2000003417A JP2001196534A JP 2001196534 A JP2001196534 A JP 2001196534A JP 2000003417 A JP2000003417 A JP 2000003417A JP 2000003417 A JP2000003417 A JP 2000003417A JP 2001196534 A JP2001196534 A JP 2001196534A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- group
- connection terminals
- semiconductor device
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/148—Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 半田接合部における熱疲労による破断を防止
し、半田接合部の半田バンプの直径を大きくしても、半
田バンプ間の短絡を防止する。 【解決手段】 基板１１の開口部１２に、一対のＩＣパ
ッケージ１７が備えられ、横方向に導出された複数のス
トレートリード１９を有している。基板の上面及び下面
には、ストレートリードに対応して接続されるＩＣパッ
ケージ実装用ランド１３が配設され、さらに、それぞれ
のストレートリードが導出される延長線上に、外部接続
用端子としての外部接続用ランドが配設され、ストレー
トリードに対応して接続されている。外部接続用ランド
は、集積回路パッケージ側に配列された第１群の外部接
続用ランド１４ａと、この第１群の外部接続用ランドの
外側に配列された第２群の外部接続用ランド１４ｂとか
ら構成され、第１群の外部接続用ランドと第２群外部接
続用ランドとが千鳥状に配設されている。
し、半田接合部の半田バンプの直径を大きくしても、半
田バンプ間の短絡を防止する。 【解決手段】 基板１１の開口部１２に、一対のＩＣパ
ッケージ１７が備えられ、横方向に導出された複数のス
トレートリード１９を有している。基板の上面及び下面
には、ストレートリードに対応して接続されるＩＣパッ
ケージ実装用ランド１３が配設され、さらに、それぞれ
のストレートリードが導出される延長線上に、外部接続
用端子としての外部接続用ランドが配設され、ストレー
トリードに対応して接続されている。外部接続用ランド
は、集積回路パッケージ側に配列された第１群の外部接
続用ランド１４ａと、この第１群の外部接続用ランドの
外側に配列された第２群の外部接続用ランド１４ｂとか
ら構成され、第１群の外部接続用ランドと第２群外部接
続用ランドとが千鳥状に配設されている。
Description
【０００１】
【発明の属する技術分野】この発明は、薄型で高密度の
実装が可能な半導体装置および半導体モジュールに関
し、特に、耐ヒートサイクル性の向上および半田バンプ
間の短絡防止が可能な半導体装置および半導体モジュー
ルに関する。
実装が可能な半導体装置および半導体モジュールに関
し、特に、耐ヒートサイクル性の向上および半田バンプ
間の短絡防止が可能な半導体装置および半導体モジュー
ルに関する。
【０００２】
【従来の技術】図１０は、例えば特開平９−３２１２１
８号公報に示された従来の半導体装置の構成を示す平面
図、図１１は図１０の側面図である。図１０，図１１に
おいて、基板１１の上面上および下面上には、ＩＣパッ
ケージ実装用ランド１３が配設されている。さらに、Ｉ
Ｃパッケージ実装用ランド１３の外方において、基板１
１の上面上および下面上には、外部接続用端子としての
外部接続用ランド１４がＩＣパッケージ実装用ランド１
３に対応して配設されている。外部接続用ランド１４と
ＩＣパッケージ実装用ランド１３は、対応するもの同士
が基板１１上に設けられた配線１５により電気的に接続
されている。また外部接続用ランド１４は、基板１１の
上面側と下面側とで上下対応するもの同士が、例えばス
ルーホール内に設けられた導体などにより電気的に接続
されている。
８号公報に示された従来の半導体装置の構成を示す平面
図、図１１は図１０の側面図である。図１０，図１１に
おいて、基板１１の上面上および下面上には、ＩＣパッ
ケージ実装用ランド１３が配設されている。さらに、Ｉ
Ｃパッケージ実装用ランド１３の外方において、基板１
１の上面上および下面上には、外部接続用端子としての
外部接続用ランド１４がＩＣパッケージ実装用ランド１
３に対応して配設されている。外部接続用ランド１４と
ＩＣパッケージ実装用ランド１３は、対応するもの同士
が基板１１上に設けられた配線１５により電気的に接続
されている。また外部接続用ランド１４は、基板１１の
上面側と下面側とで上下対応するもの同士が、例えばス
ルーホール内に設けられた導体などにより電気的に接続
されている。
【０００３】基板１１の一方面側（図１１では下面側）
において、外部接続用ランド１４上には外部接続用の半
田バンプ１６が設けられている。ＩＣパッケージ１７
は、パッケージ本体１８と、該本体１８の左右側面から
横方向に直状に突出したストレートリード１９とを備え
ている。ストレートリード１９は対応するＩＣパッケー
ジ実装用ランド１３上に固定され電気的接続されること
により、基板１１に支持されている。このようにして、
半導体装置２４が構成されている。
において、外部接続用ランド１４上には外部接続用の半
田バンプ１６が設けられている。ＩＣパッケージ１７
は、パッケージ本体１８と、該本体１８の左右側面から
横方向に直状に突出したストレートリード１９とを備え
ている。ストレートリード１９は対応するＩＣパッケー
ジ実装用ランド１３上に固定され電気的接続されること
により、基板１１に支持されている。このようにして、
半導体装置２４が構成されている。
【０００４】この半導体装置２４の配設の手順は、次の
とおりである。即ち、まず基板１１の上面側にＩＣパッ
ケージ１７を位置決めし、リフローの手法でストレート
リード１９をＩＣパッケージ実装用ランド１３に半田付
けする。次に基板１１を裏返し、基板１１の下面側にも
同様にしてＩＣパッケージ１７を半田付けすると共に、
半田バンプ１６を外部接続用ランド１４に半田付けす
る。
とおりである。即ち、まず基板１１の上面側にＩＣパッ
ケージ１７を位置決めし、リフローの手法でストレート
リード１９をＩＣパッケージ実装用ランド１３に半田付
けする。次に基板１１を裏返し、基板１１の下面側にも
同様にしてＩＣパッケージ１７を半田付けすると共に、
半田バンプ１６を外部接続用ランド１４に半田付けす
る。
【０００５】次に、半導体モジュールの構成について説
明する。図１２は、図１０，図１１の半導体装置をマザ
ーボードに半田付けした従来の半導体モジュールの構成
を示す側面図である。図１２において、マザーボード２
０の上面上には、半導体装置２４を搭載するためのラン
ド２１が設けられている。通常、外部接続用ランド１４
の場合に比し、ランド２１の周辺部に寸法的な余裕を有
しているので、ランド２１の断面積は外部接続用ランド
１４の断面積より大きくしている。このランド２１上に
は、半田バンプ１６を介して、半導体装置２４が固定さ
れ電気的接続される。このようにして、半導体モジュー
ル２５が構成されている。
明する。図１２は、図１０，図１１の半導体装置をマザ
ーボードに半田付けした従来の半導体モジュールの構成
を示す側面図である。図１２において、マザーボード２
０の上面上には、半導体装置２４を搭載するためのラン
ド２１が設けられている。通常、外部接続用ランド１４
の場合に比し、ランド２１の周辺部に寸法的な余裕を有
しているので、ランド２１の断面積は外部接続用ランド
１４の断面積より大きくしている。このランド２１上に
は、半田バンプ１６を介して、半導体装置２４が固定さ
れ電気的接続される。このようにして、半導体モジュー
ル２５が構成されている。
【０００６】この半導体モジュール２５の接続固定の手
順は、次のとおりである。即ち、まずマザーボード２０
の上面側に、半導体装置２４を位置決めする。このと
き、半田バンプ１６とランド２１との当接部位には、半
田ペーストを供給しておく。そして、次に、半田ペース
トと半田バンプ１６を溶融させ、基板１１とマザーボー
ド２０とを接続固定する。
順は、次のとおりである。即ち、まずマザーボード２０
の上面側に、半導体装置２４を位置決めする。このと
き、半田バンプ１６とランド２１との当接部位には、半
田ペーストを供給しておく。そして、次に、半田ペース
トと半田バンプ１６を溶融させ、基板１１とマザーボー
ド２０とを接続固定する。
【０００７】次に、半導体モジュール２５の熱疲労寿命
を確認する為に、完成した半導体モジュール２５に、例
えば−４０℃から１２５℃の温度変化を、３０分毎に課
す温度サイクル試験が行われる。図１３は、該温度サイ
クル試験後の半導体装置２４とマザーボード２０との間
を半田バンプ１６およびランド２１を介して接合した断
面を示す説明図である。図１３において、マザーボード
２０に半導体装置２４を半田付けする場合、最初に接合
した半導体装置２４は下向きでリフローされるため、半
田バンプ１６が半導体装置２４の自重で引き伸ばされ、
次に接合する半導体装置２４は上向きでリフローされる
ため、半田バンプ１６が自重で圧縮される。
を確認する為に、完成した半導体モジュール２５に、例
えば−４０℃から１２５℃の温度変化を、３０分毎に課
す温度サイクル試験が行われる。図１３は、該温度サイ
クル試験後の半導体装置２４とマザーボード２０との間
を半田バンプ１６およびランド２１を介して接合した断
面を示す説明図である。図１３において、マザーボード
２０に半導体装置２４を半田付けする場合、最初に接合
した半導体装置２４は下向きでリフローされるため、半
田バンプ１６が半導体装置２４の自重で引き伸ばされ、
次に接合する半導体装置２４は上向きでリフローされる
ため、半田バンプ１６が自重で圧縮される。
【０００８】この現象は、マザーボード２０の上下面の
接続用ランド２１に、全く同じ開口寸法の図示されない
半田印刷マスクを用いて半田ペーストを塗布し、半田バ
ンプ１６を接合したとき、図１３に示すように、上側の
半田バンプ１６が押しつぶされて、半田ペーストと共に
所定の接合部位から広がり、リフローのときに隣接する
半田バンプ１６同士で短絡を起こす場合の原因となって
いた。
接続用ランド２１に、全く同じ開口寸法の図示されない
半田印刷マスクを用いて半田ペーストを塗布し、半田バ
ンプ１６を接合したとき、図１３に示すように、上側の
半田バンプ１６が押しつぶされて、半田ペーストと共に
所定の接合部位から広がり、リフローのときに隣接する
半田バンプ１６同士で短絡を起こす場合の原因となって
いた。
【０００９】また、下側の半田バンプ１６は、リフロー
の途中で半導体装置２４の自重で引き伸ばされて接合部
断面の断面積が小さくなる。その結果、温度サイクル試
験を行うと、半田接合部に熱疲労によるクラックが発生
し、破断する場合の原因となっていた。この熱疲労によ
る破断は、ランド２１の断面積より狭い断面積を有する
外部接続ランド１４と半田バンプ１６との接合境界面に
生じ易い。これは、接合境界面における接合部断面の断
面二次モーメント、即ち接合境界面における接合部断面
の直径と関係があり、接合部断面の断面積の小さい部分
で破断を生じる場合があった。
の途中で半導体装置２４の自重で引き伸ばされて接合部
断面の断面積が小さくなる。その結果、温度サイクル試
験を行うと、半田接合部に熱疲労によるクラックが発生
し、破断する場合の原因となっていた。この熱疲労によ
る破断は、ランド２１の断面積より狭い断面積を有する
外部接続ランド１４と半田バンプ１６との接合境界面に
生じ易い。これは、接合境界面における接合部断面の断
面二次モーメント、即ち接合境界面における接合部断面
の直径と関係があり、接合部断面の断面積の小さい部分
で破断を生じる場合があった。
【００１０】一方、半導体モジュール２５には、それぞ
れの熱膨張係数が異なるマザーボード２０、基板１１、
ＩＣパッケージ１７および回路部品が実装される。この
ため、製品の稼働中あるいは温度サイクル試験における
温度変化により、半田接合部には熱変形が発生する。熱
変形量は、異なる熱膨張係数の差および半田接合部間の
距離並びに温度差に比例するので、半田で固定されてい
る距離が一番長くなっている両端のＩＣパッケージ実装
用ランド１３に対応する外部接続ランド１４における半
田接合部に最も大きい熱変形が発生し、破断する場合に
はこの両端の半田接合部が早く破断していた。
れの熱膨張係数が異なるマザーボード２０、基板１１、
ＩＣパッケージ１７および回路部品が実装される。この
ため、製品の稼働中あるいは温度サイクル試験における
温度変化により、半田接合部には熱変形が発生する。熱
変形量は、異なる熱膨張係数の差および半田接合部間の
距離並びに温度差に比例するので、半田で固定されてい
る距離が一番長くなっている両端のＩＣパッケージ実装
用ランド１３に対応する外部接続ランド１４における半
田接合部に最も大きい熱変形が発生し、破断する場合に
はこの両端の半田接合部が早く破断していた。
【００１１】半田接合部に熱疲労によるクラックが発生
して破断することを防止するため、あるいは半田接合部
に熱変形に伴う破断を防止するためには、半田バンプ１
６の直径を大きくすることが考えられる。この半田バン
プ１６の直径を大きくする理由を説明する。半田バンプ
１６を、その直径Ｄを有する円柱モデルで近似して保持
可能な荷重を推定すると、円柱の中心線に荷重Ｗをかけ
た場合、円柱の全長のどの断面にも応力σ＝４×Ｗ／
（π×Ｄ×Ｄ）を生じる。リフローのときの温度、例え
ば２００℃前後の温度における半田の許容応力をσａと
すると、半田円柱（半田バンプ１６）１個の許容荷重Ｗ
＝σａ×π×Ｄ×Ｄ／４が得られる。この式から、半田
円柱１個の保持可能な荷重Ｗは、半田バンプ１６とラン
ド１４，２１との接合境界面部の直径Ｄの２乗に比例す
る。このため、支持可能な荷重を大きくする為には、半
田バンプ１６の直径Ｄを大きくする必要がある。
して破断することを防止するため、あるいは半田接合部
に熱変形に伴う破断を防止するためには、半田バンプ１
６の直径を大きくすることが考えられる。この半田バン
プ１６の直径を大きくする理由を説明する。半田バンプ
１６を、その直径Ｄを有する円柱モデルで近似して保持
可能な荷重を推定すると、円柱の中心線に荷重Ｗをかけ
た場合、円柱の全長のどの断面にも応力σ＝４×Ｗ／
（π×Ｄ×Ｄ）を生じる。リフローのときの温度、例え
ば２００℃前後の温度における半田の許容応力をσａと
すると、半田円柱（半田バンプ１６）１個の許容荷重Ｗ
＝σａ×π×Ｄ×Ｄ／４が得られる。この式から、半田
円柱１個の保持可能な荷重Ｗは、半田バンプ１６とラン
ド１４，２１との接合境界面部の直径Ｄの２乗に比例す
る。このため、支持可能な荷重を大きくする為には、半
田バンプ１６の直径Ｄを大きくする必要がある。
【００１２】
【発明が解決しようとする課題】上記のような従来の半
導体装置および半導体モジュールでは、半導体装置２４
のストレートリード１９に接続されるＩＣパッケージ実
装用ランド１３に対応する外部接続ランド１４が１列に
等ピッチで設けられていた。このため、外部接続ランド
１４に接続される半田バンプ１６の直径は、絶縁距離確
保のために最小幅を保持して半田バンプ１６間が短絡す
ることを防止しなければならないので、該ピッチの制約
をうけ、大きくすることができなかった。また、図１４
（ａ），図１４（ｂ）に示すように、外部接続ランド１
４とダミーランド１４ａとを配置しても、同様に該ピッ
チの制約をうけ、半田バンプ１６の直径を大きくするこ
とができなかった。
導体装置および半導体モジュールでは、半導体装置２４
のストレートリード１９に接続されるＩＣパッケージ実
装用ランド１３に対応する外部接続ランド１４が１列に
等ピッチで設けられていた。このため、外部接続ランド
１４に接続される半田バンプ１６の直径は、絶縁距離確
保のために最小幅を保持して半田バンプ１６間が短絡す
ることを防止しなければならないので、該ピッチの制約
をうけ、大きくすることができなかった。また、図１４
（ａ），図１４（ｂ）に示すように、外部接続ランド１
４とダミーランド１４ａとを配置しても、同様に該ピッ
チの制約をうけ、半田バンプ１６の直径を大きくするこ
とができなかった。
【００１３】このように、半田バンプ１６の直径を大き
くすることができないため、半田バンプ１６とランド１
４，２１との半田接合部における熱疲労による破断を防
止すること、あるいは熱変形に伴う半田接合部の破断を
防止することができないという問題点があった。
くすることができないため、半田バンプ１６とランド１
４，２１との半田接合部における熱疲労による破断を防
止すること、あるいは熱変形に伴う半田接合部の破断を
防止することができないという問題点があった。
【００１４】また、半田接合部の破断を防止するため
に、半田バンプ１６の直径を大きくすると、半田バンプ
１６同士が短絡するという問題点があった。
に、半田バンプ１６の直径を大きくすると、半田バンプ
１６同士が短絡するという問題点があった。
【００１５】また、リフローの途中で半導体モジュール
２５に実装された下向きの半導体装置２４の自重で引き
伸ばされ、接合部断面の断面積が小さくなった半田接合
部に熱疲労によるクラックが発生し、破断するのを防止
するために、パッケージ本体１８とマザーボード２０と
を接着剤で接着することも考えられるが、この場合には
接着工程の追加を必要とし、高価になるという問題点が
あった。
２５に実装された下向きの半導体装置２４の自重で引き
伸ばされ、接合部断面の断面積が小さくなった半田接合
部に熱疲労によるクラックが発生し、破断するのを防止
するために、パッケージ本体１８とマザーボード２０と
を接着剤で接着することも考えられるが、この場合には
接着工程の追加を必要とし、高価になるという問題点が
あった。
【００１６】この発明は、上述のような課題を解決する
為になされたもので、半田バンプとランドとの半田接合
部における熱疲労による破断を防止すること、あるいは
熱変形に伴う半田接合部の破断を防止することができる
半導体装置および半導体モジュールを得るものである。
為になされたもので、半田バンプとランドとの半田接合
部における熱疲労による破断を防止すること、あるいは
熱変形に伴う半田接合部の破断を防止することができる
半導体装置および半導体モジュールを得るものである。
【００１７】また、半田接合部の破断を防止するため
に、半田バンプの直径を大きくしても、半田バンプ間の
短絡を防止することができる半導体装置および半導体モ
ジュールを得るものである。
に、半田バンプの直径を大きくしても、半田バンプ間の
短絡を防止することができる半導体装置および半導体モ
ジュールを得るものである。
【００１８】さらにまた、半田接合部の破断するのを防
止するために、パッケージ本体とマザーボードとの接着
工程の追加を不要とすることができる半導体装置および
半導体モジュールを得るものである。
止するために、パッケージ本体とマザーボードとの接着
工程の追加を不要とすることができる半導体装置および
半導体モジュールを得るものである。
【００１９】
【課題を解決するための手段】この発明に係る半導体装
置においては、上面と下面とを有し、それぞれの端面が
相対向するように配置され、この端面間に空間を形成す
る少なくとも２つの基板と、それぞれのパッケージ本体
とこのパッケージ本体から導出された複数のリードとを
有し、空間に上側と下側とに配置された一対の集積回路
パッケージとを備えている。基板の上面と下面には、集
積回路パッケージの複数のリードの延長線上にそれぞれ
配設され、複数のリードに対応して接続される複数の外
部接続用端子が設けられ、当該複数の外部接続用端子
が、集積回路パッケージ側に配列された第１群の外部接
続用端子と、この第１群の外部接続用端子の外側に配列
された第２群の外部接続用端子とから構成され、第１群
の外部接続用端子と前記第２群外部接続用端子とが千鳥
状に配設されており、基板の上面と下面のうち、少なく
とも片面に、外部接続用端子に接続される外部接続用バ
ンプが設けられたものである。
置においては、上面と下面とを有し、それぞれの端面が
相対向するように配置され、この端面間に空間を形成す
る少なくとも２つの基板と、それぞれのパッケージ本体
とこのパッケージ本体から導出された複数のリードとを
有し、空間に上側と下側とに配置された一対の集積回路
パッケージとを備えている。基板の上面と下面には、集
積回路パッケージの複数のリードの延長線上にそれぞれ
配設され、複数のリードに対応して接続される複数の外
部接続用端子が設けられ、当該複数の外部接続用端子
が、集積回路パッケージ側に配列された第１群の外部接
続用端子と、この第１群の外部接続用端子の外側に配列
された第２群の外部接続用端子とから構成され、第１群
の外部接続用端子と前記第２群外部接続用端子とが千鳥
状に配設されており、基板の上面と下面のうち、少なく
とも片面に、外部接続用端子に接続される外部接続用バ
ンプが設けられたものである。
【００２０】また、第１群の外部接続用端子または第２
群の外部接続用端子におけるそれぞれの端子間の間隔
は、集積回路パッケージの対応するリード間の間隔の２
倍となるように構成したしたものである。
群の外部接続用端子におけるそれぞれの端子間の間隔
は、集積回路パッケージの対応するリード間の間隔の２
倍となるように構成したしたものである。
【００２１】また、外部接続用バンプの直径は、集積回
路パッケージの対応するリードの間隔の寸法を越えるよ
うに構成したものである。
路パッケージの対応するリードの間隔の寸法を越えるよ
うに構成したものである。
【００２２】また、基板には、第１群の外部接続用端子
および第２群の外部接続用端子の両端の端子の外側に、
集積回路パッケージに接続されないダミーの外部接続用
端子が配設されたものである。
および第２群の外部接続用端子の両端の端子の外側に、
集積回路パッケージに接続されないダミーの外部接続用
端子が配設されたものである。
【００２３】また、機能回路を構成したマザーボード上
に半導体装置を配設した半導体モジュールであって、半
導体装置は、上面と下面とを有し、それぞれの端面が相
対向するように配置され、この端面間に空間を形成する
少なくとも２つの基板と、それぞれのパッケージ本体と
このパッケージ本体から導出された複数のリードとを有
し、空間に上側と下側とに配置された一対の集積回路パ
ッケージとを備えている。基板の上面と下面には、集積
回路パッケージの複数のリードの延長線上にそれぞれ配
設され、複数のリードに対応して接続される複数の外部
接続用端子が設けられ、当該複数の外部接続用端子が、
集積回路パッケージ側に配列された第１群の外部接続用
端子と、この第１群の外部接続用端子の外側に配列され
た第２群の外部接続用端子とから構成され、第１群の外
部接続用端子と前記第２群外部接続用端子とが千鳥状に
配設されており、基板の上面と下面のうち、少なくとも
片面に、外部接続用端子に接続される外部接続用バンプ
が設けられており、半導体装置の外部接続用バンプがマ
ザーボードに接続されたものである。
に半導体装置を配設した半導体モジュールであって、半
導体装置は、上面と下面とを有し、それぞれの端面が相
対向するように配置され、この端面間に空間を形成する
少なくとも２つの基板と、それぞれのパッケージ本体と
このパッケージ本体から導出された複数のリードとを有
し、空間に上側と下側とに配置された一対の集積回路パ
ッケージとを備えている。基板の上面と下面には、集積
回路パッケージの複数のリードの延長線上にそれぞれ配
設され、複数のリードに対応して接続される複数の外部
接続用端子が設けられ、当該複数の外部接続用端子が、
集積回路パッケージ側に配列された第１群の外部接続用
端子と、この第１群の外部接続用端子の外側に配列され
た第２群の外部接続用端子とから構成され、第１群の外
部接続用端子と前記第２群外部接続用端子とが千鳥状に
配設されており、基板の上面と下面のうち、少なくとも
片面に、外部接続用端子に接続される外部接続用バンプ
が設けられており、半導体装置の外部接続用バンプがマ
ザーボードに接続されたものである。
【００２４】また、外部接続用バンプの一方は外部接続
用端子を構成する第１の接続用ランドに接続され、外部
接続用バンプの他方はマザーボードに形成された第２の
接続用ランドに接続されており、当該第１の接続用ラン
ドの直径と当該第２の接続用ランドの直径とを同じ寸法
にしたものである。
用端子を構成する第１の接続用ランドに接続され、外部
接続用バンプの他方はマザーボードに形成された第２の
接続用ランドに接続されており、当該第１の接続用ラン
ドの直径と当該第２の接続用ランドの直径とを同じ寸法
にしたものである。
【００２５】また、マザーボードの上面側と下面側との
両面に半導体装置が配設され、半導体装置に設けられた
それぞれの外部接続用バンプが当該マザーボードへ接続
されており、上面側の外部接続用バンプが前記マザーボ
ードに接続される第１の位置と、下面側の外部接続用バ
ンプが前記マザーボードに接続される第２の位置とが、
ずれるように配置したものである。
両面に半導体装置が配設され、半導体装置に設けられた
それぞれの外部接続用バンプが当該マザーボードへ接続
されており、上面側の外部接続用バンプが前記マザーボ
ードに接続される第１の位置と、下面側の外部接続用バ
ンプが前記マザーボードに接続される第２の位置とが、
ずれるように配置したものである。
【００２６】さらにまた、基板には、第１群の外部接続
用端子および第２群の外部接続用端子の両端の端子の外
側に、集積回路パッケージに接続されないダミーの外部
接続用端子が配設されており、基板の上面と下面のう
ち、少なくとも片面に、ダミーの外部接続用端子に外部
接続用バンプが配設されたものである。
用端子および第２群の外部接続用端子の両端の端子の外
側に、集積回路パッケージに接続されないダミーの外部
接続用端子が配設されており、基板の上面と下面のう
ち、少なくとも片面に、ダミーの外部接続用端子に外部
接続用バンプが配設されたものである。
【００２７】
【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１である半導体装置の平面図で、図２は図１
の側面図である。図１，図２において、この半導体装置
２４は上面と下面とを有した少なくとも２つの基板１１
を備えている。基板１１には、それぞれの端面が相対向
するように配置され、この端面間に空間を形成する開口
部１２が設けられている。開口部１２に上側と下側とに
配置された一対のＩＣパッケージ１７が備えられ、ＩＣ
パッケージ１７はパッケージ本体１８と、このパッケー
ジ本体１８からの左右側面から横方向に導出された複数
のストレートリード１９とを有している。
実施の形態１である半導体装置の平面図で、図２は図１
の側面図である。図１，図２において、この半導体装置
２４は上面と下面とを有した少なくとも２つの基板１１
を備えている。基板１１には、それぞれの端面が相対向
するように配置され、この端面間に空間を形成する開口
部１２が設けられている。開口部１２に上側と下側とに
配置された一対のＩＣパッケージ１７が備えられ、ＩＣ
パッケージ１７はパッケージ本体１８と、このパッケー
ジ本体１８からの左右側面から横方向に導出された複数
のストレートリード１９とを有している。
【００２８】各開口部１２の周縁において、基板１１の
上面及び下面には、ストレートリード１９に対応して接
続されるＩＣパッケージ実装用ランド１３が配設されて
いる。さらに、基板１１の上面及び下面には、それぞれ
のストレートリード１９が導出される延長線上に、外部
接続用端子としての外部接続用ランドが配設され、スト
レートリード１９に対応して接続されている。外部接続
用ランドは、集積回路パッケージ１７側に配列された第
１群の外部接続用ランド１４ａと、この第１群の外部接
続用ランド１４ａの外側に配列された第２群の外部接続
用ランド１４ｂとから構成され、第１群の外部接続用ラ
ンド１４ａと第２群外部接続用ランド１４ｂとが千鳥状
に配設されている。第１群の外部接続用ランド１４ａま
たは第２群外部接続用ランド１４ｂにおけるそれぞれの
端子間であるランド間の間隔は、ストレートリード１９
間の間隔の２倍となるように構成している。
上面及び下面には、ストレートリード１９に対応して接
続されるＩＣパッケージ実装用ランド１３が配設されて
いる。さらに、基板１１の上面及び下面には、それぞれ
のストレートリード１９が導出される延長線上に、外部
接続用端子としての外部接続用ランドが配設され、スト
レートリード１９に対応して接続されている。外部接続
用ランドは、集積回路パッケージ１７側に配列された第
１群の外部接続用ランド１４ａと、この第１群の外部接
続用ランド１４ａの外側に配列された第２群の外部接続
用ランド１４ｂとから構成され、第１群の外部接続用ラ
ンド１４ａと第２群外部接続用ランド１４ｂとが千鳥状
に配設されている。第１群の外部接続用ランド１４ａま
たは第２群外部接続用ランド１４ｂにおけるそれぞれの
端子間であるランド間の間隔は、ストレートリード１９
間の間隔の２倍となるように構成している。
【００２９】ＩＣパッケージ実装用ランド１３と外部接
続用ランド１４ａ，１４ｂとは、対応するもの同士が基
板１１上に設けられた配線１５により電気的に接続され
ている。外部接続用ランド１４ａ，１４ｂは、基板１１
の上面側と下面側とで上下対応するもの同士が、後述す
るスルーホール内に設けられた導体を介して電気的に接
続されている。また、基板１１の一方面側（図２では下
面側）において、外部接続用ランド１４ａ，１４ｂ上に
は外部接続用バンプ１６が接続されている。ストレート
リード１９は対応するＩＣパッケージ実装用ランド１３
上に固定され電気的接続されることにより、開口部１２
の周縁において基板１１に支持されている。このように
して、半導体装置２４が構成されている。
続用ランド１４ａ，１４ｂとは、対応するもの同士が基
板１１上に設けられた配線１５により電気的に接続され
ている。外部接続用ランド１４ａ，１４ｂは、基板１１
の上面側と下面側とで上下対応するもの同士が、後述す
るスルーホール内に設けられた導体を介して電気的に接
続されている。また、基板１１の一方面側（図２では下
面側）において、外部接続用ランド１４ａ，１４ｂ上に
は外部接続用バンプ１６が接続されている。ストレート
リード１９は対応するＩＣパッケージ実装用ランド１３
上に固定され電気的接続されることにより、開口部１２
の周縁において基板１１に支持されている。このように
して、半導体装置２４が構成されている。
【００３０】図３は図１の要部の説明図、図４は図３の
矢視ＩＶ−ＩＶ線から見た断面図である。図３，図４に
おいて、基板１１の上面上および下面上に対向してＩＣ
パッケージ実装用ランド１３の側面に形成されるスルー
ホールランド１０ｂには、基板１１とスルーホールラン
ド１０ｂを貫通するスルーホール１０ａが穿孔されてい
る。基板１１の上面側と下面側とで上下対応するもの同
士が、スルーホール１０ａの内壁表面に金、銀、銅、パ
ラジューム、半田等のメッキで形成された導電部材９を
介して電気的に接続されている。
矢視ＩＶ−ＩＶ線から見た断面図である。図３，図４に
おいて、基板１１の上面上および下面上に対向してＩＣ
パッケージ実装用ランド１３の側面に形成されるスルー
ホールランド１０ｂには、基板１１とスルーホールラン
ド１０ｂを貫通するスルーホール１０ａが穿孔されてい
る。基板１１の上面側と下面側とで上下対応するもの同
士が、スルーホール１０ａの内壁表面に金、銀、銅、パ
ラジューム、半田等のメッキで形成された導電部材９を
介して電気的に接続されている。
【００３１】ＩＣパッケージ本体１８の側面から横方向
に突出したストレートリード１９と、このストレートリ
ード１９に対応して接続される各外部接続ランド１４
ａ，１４ｂとは、ＩＣパッケージ実装用ランド１３とス
トレートリード１９とを接続する半田などからなる接合
材２０、ＩＣパッケージ実装用ランド１３、スルーホー
ルランド１０ｂおよび配線１５を介して接続されてい
る。また、これら（ストレートリード１９、接合材２
０、ＩＣパッケージ実装用ランド１３、スルーホールラ
ンド１０ｂ、配線１５、各外部接続ランド１４ａ，１４
ｂ）は、前述のように、基板１１の上面側と下面側とで
上下対応するもの同士が、スルーホール１０ａの導電部
材９を介して電気的に接続されている。
に突出したストレートリード１９と、このストレートリ
ード１９に対応して接続される各外部接続ランド１４
ａ，１４ｂとは、ＩＣパッケージ実装用ランド１３とス
トレートリード１９とを接続する半田などからなる接合
材２０、ＩＣパッケージ実装用ランド１３、スルーホー
ルランド１０ｂおよび配線１５を介して接続されてい
る。また、これら（ストレートリード１９、接合材２
０、ＩＣパッケージ実装用ランド１３、スルーホールラ
ンド１０ｂ、配線１５、各外部接続ランド１４ａ，１４
ｂ）は、前述のように、基板１１の上面側と下面側とで
上下対応するもの同士が、スルーホール１０ａの導電部
材９を介して電気的に接続されている。
【００３２】外部接続用ランド１４ａ，１４ｂは、間隔
Ｐ１で引き出されるストレートリード１９の引出線２２
ａ，２２ｂと、それと直交する間隔Ｐ２を有する直線２
３ａ，２３ｂとの交点ア，イ、即ち、各直線２３ａ，２
３ｂ上では、間隔が２×Ｐ１となるような交点ア，イに
千鳥状に配置されている。直線２３ａ上に配置される外
部接続用ランド１４ａを第１群の外部接続電極、直線２
３ｂ上に配置される外部接続用ランド１４ｂを第２群の
外部接続用電極という。
Ｐ１で引き出されるストレートリード１９の引出線２２
ａ，２２ｂと、それと直交する間隔Ｐ２を有する直線２
３ａ，２３ｂとの交点ア，イ、即ち、各直線２３ａ，２
３ｂ上では、間隔が２×Ｐ１となるような交点ア，イに
千鳥状に配置されている。直線２３ａ上に配置される外
部接続用ランド１４ａを第１群の外部接続電極、直線２
３ｂ上に配置される外部接続用ランド１４ｂを第２群の
外部接続用電極という。
【００３３】尚、基板１１の上面と下面には、スルーホ
ール１０ａ、ＩＣパッケージ実装用ランド１３、外部接
続用ランド１４ａ，１４ｂおよび接合材２０を除いて、
全面にソルダーレジスト８と呼ばれる液体状の絶縁性樹
脂が塗布され、基板表面の絶縁を行っている。（外部接
続用ランド１４には、ソルダーレジスト８で覆われる外
周部分と覆われない部分とが存在するが、ソルダーレジ
スト８で覆われない部分を、外部接続用ランド１４ａ，
１４ｂという。）
ール１０ａ、ＩＣパッケージ実装用ランド１３、外部接
続用ランド１４ａ，１４ｂおよび接合材２０を除いて、
全面にソルダーレジスト８と呼ばれる液体状の絶縁性樹
脂が塗布され、基板表面の絶縁を行っている。（外部接
続用ランド１４には、ソルダーレジスト８で覆われる外
周部分と覆われない部分とが存在するが、ソルダーレジ
スト８で覆われない部分を、外部接続用ランド１４ａ，
１４ｂという。）
【００３４】実施の形態１の半導体装置の配設の手順
は、次のとおりである。まず、基板１１の上面側のＩＣ
パッケージ実装用ランド１３に、図示されない半田印刷
マスクを用いて接合材２０を塗布する。次に、パッケー
ジ本体１８を基板１１の開口部１２に配置して、ＩＣパ
ッケージ１７をストレートリード１９に対応するＩＣパ
ッケージ実装用ランド１３に一致させて接合材２０上に
載置し、その後、リフローの手法でストレートリード１
９をＩＣパッケージ実装用ランド１３に半田付けする。
その後、基板１１を裏返し、基板１１の下面側にも同様
にしてＩＣパッケージ１７を半田付けすると共に、半田
バンプ１６を外部接続ランド１４に半田付けして半導体
装置２４が配設される。
は、次のとおりである。まず、基板１１の上面側のＩＣ
パッケージ実装用ランド１３に、図示されない半田印刷
マスクを用いて接合材２０を塗布する。次に、パッケー
ジ本体１８を基板１１の開口部１２に配置して、ＩＣパ
ッケージ１７をストレートリード１９に対応するＩＣパ
ッケージ実装用ランド１３に一致させて接合材２０上に
載置し、その後、リフローの手法でストレートリード１
９をＩＣパッケージ実装用ランド１３に半田付けする。
その後、基板１１を裏返し、基板１１の下面側にも同様
にしてＩＣパッケージ１７を半田付けすると共に、半田
バンプ１６を外部接続ランド１４に半田付けして半導体
装置２４が配設される。
【００３５】尚、実施の形態１に係わる半導体装置２４
を半導体モジュール以外の用途に用いる場合は、半田バ
ンプ１６を外部接続用ランド１４に接続する工程を省略
してもよい。
を半導体モジュール以外の用途に用いる場合は、半田バ
ンプ１６を外部接続用ランド１４に接続する工程を省略
してもよい。
【００３６】次に、半導体モジュールの構成について説
明する。図５は、図１，図２の半導体装置をマザーボー
ドに半田付けした半導体モジュールの一例を示す平面図
で、図６はその側面図である。図５，図６において、マ
ザーボード２０の上面上には、外部接続用ランド１４の
直径と同一寸法を有する接続ランド２１が設けられ、半
田バンプ１６を介して半導体装置２４を電気的に接続す
るとともに、機械的にも固定している。このようにし
て、半導体モジュール２５が構成される。外部接続用ラ
ンド１４の直径と接続ランド２１の直径とを同じ寸法に
することにより、外部接続用バンプとの接合部の熱疲労
強度を決定する接合部断面積が一定となるので、半導体
モジュールを構成する接合部に局部的に弱い部分が無く
なり、熱疲労寿命を伸ばすことが出来る。
明する。図５は、図１，図２の半導体装置をマザーボー
ドに半田付けした半導体モジュールの一例を示す平面図
で、図６はその側面図である。図５，図６において、マ
ザーボード２０の上面上には、外部接続用ランド１４の
直径と同一寸法を有する接続ランド２１が設けられ、半
田バンプ１６を介して半導体装置２４を電気的に接続す
るとともに、機械的にも固定している。このようにし
て、半導体モジュール２５が構成される。外部接続用ラ
ンド１４の直径と接続ランド２１の直径とを同じ寸法に
することにより、外部接続用バンプとの接合部の熱疲労
強度を決定する接合部断面積が一定となるので、半導体
モジュールを構成する接合部に局部的に弱い部分が無く
なり、熱疲労寿命を伸ばすことが出来る。
【００３７】この半導体モジュール２５の接続固定の手
順は、次のとおりである。まず、接続用ランド２１を設
けたマザーボード２０を準備する。次に、マザーボード
２０の上面側の接続用ランド２１に、図示されない半田
印刷マスク法、ディスペンサ法、転写法等を用いてフラ
ックス、あるいは、半田ペースト等を供給し、この供給
された箇所に半導体装置２４に設けられている半田バン
プ１６を載置し、リフローの手法で半田バンプ１６を接
続用ランド２１に半田付けする。その後、マザーボード
２０を裏返し、下面側にも同様にして半導体装置２４に
設けられている半田バンプ１６をを接続用ランド２１に
半田付けして半導体モジュール２５が接続固定される。
尚、下面側の接続用ランド２１に供給するフラックス、
あるいは、半田ペーストの量は、上面側の接続用ランド
２１に供給する量よりも少なくする。
順は、次のとおりである。まず、接続用ランド２１を設
けたマザーボード２０を準備する。次に、マザーボード
２０の上面側の接続用ランド２１に、図示されない半田
印刷マスク法、ディスペンサ法、転写法等を用いてフラ
ックス、あるいは、半田ペースト等を供給し、この供給
された箇所に半導体装置２４に設けられている半田バン
プ１６を載置し、リフローの手法で半田バンプ１６を接
続用ランド２１に半田付けする。その後、マザーボード
２０を裏返し、下面側にも同様にして半導体装置２４に
設けられている半田バンプ１６をを接続用ランド２１に
半田付けして半導体モジュール２５が接続固定される。
尚、下面側の接続用ランド２１に供給するフラックス、
あるいは、半田ペーストの量は、上面側の接続用ランド
２１に供給する量よりも少なくする。
【００３８】このように製作された半導体モジュール２
５は、図７，図８に示すような構成となる。図７は図６
に示す半導体モジュール２５の平面図で、図８は図７の
矢視ＶＩＩＩ−ＶＩＩＩ線からみた断面図である。マザ
ーボード２０の上面側と下面側との両面に配設される半
導体装置２４に設けられたそれぞれの外部接続用バンプ
１４ａ，１４ｂが、マザーボード２０へ接続されてお
り、上面側の外部接続用バンプ１４ａ，１４ｂがマザー
ボード２０に接続される位置（図７中、実線で表示）
と、下面側の外部接続用バンプが１４ａ，１４ｂマザー
ボード２０に接続される位置（図７中、破線で表示）と
が、ずれるように配置している。これは、例えば、図１
に示す半導体装置２４をマザーボード２０の両面に搭載
すると、図７中、実線で表示された位置と破線で表示し
た位置とがずれて配置される。
５は、図７，図８に示すような構成となる。図７は図６
に示す半導体モジュール２５の平面図で、図８は図７の
矢視ＶＩＩＩ−ＶＩＩＩ線からみた断面図である。マザ
ーボード２０の上面側と下面側との両面に配設される半
導体装置２４に設けられたそれぞれの外部接続用バンプ
１４ａ，１４ｂが、マザーボード２０へ接続されてお
り、上面側の外部接続用バンプ１４ａ，１４ｂがマザー
ボード２０に接続される位置（図７中、実線で表示）
と、下面側の外部接続用バンプが１４ａ，１４ｂマザー
ボード２０に接続される位置（図７中、破線で表示）と
が、ずれるように配置している。これは、例えば、図１
に示す半導体装置２４をマザーボード２０の両面に搭載
すると、図７中、実線で表示された位置と破線で表示し
た位置とがずれて配置される。
【００３９】図７，図８のような構成を備えた半導体モ
ジュール２５は、リフローの手法で半導体装置２４を半
田付け固定すると、マザーボード２０の上面に配置され
る第１群の外部電極１４ａの真裏には第２群の外部電極
１４ｂが配置されて、すべての電極１４ａ，１４ｂが、
上面側と下面側で重なることなく、ずれて配置される。
このようにマザーボード２０の上下面で重ならずに半田
接合部が分散して配置されるので、熱疲労による破断
を、より抑止できる半導体モジュールを得られる。
ジュール２５は、リフローの手法で半導体装置２４を半
田付け固定すると、マザーボード２０の上面に配置され
る第１群の外部電極１４ａの真裏には第２群の外部電極
１４ｂが配置されて、すべての電極１４ａ，１４ｂが、
上面側と下面側で重なることなく、ずれて配置される。
このようにマザーボード２０の上下面で重ならずに半田
接合部が分散して配置されるので、熱疲労による破断
を、より抑止できる半導体モジュールを得られる。
【００４０】次に、図３に示されたストレートリード１
９の間隔Ｐ１と、間隔Ｐ１で引き出されるストレートリ
ード１９の引出線２２ａ，２２ｂと、それと直交する間
隔Ｐ２について説明する。間隔Ｐ１と間隔Ｐ２とを等し
くした場合、第１群の外部接続電極である外部接続用ラ
ンド１４ａと、第２群の外部接続用電極である外部接続
用ランド１４ｂとの中心間隔は、間隔Ｐ１または間隔Ｐ
２の１．４１倍に広げることができる。
９の間隔Ｐ１と、間隔Ｐ１で引き出されるストレートリ
ード１９の引出線２２ａ，２２ｂと、それと直交する間
隔Ｐ２について説明する。間隔Ｐ１と間隔Ｐ２とを等し
くした場合、第１群の外部接続電極である外部接続用ラ
ンド１４ａと、第２群の外部接続用電極である外部接続
用ランド１４ｂとの中心間隔は、間隔Ｐ１または間隔Ｐ
２の１．４１倍に広げることができる。
【００４１】また、外部接続用ランド１４ａと外部接続
用ランド１４ｂとの中心間隔を、ストレートリード１９
の間隔Ｐ１の２倍とした場合、第１群の外部接続用ラン
ド１４ａと、第２群の外部接続用ランド１４ｂとの中心
間隔は、間隔Ｐ１の１．７３倍に小さくすることができ
る。表１は、このときの半田バンプ１６の直径、半田バ
ンプ１６間の隙間寸法および外部接続用ランド１４ａ，
１４ｂの直径を、一例として標準化した関係を示す説明
図である。
用ランド１４ｂとの中心間隔を、ストレートリード１９
の間隔Ｐ１の２倍とした場合、第１群の外部接続用ラン
ド１４ａと、第２群の外部接続用ランド１４ｂとの中心
間隔は、間隔Ｐ１の１．７３倍に小さくすることができ
る。表１は、このときの半田バンプ１６の直径、半田バ
ンプ１６間の隙間寸法および外部接続用ランド１４ａ，
１４ｂの直径を、一例として標準化した関係を示す説明
図である。
【００４２】
【表１】
【００４３】また、表２は、基板１１の幅寸法を大きく
せず、間隔Ｐ２を最小にする場合の、半田バンプ１６の
直径、半田バンプ１６間の隙間寸法および外部接続用ラ
ンド１４ａ，１４ｂの直径を、一例として標準化した関
係を示す説明図である。
せず、間隔Ｐ２を最小にする場合の、半田バンプ１６の
直径、半田バンプ１６間の隙間寸法および外部接続用ラ
ンド１４ａ，１４ｂの直径を、一例として標準化した関
係を示す説明図である。
【００４４】
【表２】
【００４５】表１，表２において、リードピッチは標準
の半導体パッケージ本体１８のストレートリード１９の
間隔、間隔１は同じ群における隣接する外部接続用ラン
ド間の間隔を示し、ストレートリード１９の間隔Ｐ１の
２倍で一定とする。間隔２は間隔Ｐ２を示し、必要に応
じて変化する。ランド直径は外部接続用ランド１４ａ，
１４ｂの直径寸法、バンプ直径は半田バンプ１６の直
径、そしてバンプ隙間は隣接する半田バンプ１６間の隙
間寸法をそれぞれ示す。
の半導体パッケージ本体１８のストレートリード１９の
間隔、間隔１は同じ群における隣接する外部接続用ラン
ド間の間隔を示し、ストレートリード１９の間隔Ｐ１の
２倍で一定とする。間隔２は間隔Ｐ２を示し、必要に応
じて変化する。ランド直径は外部接続用ランド１４ａ，
１４ｂの直径寸法、バンプ直径は半田バンプ１６の直
径、そしてバンプ隙間は隣接する半田バンプ１６間の隙
間寸法をそれぞれ示す。
【００４６】また、参考として、表３に、第１群の外部
接続用ランド１４ａと第２群の外部接続用ランド１４ｂ
とを、図３のように千鳥状に配設せず、外部接続用ラン
ドを１列に配置した場合の、半田バンプ１６の直径、半
田バンプ１６間の隙間寸法および外部接続用ランド１４
ａ，１４ｂの直径を、一例として標準化した関係の説明
図を示す。
接続用ランド１４ａと第２群の外部接続用ランド１４ｂ
とを、図３のように千鳥状に配設せず、外部接続用ラン
ドを１列に配置した場合の、半田バンプ１６の直径、半
田バンプ１６間の隙間寸法および外部接続用ランド１４
ａ，１４ｂの直径を、一例として標準化した関係の説明
図を示す。
【００４７】
【表３】
【００４８】外部接続用ランドを１列に配置した場合、
表３に示すように、Ｐ１＝０．４ｍｍのときバンプ隙間
は０．２ｍｍとなり、Ｐ１の１／２しか確保出来ない。
また、バンプ直径も０．２ｍｍとなり、ストレートリー
ド１９の間隔Ｐ１の１／２となる。ＳＲＡＭモジュール
に組み込まれる封止樹脂厚み寸法が１ｍｍのＴＳＯＰ
（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａ
ｇｅ）型半導体パッケージにおいて、リードの厚み寸法
が０．１２５ｍｍで、ストレートリード１９より上側に
突出する半導体パッケージ本体１８の封止樹脂と下側に
突出する封止樹脂の各寸法は、一般にストレートリード
１９が封止樹脂の中央部に配置されるので、（１―０．
１２５）／２＝０．４３７５ｍｍとなる。
表３に示すように、Ｐ１＝０．４ｍｍのときバンプ隙間
は０．２ｍｍとなり、Ｐ１の１／２しか確保出来ない。
また、バンプ直径も０．２ｍｍとなり、ストレートリー
ド１９の間隔Ｐ１の１／２となる。ＳＲＡＭモジュール
に組み込まれる封止樹脂厚み寸法が１ｍｍのＴＳＯＰ
（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａ
ｇｅ）型半導体パッケージにおいて、リードの厚み寸法
が０．１２５ｍｍで、ストレートリード１９より上側に
突出する半導体パッケージ本体１８の封止樹脂と下側に
突出する封止樹脂の各寸法は、一般にストレートリード
１９が封止樹脂の中央部に配置されるので、（１―０．
１２５）／２＝０．４３７５ｍｍとなる。
【００４９】この場合、半田バンプ１６の直径が０．４
３７５ｍｍ以下であれば、半導体パッケージ本体１８の
最外面がマザーボード２０に当接し、半田バンプ１６と
マザーボードとは隙間ができて実装できない。即ち、
０．４ｍｍ、０．３ｍｍおよび０．２ｍｍのバンプ直径
にそれぞれ対応するリードピッチが０．６５ｍｍ、０．
５ｍｍおよび０．４ｍｍであるＩＣパッケージ１７は、
マザーボードに実装できないという問題点があった。こ
の問題点を解決するために、従来は、図４に示すよう
に、リードの上下の半導体パッケージ本体１８の封止樹
脂の厚み寸法が異なるＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉ
ｐ）型の半導体パッケージの実装に限定されていた。
３７５ｍｍ以下であれば、半導体パッケージ本体１８の
最外面がマザーボード２０に当接し、半田バンプ１６と
マザーボードとは隙間ができて実装できない。即ち、
０．４ｍｍ、０．３ｍｍおよび０．２ｍｍのバンプ直径
にそれぞれ対応するリードピッチが０．６５ｍｍ、０．
５ｍｍおよび０．４ｍｍであるＩＣパッケージ１７は、
マザーボードに実装できないという問題点があった。こ
の問題点を解決するために、従来は、図４に示すよう
に、リードの上下の半導体パッケージ本体１８の封止樹
脂の厚み寸法が異なるＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉ
ｐ）型の半導体パッケージの実装に限定されていた。
【００５０】ＬＯＣ型の半導体パッケージに限らず全て
のＴＳＯＰ型半導体パッケージをメモリーモジュールに
実装するために、この発明の実施の形態１では、表１，
表２に示すように、リードピッチが最小の時でもバンプ
直径を０．４３７５ｍｍよりも大きく例えば、０．４５
ｍｍとしている。また、バンプ間短絡を抑止できる最小
のバンプ隙間は、経験的にバンプ直径の約６６％以上で
あれば問題ない（表１，表２において、バンプ直径の約
６６％である０．４ｍｍをバンプ隙間としたとき、バン
プ間短絡を防止できている。このことにより、バンプ隙
間は、バンプ直径の約６６％以上であれば問題な
い。）。また、半導体装置の小型化のために微細化され
たリードピッチ０．４０ｍｍにおいても、表３に示す従
来の方法であれば、バンプ直径０．２ｍｍのとき、バン
プ隙間０．２ｍｍであるのに比し、表１，表２に示すこ
の発明の実施の形態１によれば、バンプ直径をリードピ
ッチより大きい０．４５ｍｍを確保することができる。
のＴＳＯＰ型半導体パッケージをメモリーモジュールに
実装するために、この発明の実施の形態１では、表１，
表２に示すように、リードピッチが最小の時でもバンプ
直径を０．４３７５ｍｍよりも大きく例えば、０．４５
ｍｍとしている。また、バンプ間短絡を抑止できる最小
のバンプ隙間は、経験的にバンプ直径の約６６％以上で
あれば問題ない（表１，表２において、バンプ直径の約
６６％である０．４ｍｍをバンプ隙間としたとき、バン
プ間短絡を防止できている。このことにより、バンプ隙
間は、バンプ直径の約６６％以上であれば問題な
い。）。また、半導体装置の小型化のために微細化され
たリードピッチ０．４０ｍｍにおいても、表３に示す従
来の方法であれば、バンプ直径０．２ｍｍのとき、バン
プ隙間０．２ｍｍであるのに比し、表１，表２に示すこ
の発明の実施の形態１によれば、バンプ直径をリードピ
ッチより大きい０．４５ｍｍを確保することができる。
【００５１】このように、隣接する半田バンプ１６間の
隙間を確保して半田バンプ１６の直径を大きくできるの
で、半田バンプ１６と外部接続用ランド１４ａ，１４ｂ
との半田接合部における熱疲労による破断を防止するこ
と、あるいは熱変形に伴う半田接合部の破断を防止する
ことができ、また、半田バンプ間の短絡を防止すること
が可能となる。さらにまた、半田接合部の破断を防止す
ることができるので、パッケージ本体とマザーボードと
の接着工程の追加を不要とすることが可能となる。
隙間を確保して半田バンプ１６の直径を大きくできるの
で、半田バンプ１６と外部接続用ランド１４ａ，１４ｂ
との半田接合部における熱疲労による破断を防止するこ
と、あるいは熱変形に伴う半田接合部の破断を防止する
ことができ、また、半田バンプ間の短絡を防止すること
が可能となる。さらにまた、半田接合部の破断を防止す
ることができるので、パッケージ本体とマザーボードと
の接着工程の追加を不要とすることが可能となる。
【００５２】また、表３に示すように、外部接続用ラン
ドを１列に配置した場合、各々のリードピッチＰ１に対
して、バンプ直径とバンプ隙間寸法とが変化するので、
６種類のバンプ直径を有する半田バンプが必要であっ
た。しかし、表１若しくは表２に示すように、第１群の
外部接続用ランド１４ａと第２群の外部接続用ランド１
４ｂとを、図３のように千鳥状に配置した場合、０．６
５ｍｍ〜１．２７ｍｍの４種類のリードピッチＰ１に対
しては、バンプ直径を０．７５ｍｍの１種類にできるの
で、０．４５ｍｍ、０．６ｍｍ、０，７５ｍｍの３種類
のバンプ直径を有する半田バンプを準備するのみです
み、製造管理が容易になる。場合によってはリードピッ
チが０．４ｍｍから１．２７ｍｍの全ての半導体パッケ
ージをバンプ直径を０．４５ｍｍと１種類に統一する事
も可能であることは言うまでもない。
ドを１列に配置した場合、各々のリードピッチＰ１に対
して、バンプ直径とバンプ隙間寸法とが変化するので、
６種類のバンプ直径を有する半田バンプが必要であっ
た。しかし、表１若しくは表２に示すように、第１群の
外部接続用ランド１４ａと第２群の外部接続用ランド１
４ｂとを、図３のように千鳥状に配置した場合、０．６
５ｍｍ〜１．２７ｍｍの４種類のリードピッチＰ１に対
しては、バンプ直径を０．７５ｍｍの１種類にできるの
で、０．４５ｍｍ、０．６ｍｍ、０，７５ｍｍの３種類
のバンプ直径を有する半田バンプを準備するのみです
み、製造管理が容易になる。場合によってはリードピッ
チが０．４ｍｍから１．２７ｍｍの全ての半導体パッケ
ージをバンプ直径を０．４５ｍｍと１種類に統一する事
も可能であることは言うまでもない。
【００５３】尚、、パッケージ本体から横方向に導出さ
れるリードを、ストレートリードで示したが、曲がった
リードでもよく、上記と同様の作用効果を奏する。
れるリードを、ストレートリードで示したが、曲がった
リードでもよく、上記と同様の作用効果を奏する。
【００５４】また、半導体装置をマザーボードの上下面
に１段で搭載する方法を示したが、残りの外部接続用ラ
ンドに半田バンプを接続することにより、半導体装置を
２段ずつマザーボードの上下面に搭載する事が可能であ
り、上記と同様の作用効果を奏する。
に１段で搭載する方法を示したが、残りの外部接続用ラ
ンドに半田バンプを接続することにより、半導体装置を
２段ずつマザーボードの上下面に搭載する事が可能であ
り、上記と同様の作用効果を奏する。
【００５５】また、マザーボードの片面のみに半導体装
置を実装することも可能であり、上記と同様の作用効果
を奏するとともに、この場合はマザーボードの裏面に実
装する必要が無いので、加工工数と半導体装置が省略さ
れるので、より安価な半導体モジュールが得られる。
置を実装することも可能であり、上記と同様の作用効果
を奏するとともに、この場合はマザーボードの裏面に実
装する必要が無いので、加工工数と半導体装置が省略さ
れるので、より安価な半導体モジュールが得られる。
【００５６】実施の形態２．図９はこの発明の実施の形
態２である半導体装置の平面図である。図９において、
図１と同一符号は同じまたは同等であることを示し、そ
の説明を省略する。基板１１には、第１群の外部接続用
端子である外部接続用ランド１４ａ、および第２群の外
部接続用端子である外部接続用ランド１４ｂの両端の端
子の外側で、それぞれ一群の外部接続用ランド１４ａ，
１４ｂの延長線上に、集積回路パッケージ１８のストレ
ートリード１９に接続されないダミーの外部接続用端子
３０ａ、およびダミーの外部接続用端子３０ｂが配設さ
れている。このようにして、半導体装置３４が構成され
る。
態２である半導体装置の平面図である。図９において、
図１と同一符号は同じまたは同等であることを示し、そ
の説明を省略する。基板１１には、第１群の外部接続用
端子である外部接続用ランド１４ａ、および第２群の外
部接続用端子である外部接続用ランド１４ｂの両端の端
子の外側で、それぞれ一群の外部接続用ランド１４ａ，
１４ｂの延長線上に、集積回路パッケージ１８のストレ
ートリード１９に接続されないダミーの外部接続用端子
３０ａ、およびダミーの外部接続用端子３０ｂが配設さ
れている。このようにして、半導体装置３４が構成され
る。
【００５７】このような半導体装置３４によれば、ダミ
ーの外部接続用端子３０ａ，３０ｂにおける半田接合部
が、半田で固定されている距離を一番長くすることがで
きる。このため、実施の形態１では、半田で固定されて
いる距離が一番長くなっている両端の外部接続ランド１
４ａ，１４ｂにおける半田接合部に最も大きい熱変形が
発生し、破断する場合にはこの両端の半田接合部が早く
破断していたが、これを防止することができる。
ーの外部接続用端子３０ａ，３０ｂにおける半田接合部
が、半田で固定されている距離を一番長くすることがで
きる。このため、実施の形態１では、半田で固定されて
いる距離が一番長くなっている両端の外部接続ランド１
４ａ，１４ｂにおける半田接合部に最も大きい熱変形が
発生し、破断する場合にはこの両端の半田接合部が早く
破断していたが、これを防止することができる。
【００５８】半導体装置３４を、実施の形態１と同様
に、外部接続用ランド１４ａ，１４ｂおよびダミーの外
部接続用端子３０ａ，３０ｂに接続した半田バンプ１６
と、マザーボード２０に設けられた接続ランド２１とを
電気的に接続するとともに、機械的にも固定している。
このようにして、半導体モジュールが構成される。
に、外部接続用ランド１４ａ，１４ｂおよびダミーの外
部接続用端子３０ａ，３０ｂに接続した半田バンプ１６
と、マザーボード２０に設けられた接続ランド２１とを
電気的に接続するとともに、機械的にも固定している。
このようにして、半導体モジュールが構成される。
【００５９】このような実施の形態２による半導体モジ
ュールによれば、ダミーの外部接続用端子３０ａ，３０
ｂにおける半田接合部が、半田で固定されている距離が
一番長くなっているので、熱変形により破断する場合に
は、このダミーの外部接続用端子３０ａ，３０ｂにおけ
る両端の半田接合部が早く破断する。このため、両端の
外部接続ランド１４ａ，１４ｂにおける半田接合部の破
断を防止することができる。
ュールによれば、ダミーの外部接続用端子３０ａ，３０
ｂにおける半田接合部が、半田で固定されている距離が
一番長くなっているので、熱変形により破断する場合に
は、このダミーの外部接続用端子３０ａ，３０ｂにおけ
る両端の半田接合部が早く破断する。このため、両端の
外部接続ランド１４ａ，１４ｂにおける半田接合部の破
断を防止することができる。
【００６０】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
れているので、以下に示すような効果を奏する。
【００６１】基板の上面と下面には、集積回路パッケー
ジの複数のリードの延長線上にそれぞれ配設され、複数
のリードに対応して接続される複数の外部接続用端子が
設けられ、当該複数の外部接続用端子が、集積回路パッ
ケージ側に配列された第１群の外部接続用端子と、この
第１群の外部接続用端子の外側に配列された第２群の外
部接続用端子とから構成され、第１群の外部接続用端子
と前記第２群外部接続用端子とが千鳥状に配設されてお
り、基板の上面と下面のうち、少なくとも片面に、外部
接続用端子に接続される外部接続用バンプを設けること
により、隣接する外部接続用端子間の隙間を確保して外
部接続用バンプの直径を大きくできる。このため、外部
接続用端子と外部接続用バンプとの半田接合部における
熱疲労による破断を防止することができ、また、外部接
続用バンプ間の短絡を防止することが可能となる。
ジの複数のリードの延長線上にそれぞれ配設され、複数
のリードに対応して接続される複数の外部接続用端子が
設けられ、当該複数の外部接続用端子が、集積回路パッ
ケージ側に配列された第１群の外部接続用端子と、この
第１群の外部接続用端子の外側に配列された第２群の外
部接続用端子とから構成され、第１群の外部接続用端子
と前記第２群外部接続用端子とが千鳥状に配設されてお
り、基板の上面と下面のうち、少なくとも片面に、外部
接続用端子に接続される外部接続用バンプを設けること
により、隣接する外部接続用端子間の隙間を確保して外
部接続用バンプの直径を大きくできる。このため、外部
接続用端子と外部接続用バンプとの半田接合部における
熱疲労による破断を防止することができ、また、外部接
続用バンプ間の短絡を防止することが可能となる。
【００６２】また、第１群の外部接続用端子または第２
群の外部接続用端子におけるそれぞれの端子間の間隔
は、集積回路パッケージの対応するリード間の間隔の２
倍となるように構成することにより、外部接続用端子に
接続される外部接続用バンプ間の隙間を大きくとること
ができ、また、外部接続用バンプの直径を大きくするこ
とが可能となる。
群の外部接続用端子におけるそれぞれの端子間の間隔
は、集積回路パッケージの対応するリード間の間隔の２
倍となるように構成することにより、外部接続用端子に
接続される外部接続用バンプ間の隙間を大きくとること
ができ、また、外部接続用バンプの直径を大きくするこ
とが可能となる。
【００６３】また、外部接続用バンプの直径は、集積回
路パッケージの対応するリードの間隔の寸法を越えるよ
うに構成することにより、外部接続用端子と外部接続用
バンプとの半田接合部における熱疲労による破断を防止
することができる。
路パッケージの対応するリードの間隔の寸法を越えるよ
うに構成することにより、外部接続用端子と外部接続用
バンプとの半田接合部における熱疲労による破断を防止
することができる。
【００６４】また、基板には、第１群の外部接続用端子
および第２群の外部接続用端子の両端の端子の外側に、
集積回路パッケージに接続されないダミーの外部接続用
端子が配設されることにより、ダミーの外部接続用端子
における半田接合部が、半田で固定されている距離を一
番長くすることができ、このため、第１群の外部接続用
端子および第２群の外部接続用端子の両端の端子におけ
る半田接合部に最も大きい熱変形が発生することを防止
することが可能となる。
および第２群の外部接続用端子の両端の端子の外側に、
集積回路パッケージに接続されないダミーの外部接続用
端子が配設されることにより、ダミーの外部接続用端子
における半田接合部が、半田で固定されている距離を一
番長くすることができ、このため、第１群の外部接続用
端子および第２群の外部接続用端子の両端の端子におけ
る半田接合部に最も大きい熱変形が発生することを防止
することが可能となる。
【００６５】また、機能回路を構成したマザーボード上
に半導体装置を配設した半導体モジュールであって、半
導体装置の基板の上面と下面には、集積回路パッケージ
の複数のリードの延長線上にそれぞれ配設され、複数の
リードに対応して接続される複数の外部接続用端子が設
けられ、当該複数の外部接続用端子が、集積回路パッケ
ージ側に配列された第１群の外部接続用端子と、この第
１群の外部接続用端子の外側に配列された第２群の外部
接続用端子とから構成され、第１群の外部接続用端子と
前記第２群外部接続用端子とが千鳥状に配設されてお
り、基板の上面と下面のうち、少なくとも片面に、外部
接続用端子に接続される外部接続用バンプが設けられて
おり、半導体装置の外部接続用バンプがマザーボードに
接続されることにより、隣接する外部接続用端子間の隙
間を確保して外部接続用バンプの直径を大きくできる。
このため、外部接続用端子と外部接続用バンプとの半田
接合部における熱疲労による破断を防止することがで
き、また、外部接続用バンプ間の短絡を防止することが
可能となる。
に半導体装置を配設した半導体モジュールであって、半
導体装置の基板の上面と下面には、集積回路パッケージ
の複数のリードの延長線上にそれぞれ配設され、複数の
リードに対応して接続される複数の外部接続用端子が設
けられ、当該複数の外部接続用端子が、集積回路パッケ
ージ側に配列された第１群の外部接続用端子と、この第
１群の外部接続用端子の外側に配列された第２群の外部
接続用端子とから構成され、第１群の外部接続用端子と
前記第２群外部接続用端子とが千鳥状に配設されてお
り、基板の上面と下面のうち、少なくとも片面に、外部
接続用端子に接続される外部接続用バンプが設けられて
おり、半導体装置の外部接続用バンプがマザーボードに
接続されることにより、隣接する外部接続用端子間の隙
間を確保して外部接続用バンプの直径を大きくできる。
このため、外部接続用端子と外部接続用バンプとの半田
接合部における熱疲労による破断を防止することがで
き、また、外部接続用バンプ間の短絡を防止することが
可能となる。
【００６６】また、外部接続用バンプの一方は外部接続
用端子を構成する第１の接続用ランドに接続され、外部
接続用バンプの他方はマザーボードに形成された第２の
接続用ランドに接続されており、当該第１の接続用ラン
ドの直径と当該第２の接続用ランドの直径とを同じ寸法
にすることにより、外部接続用バンプとの接合部の熱疲
労強度を決定する接合部断面積が一定と成ることで、半
導体モジュールを構成する接合部に局部的に弱い部分が
無くなり、熱疲労寿命を伸ばすことが出来る。
用端子を構成する第１の接続用ランドに接続され、外部
接続用バンプの他方はマザーボードに形成された第２の
接続用ランドに接続されており、当該第１の接続用ラン
ドの直径と当該第２の接続用ランドの直径とを同じ寸法
にすることにより、外部接続用バンプとの接合部の熱疲
労強度を決定する接合部断面積が一定と成ることで、半
導体モジュールを構成する接合部に局部的に弱い部分が
無くなり、熱疲労寿命を伸ばすことが出来る。
【００６７】また、マザーボードの上面側と下面側との
両面に配設される半導体装置に設けられたそれぞれの外
部接続用バンプが当該マザーボードへ接続されており、
上面側の外部接続用バンプがマザーボードに接続される
第１の位置と、下面側の外部接続用バンプがマザーボー
ドに接続される第２の位置とが、ずれるように配置する
ことにより、マザーボードの上下面で重ならずに半田接
合部が分散して配置されるので、熱疲労による破断を、
より抑止できる。
両面に配設される半導体装置に設けられたそれぞれの外
部接続用バンプが当該マザーボードへ接続されており、
上面側の外部接続用バンプがマザーボードに接続される
第１の位置と、下面側の外部接続用バンプがマザーボー
ドに接続される第２の位置とが、ずれるように配置する
ことにより、マザーボードの上下面で重ならずに半田接
合部が分散して配置されるので、熱疲労による破断を、
より抑止できる。
【００６８】さらにまた、基板には、第１群の外部接続
用端子および第２群の外部接続用端子の両端の端子の外
側に、集積回路パッケージに接続されないダミーの外部
接続用端子が配設されており、基板の上面と下面のう
ち、少なくとも片面に、ダミーの外部接続用端子に外部
接続用バンプが配設されることにより、ダミーの外部接
続用端子における半田接合部が、半田で固定されている
距離を一番長くすることができ、このため、第１群の外
部接続用端子および第２群の外部接続用端子の両端の端
子における半田接合部に最も大きい熱変形が発生するこ
とを防止することが可能となる。
用端子および第２群の外部接続用端子の両端の端子の外
側に、集積回路パッケージに接続されないダミーの外部
接続用端子が配設されており、基板の上面と下面のう
ち、少なくとも片面に、ダミーの外部接続用端子に外部
接続用バンプが配設されることにより、ダミーの外部接
続用端子における半田接合部が、半田で固定されている
距離を一番長くすることができ、このため、第１群の外
部接続用端子および第２群の外部接続用端子の両端の端
子における半田接合部に最も大きい熱変形が発生するこ
とを防止することが可能となる。
【図１】 図１はこの発明の実施の形態１を示す半導体
装置の平面図である。
装置の平面図である。
【図２】 図２は図１の側面図である。
【図３】 図３は図１の要部の説明図ある。
【図４】 図４は図３の矢視ＩＶ−ＩＶ線から見た断面
図である。
図である。
【図５】 図５は図１，図２の半導体装置をマザーボー
ドに半田付けした半導体モジュールの一例を示す平面図
である。
ドに半田付けした半導体モジュールの一例を示す平面図
である。
【図６】 図６は図５の側面図である。
【図７】 図７は図６に示す半導体モジュール２５の平
面図である。
面図である。
【図８】 図８は図７の矢視ＶＩＩＩ−ＶＩＩＩ線から
みた断面図である。
みた断面図である。
【図９】 図９はこの発明の実施の形態２である半導体
装置の平面図である。
装置の平面図である。
【図１０】 図１０は従来の半導体装置の構成を示す平
面図である。
面図である。
【図１１】 図１１は図１０の側面図である。
【図１２】 図１２は、図１０，図１１の半導体装置を
マザーボードに半田付けした従来の半導体モジュールの
構成を示す側面図である。
マザーボードに半田付けした従来の半導体モジュールの
構成を示す側面図である。
【図１３】 図１３は、温度サイクル試験後の半導体装
置とマザーボードとの間を半田バンプおよびランドを介
して接合した断面を示す説明図である。
置とマザーボードとの間を半田バンプおよびランドを介
して接合した断面を示す説明図である。
【図１４】 図１４（ａ），図１４（ｂ）は、従来の他
の半導体装置の構成を示す平面図である。
の半導体装置の構成を示す平面図である。
１１ 基板 １２ 開口部（空間） １４ａ 第１群の外部接続用ランド（第１群の外部接続
用端子／第１の接続用ランド） １４ｂ 第２群の外部接続用ランド（第２群の外部接続
用端子／第１の接続用ランド） １６ 半田バンプ（外部接続用バンプ） １７ ＩＣパッケージ（集積回路パッケージ） １８ パッケージ本体 １９ ストレートリード（リード） ２０ マザーボード ２１ 接続用ランド（第２の接続用ランド） ２４，３４ 半導体装置 ２５ 半導体モジュール ３０ａ，３０ｂ ダミーの外部接続用ランド
用端子／第１の接続用ランド） １４ｂ 第２群の外部接続用ランド（第２群の外部接続
用端子／第１の接続用ランド） １６ 半田バンプ（外部接続用バンプ） １７ ＩＣパッケージ（集積回路パッケージ） １８ パッケージ本体 １９ ストレートリード（リード） ２０ マザーボード ２１ 接続用ランド（第２の接続用ランド） ２４，３４ 半導体装置 ２５ 半導体モジュール ３０ａ，３０ｂ ダミーの外部接続用ランド
Claims (8)
- 【請求項１】 上面と下面とを有し、それぞれの端面が
相対向するように配置され、この端面間に空間を形成す
る少なくとも２つの基板と、 それぞれのパッケージ本体とこのパッケージ本体から導
出された複数のリードとを有し、前記空間に上側と下側
とに配置された一対の集積回路パッケージとを備え、 前記基板の上面と下面には、前記集積回路パッケージの
前記複数のリードの延長線上にそれぞれ配設され、前記
複数のリードに対応して接続される複数の外部接続用端
子が設けられ、当該複数の外部接続用端子が、前記集積
回路パッケージ側に配列された第１群の外部接続用端子
と、この第１群の外部接続用端子の外側に配列された第
２群の外部接続用端子とから構成され、前記第１群の外
部接続用端子と前記第２群外部接続用端子とが千鳥状に
配設されており、 前記基板の上面と下面のうち、少なくとも片面に、前記
外部接続用端子に接続される外部接続用バンプが設けら
れたことを特徴とする半導体装置。 - 【請求項２】 第１群の外部接続用端子または第２群の
外部接続用端子におけるそれぞれの端子間の間隔は、集
積回路パッケージの対応するリード間の間隔の２倍とな
るように構成したことを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 外部接続用バンプの直径は、集積回路パ
ッケージの対応するリードの間隔の寸法を越えるように
構成したことを特徴とする請求項１記載の半導体装置。 - 【請求項４】 基板には、第１群の外部接続用端子およ
び第２群の外部接続用端子の両端の端子の外側に、集積
回路パッケージに接続されないダミーの外部接続用端子
が配設されたことを特徴とする請求項１〜３のいずれか
１項に記載の半導体装置。 - 【請求項５】 機能回路を構成したマザーボード上に半
導体装置を配設した半導体モジュールであって、 前記半導体装置は、上面と下面とを有し、それぞれの端
面が相対向するように配置され、この端面間に空間を形
成する少なくとも２つの基板と、 それぞれのパッケージ本体とこのパッケージ本体から導
出された複数のリードとを有し、前記空間に上側と下側
とに配置された一対の集積回路パッケージとを備え、 前記基板の上面と下面には、前記集積回路パッケージの
前記複数のリードの延長線上にそれぞれ配設され、前記
複数のリードに対応して接続される複数の外部接続用端
子が設けられ、当該複数の外部接続用端子が、前記集積
回路パッケージ側に配列された第１群の外部接続用端子
と、この第１群の外部接続用端子の外側に配列された第
２群の外部接続用端子とから構成され、前記第１群の外
部接続用端子と前記第２群外部接続用端子とが千鳥状に
配設されており、 前記基板の上面と下面のうち、少なくとも片面に、前記
外部接続用端子に接続される外部接続用バンプが設けら
れており、 前記半導体装置の前記外部接続用バンプが、前記マザー
ボードに接続されたことを特徴とする半導体モジュー
ル。 - 【請求項６】 外部接続用バンプの一方は外部接続用端
子を構成する第１の接続用ランドに接続され、外部接続
用バンプの他方はマザーボードに形成された第２の接続
用ランドに接続されており、当該第１の接続用ランドの
直径と当該第２の接続用ランドの直径とを同じ寸法にし
たことを特徴とする請求項５記載の半導体モジュール。 - 【請求項７】 マザーボードの上面側と下面側との両面
に半導体装置が配設され、前記半導体装置に設けられた
それぞれの外部接続用バンプが当該マザーボードへ接続
されており、前記上面側の外部接続用バンプが前記マザ
ーボードに接続される第１の位置と、前記下面側の外部
接続用バンプが前記マザーボードに接続される第２の位
置とが、ずれるように配置したことを特徴とする請求項
５または６記載の半導体モジュール。 - 【請求項８】 基板には、第１群の外部接続用端子およ
び第２群の外部接続用端子の両端の端子の外側に、集積
回路パッケージに接続されないダミーの外部接続用端子
が配設されており、 前記基板の上面と下面のうち、少なくとも片面に、前記
ダミーの外部接続用端子に外部接続用バンプが配設され
たことを特徴とする請求項５〜７のいずれか１項に記載
の半導体モジュール。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000003417A JP2001196534A (ja) | 2000-01-12 | 2000-01-12 | 半導体装置および半導体モジュール |
| US09/604,658 US6492714B1 (en) | 2000-01-12 | 2000-06-27 | Semiconductor device and semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000003417A JP2001196534A (ja) | 2000-01-12 | 2000-01-12 | 半導体装置および半導体モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001196534A true JP2001196534A (ja) | 2001-07-19 |
Family
ID=18532365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000003417A Pending JP2001196534A (ja) | 2000-01-12 | 2000-01-12 | 半導体装置および半導体モジュール |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6492714B1 (ja) |
| JP (1) | JP2001196534A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020065045A (ko) * | 2001-02-05 | 2002-08-13 | 삼성전자 주식회사 | 확장 패드들을 포함하는 반도체 칩 패키지 |
| US20030040166A1 (en) * | 2001-05-25 | 2003-02-27 | Mark Moshayedi | Apparatus and method for stacking integrated circuits |
| US20030067082A1 (en) * | 2001-05-25 | 2003-04-10 | Mark Moshayedi | Apparatus and methods for stacking integrated circuit devices with interconnected stacking structure |
| DE10131939B4 (de) * | 2001-07-02 | 2014-12-11 | Qimonda Ag | Elektronische Leiterplatte mit mehreren bauartgleichen gehäusegefaßten Halbleiterspeichern |
| JP2003100947A (ja) * | 2001-09-20 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置及び半導体装置モジュール |
| TW523889B (en) * | 2002-01-09 | 2003-03-11 | Advanced Semiconductor Eng | Semiconductor packaged device |
| SG121707A1 (en) * | 2002-03-04 | 2006-05-26 | Micron Technology Inc | Method and apparatus for flip-chip packaging providing testing capability |
| JP3856130B2 (ja) * | 2002-10-11 | 2006-12-13 | セイコーエプソン株式会社 | 半導体装置 |
| JP4255842B2 (ja) * | 2004-01-09 | 2009-04-15 | パナソニック株式会社 | 半導体装置 |
| CN102985891B (zh) | 2010-05-20 | 2016-05-25 | 萨尔曼·萨基德 | 一种用于平板设备及键盘的组合式支架保护套 |
| CN103441114A (zh) * | 2013-08-16 | 2013-12-11 | 无锡万银半导体科技有限公司 | 一种半导体封装结构 |
| KR102414185B1 (ko) * | 2015-06-16 | 2022-06-28 | 삼성전자주식회사 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW338180B (en) | 1996-03-29 | 1998-08-11 | Mitsubishi Electric Corp | Semiconductor and its manufacturing method |
| KR19980020726A (ko) * | 1996-09-11 | 1998-06-25 | 김광호 | 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법 |
| JP2765571B2 (ja) | 1996-09-17 | 1998-06-18 | 株式会社日立製作所 | マルチチップモジュール |
| JP2870528B1 (ja) | 1997-10-01 | 1999-03-17 | 日本電気株式会社 | ３次元メモリモジュール |
| JP3055619B2 (ja) * | 1998-04-30 | 2000-06-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
-
2000
- 2000-01-12 JP JP2000003417A patent/JP2001196534A/ja active Pending
- 2000-06-27 US US09/604,658 patent/US6492714B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6492714B1 (en) | 2002-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001339043A (ja) | 半導体装置及びそれを用いた半導体モジュール | |
| KR0157284B1 (ko) | 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지 | |
| KR100541649B1 (ko) | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 | |
| JP2001332644A (ja) | 半導体装置及びインターポーザー、並びにこれらの製造方法 | |
| US6222738B1 (en) | Packaging structure for a semiconductor element flip-chip mounted on a mounting board having staggered bump connection location on the pads and method thereof | |
| JP2001196534A (ja) | 半導体装置および半導体モジュール | |
| JP2005101031A (ja) | 半導体集積回路装置、及び電子機器 | |
| JP2000232180A (ja) | 配線基板および半導体装置 | |
| WO2007080863A1 (ja) | 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造 | |
| JPH0258793B2 (ja) | ||
| JPH0563138A (ja) | 半導体集積回路装置 | |
| JPH04280667A (ja) | 高集積半導体装置 | |
| JP3334958B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| KR100396869B1 (ko) | 연성인쇄회로기판의 접합방법 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JP2837521B2 (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JPH08274211A (ja) | 半導体装置 | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP3508739B2 (ja) | インターポーザ基板 | |
| JP3279765B2 (ja) | セラミックパッケージ | |
| JP2540788B2 (ja) | 半導体装置の実装構造及び方法 | |
| JP2008147427A (ja) | 電子部品装置及び電子部品の実装方法 | |
| JP2002329812A (ja) | 半導体パッケージ装置および半導体パッケージ装置実装用基板 | |
| JP2885285B1 (ja) | 集積回路パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060228 |