JP2000232180A - 配線基板および半導体装置 - Google Patents

配線基板および半導体装置

Info

Publication number
JP2000232180A
JP2000232180A JP11032967A JP3296799A JP2000232180A JP 2000232180 A JP2000232180 A JP 2000232180A JP 11032967 A JP11032967 A JP 11032967A JP 3296799 A JP3296799 A JP 3296799A JP 2000232180 A JP2000232180 A JP 2000232180A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor chip
semiconductor device
wire
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11032967A
Other languages
English (en)
Other versions
JP3437477B2 (ja
Inventor
Yoshiki Soda
義樹 曽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP03296799A priority Critical patent/JP3437477B2/ja
Priority to TW089101644A priority patent/TW487996B/zh
Priority to US09/497,680 priority patent/US6403895B1/en
Priority to KR10-2000-0005974A priority patent/KR100411862B1/ko
Publication of JP2000232180A publication Critical patent/JP2000232180A/ja
Application granted granted Critical
Publication of JP3437477B2 publication Critical patent/JP3437477B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】 【課題】 半導体チップ１１がパッケージサイズに比べ
て小さい場合でも、ワイヤ長さを短縮し、ワイヤ６同士
の接触を回避することができる安価で歩留りの高い配線
基板および半導体装置を提供する。 【解決手段】 半導体装置は、半導体チップ１１の搭載
面側の表面に、外部端子搭載用貫通孔３を覆うランド４
ａが各配線２ａ毎に設けられた配線パターン２を備え、
各配線２ａと半導体チップ１１とをワイヤボンディング
により電気的に接続するための第２パッド５が、各配線
２ａ毎に複数形成されていると共にそのうち少なくとも
１つは上記ランド４ａ・４ａ間に形成されている配線基
板を備えている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置のパッ
ケージ、特に、ＢＧＡ(Ball Grid Array) タイプの半導
体装置のパッケージに用いられる配線基板および該配線
基板を備えた半導体装置に関するものである。
【０００２】
【従来の技術】従来、ＢＧＡタイプでかつボンディング
ワイヤを用いたタイプの樹脂封止型半導体装置は、図８
（ａ）・（ｂ）に示すように、半導体チップ７１搭載面
側の表面に配線パターン７２が設けられた基板７３上
に、半導体チップ７１を回路形成面側を上向きに搭載
し、上記配線パターン７２における各配線端部に設けら
れた、半導体チップ７１との接続用の電極端子である金
属細線接続用電極パッド７４と、半導体チップ７１の出
力端子７１ａとを、金属製のワイヤ７５（細線）を用い
て接続することにより、基板７３上の配線パターン７２
と半導体チップ７１とを電気的に導通させた後、これら
半導体チップ７１、配線パターン７２、ワイヤ７５等を
覆う形で樹脂封止がなされている。該樹脂封止型半導体
装置は、基板７３における樹脂封止面とは反対面側に、
上記基板７３に設けられた貫通孔７３ａ（外部端子搭載
用貫通孔）を介して上記配線パターン７２における各配
線を外部回路と接続するための信号端子、即ち、外部端
子となる半田ボール７６を形成し、半導体チップ７１毎
に、樹脂封止型半導体装置外形サイズ（パッケージサイ
ズ）に切断して個片化することにより、最終製品とされ
る。
【０００３】このような樹脂封止型半導体装置におい
て、配線パターン７２を１層のメタルで形成する配線基
板を用いた樹脂封止型半導体装置は、外部端子数、つま
り外部に接続する必要のある信号端子数が多い場合でか
つ半導体チップ７１がパッケージサイズに比べて小さい
場合は、半導体チップ７１から上記基板７３上の金属細
線接続用パッド７４までの距離が長くなり、半導体チッ
プ７１と上記金属細線接続用電極パッド７４とを接合す
るワイヤ７５の長さ（ワイヤ長さ）が長くなる傾向にあ
る。この傾向は、例えば信号端子数が増加した場合等、
外部端子数が多くなり、樹脂封止型半導体装置の外形サ
イズが大きくなった場合、または、信号端子数が同一で
半導体チップ７１のサイズ（半導体チップサイズ）が縮
小された場合、その両方が行われた場合にさらに強くな
る。
【０００４】そして、このように樹脂封止型半導体装置
の外形サイズと半導体チップ７１のサイズとの違いが大
きくなり、ワイヤ７５の長さが長くなるにつれ、半導体
チップ７１に対するワイヤ７５の角度（ワイヤ角度）が
小さくなり、ワイヤ７５・７５間の間隔が狭くなる傾向
にある。このため、このような樹脂封止型半導体装置で
は、ワイヤボンディング後の樹脂封止工程においてワイ
ヤ７５同士の接触等の問題点が発生し易くなるという問
題点を有している。
【０００５】このように、外部端子数は、樹脂封止型半
導体装置の外形サイズを決定する最も大きな要因であ
り、樹脂封止型半導体装置の外形サイズと半導体チップ
７１のサイズとの違いによるワイヤ７５同士の接触の要
因となっているが、その他にも、樹脂封止型半導体装置
の外形サイズを決定する要因の一つとして、例えば、金
属細線接続用電極パッド数が挙げられる。
【０００６】上記金属細線接続用電極パッド数が多い場
合、例えば図８（ａ）に示すように金属細線接続用電極
パッド７４…を１列に配列しようとすると、これら金属
細線接続用電極パッド７４…が樹脂封止型半導体装置の
外形サイズ内に納まらず、これら金属細線接続用電極パ
ッド７４…を、樹脂封止型半導体装置の外形サイズの外
側の領域にまで配置する必要がある場合がある。このよ
うな場合、樹脂封止型半導体装置の外形サイズ自体を大
きく設定する必要があり、ワイヤ７５同士の接触等の問
題を招来する。
【０００７】一方、樹脂封止型半導体装置の所望の外形
サイズ内に上記金属細線接続用電極パッド７４…を全て
配列するために、隣り合う配線に設けられた金属細線接
続用電極パッド７４…の位置をずらして形成すること
で、上記金属細線接続用電極パッド７４…を複数列、例
えば２列に配列する方法が採用されることもあるが、こ
の場合、上記金属細線接続用電極パッド７４・７４間の
ピッチが小さくなり、該金属細線接続用電極パッド７４
近傍でのワイヤ７５同士の接触や、ワイヤボンディング
ツールの接触等の問題が生じるため、ワイヤ７５接続後
の樹脂封止工程におけるワイヤ７５同士の接触の問題を
解決するには至らない。特に、半導体チップ７１から上
記基板７３上の金属細線接続用電極パッド７４形成位置
までのワイヤ角度が小さくなった場合、さらにワイヤ７
５・７５間の距離が短くなり、ワイヤ７５同士の接触
や、ワイヤボンディングツールの接触の危険性が増加す
る傾向にある。
【０００８】また、外部端子数（信号端子数）が多い場
合、外部端子間ピッチが小さいと、例えばワイヤ長さや
ワイヤ角度等の制約により、上記金属細線接続用電極パ
ッド７４を、半導体チップ７１から直接ワイヤボンディ
ングすることは不可能な位置にしか配置できない場合が
ある。このような場合、半導体チップ７１から直接ワイ
ヤボンディングすることは不可能な位置に配置された金
属細線接続用電極パッド７４に接合された外部端子は、
信号端子として使用することは不可能である。
【０００９】このように、半導体チップサイズがパッケ
ージサイズと比較して相対的に小さい場合や金属細線接
続用電極パッド数が多い場合等にしばしば発生するワイ
ヤ同士の接触等の問題は、ワイヤ長さやワイヤ角度の制
約に起因している。
【００１０】また、金属細線接続用電極パッドを多数有
する配線パターンとして、例えば、実開平１−８４４６
０号公報には、配線パターンを変更することなく、形状
の異なる複数機種の半導体チップを同一基板に配列して
搭載することができる配線パターンが開示されている。
図９に示すように、該配線パターンは、半導体チップ８
１・８２・８３（チップ部品）が搭載された基板８４上
に、複数のラインＬ１…Ｌｎが形成され、各ラインＬ１
…Ｌｎの一端には、上記半導体チップ８１・８２・８３
の各出力端子８１ａ…・８２ａ…・８３ａ…とのワイヤ
ボンディングに用いられる複数個の金属細線接続用電極
パッドＰ１〜Ｐｎ・Ｑ１〜Ｑｎ（ボンディング用パッ
ド）が、各々のライン毎に形成されることで、各ライン
Ｌ１…Ｌｎが、各金属細線接続用電極パッドＰ１…Ｐｎ
を起点とし、金属細線接続用電極パッドＱ１…Ｑｎを中
継して発熱体に向けて平行に延在するように形成されて
いる。
【００１１】これにより、上記の配線パターンでは、搭
載する半導体チップ８１・８２・８３の形状に合わせ
て、例えば半導体チップ８１に対しては、該半導体チッ
プ８１の出力端子８１ａ…と、露出している前２列の金
属細線接続用電極パッドＰ１、Ｐ３…Ｐ2m-1およびＰ
２、Ｐ４…Ｐ2mとをワイヤボンディングにより接続し、
該半導体チップ部品８１よりも大きな半導体チップ８２
に対しては、該半導体チップ８２を、前２列の金属細線
接続用電極パッド列上に重ねて搭載し、該半導体チップ
８２の各出力端子８２ａ…と後方２列の金属細線接続用
電極パッドＱ2a-1、Ｑ2a＋1 …およびＱ2a、Ｑ2a＋2 …
とをワイヤボンディングにより接続することで、半導体
チップ８１・８２・８３の各出力端子８１ａ…・８２ａ
…・８３ａ…と金属細線接続用電極パッドＰ１〜Ｐｎ・
Ｑ１〜Ｑｎとのボンディング位置に自由度を与え、サイ
ズの異なる半導体チップ８１・８２・８３に対して最適
な金属細線接続用電極パッドを選択することが可能であ
る。
【００１２】そして、このように、上記の配線パターン
では、異なるサイズの半導体チップ８１・８２・８３毎
に最適な金属細線接続用電極パッドＰ１〜Ｐｎ・Ｑ１〜
Ｑｎを選択することで、半導体チップ８１・８２・８３
の各出力端子８１ａ…・８２ａ…・８３ａ…と配線パタ
ーンの金属細線接続用電極パッドＰ１〜Ｐｎ・Ｑ１〜Ｑ
ｎとを接統するワイヤ長さを短縮することができる。
【００１３】また、半導体チップの高集積化に伴う多ピ
ン化に対応し、ワイヤ長さによる制約を排除するため
に、特開平４−２４９２９号公報には、図１０に示すよ
うに、外部リードに接続される回路パターン９１のボン
ディング部（金属細線接続用電極パッド）９１ａと半導
体チップ９２の搭載部との中間に、一端側をボンディン
グワイヤ９３によって半導体チップ９２の出力端子９２
ａに接続し、他端側をボンディングワイヤ９３によって
前記回路パターン９１のボンディング部９１ａに接続す
るための中継回路パターン９４を上面に設けた中継基板
９５を設置したセラミックパッケージが開示されてい
る。
【００１４】上記のセラミックパッケージでは、半導体
チップ９２と回路パターン９１とが、これら半導体チッ
プ９２と回路パターン９１との間に設置された中継基板
９５上に設けられた中継回路パターン９４を介して接続
されるため、半導体チップ９２と回路パターン９１とを
直接ワイヤボンディングする場合と比較してボンディン
グワイヤ９３の長さが短縮され、多ピン化に対応するこ
とができるようになっている。
【００１５】
【発明が解決しようとする課題】しかしながら、ＢＧＡ
タイプの樹脂封止型半導体装置のパッケージの場合、前
記図８（ａ）・（ｂ）に示すように、その配線パターン
７２には、外部端子搭載用貫通孔７３ａ…を覆うランド
７２ａ…からなるランドパターン（ランド７２ａ…群）
が設けられている。
【００１６】このため、実開平１−８４４６０号公報に
示すように、各配線の一端に、複数個の金属細線接続用
電極パッドからなる金属細線接続用電極パッド列を形成
する構成を、図８（ａ）・（ｂ）に示すＢＧＡタイプの
樹脂封止型半導体装置に用いられている配線基板の配線
パターン７２に適用しようとすると、金属細線接続用電
極パッド７４…列は、上記ランドパターン（ランド７２
ａ群）から分離された領域に形成されることになる。こ
の結果、基板上の、ランドパターン形成領域以外の領域
を有効利用することができず、パッケージサイズの増大
を招来する。
【００１７】また、特開平４−２４９２９号公報に示す
セラミックパッケージは、図１０に示すように、ボンデ
ィングワイヤ９３の中継用に専用の中継基板９５を要す
るため、製造上の工程数およびコストの上昇を招く。
【００１８】本発明は上記従来の問題点に鑑みなされた
ものであり、その目的は、半導体チップがパッケージサ
イズに比べて小さい場合でも、ワイヤ長さを短縮し、ワ
イヤ同士の接触を回避することができる安価で歩留りの
高い配線基板および半導体装置を提供することにある。
【００１９】
【課題を解決するための手段】本発明の請求項１記載の
配線基板は、上記の目的を達成するために、半導体チッ
プ搭載面側の表面に、外部端子搭載用の貫通孔を覆うラ
ンドが各配線毎に設けられた配線パターンを備え、各配
線と半導体チップとをワイヤボンディングにより電気的
に接続するための電極端子（例えば四角形あるいは五角
形に形成された金属細線接続用電極パッド）が、各配線
毎に複数形成されていると共にそのうち少なくとも１つ
は、上記ランド間に形成されていることを特徴としてい
る。
【００２０】上記の構成によれば、上記電極端子が、各
配線毎に複数設けられていることで、各配線と半導体チ
ップとをワイヤボンディングにより電気的に接続するた
めの電極端子を、フレキシブルに変更することができ
る。しかも、上記電極端子を上記ランド間に設けること
で、半導体装置の外形サイズ（パッケージサイズ）の増
大を招来することなく、電極端子数を増加することがで
き、しかも、ワイヤボンディング時においてワイヤ同士
が接触しやすい部分の配線のレイアウトを容易に変更す
ることができ、ワイヤ同士の接触等のトラブルの発生を
防止することができる。
【００２１】従って、上記の構成によれば、例えば外部
端子数が多く、半導体装置の外形サイズ（パッケージサ
イズ）に対して半導体チップサイズが小さい場合でも、
半導体チップと配線基板に設けられた各配線とをワイヤ
ボンディングする際のワイヤ同士の接触を回避すること
ができる。また、上記の構成によれば、配線パターンと
は別に専用の中継基板等を形成する必要もなく、安価な
構成とすることができる。従って、安価で歩留りの高い
半導体装置を実現することができる配線基板を提供する
ことができる。
【００２２】本発明の請求項２記載の配線基板は、上記
の目的を達成するために、半導体チップ搭載面側の表面
に、外部端子搭載用の貫通孔を覆うランドが各配線毎に
設けられた配線パターンを備え、各配線と半導体チップ
とをワイヤボンディングにより電気的に接続するための
電極端子が、上記ランド間に形成されると共に、上記電
極端子と半導体チップとをワイヤボンディングにより電
気的に接続するための中継用の配線（例えば、両端に中
継用の金属細線接続用電極パッドを備えた配線）が、上
記配線パターンと上記半導体チップ搭載領域との間に設
けられていることを特徴としている。
【００２３】上記の構成によれば、例えば外部端子数が
多く、半導体チップが半導体装置の外形サイズ（パッケ
ージサイズ）に対して非常に小さい場合や、外部端子間
ピッチが狭く、上記電極端子の配置に自由度がない場
合、あるいは、全ての配線パターンを１層のメタルで形
成する場合等においても、半導体チップと各配線とをワ
イヤボンディングする際に、該ワイヤボンディングに用
いられるワイヤを短く形成することができ、ワイヤ同士
の接触を回避することができる。従って、上記の構成に
よれば、安価で歩留りの高い半導体装置を実現すること
ができる配線基板を提供することができる。
【００２４】本発明の請求項３記載の半導体装置は、上
記の目的を達成するために、請求項１または２記載の配
線基板を備えていることを特徴としている。
【００２５】上記の構成によれば、該半導体装置が上記
の配線基板を備えていることで、半導体チップがパッケ
ージサイズに比べて小さい場合でも、ワイヤ長さを短縮
し、ワイヤ同士の接触を回避することができる安価で歩
留りの高い半導体装置を提供することができる。
【００２６】
【発明の実施の形態】〔実施の形態１〕本発明の一実施
の形態について図１ないし図４に基づいて説明すれば、
以下の通りである。本実施の形態にかかる半導体装置
は、図１および図２に示すように、絶縁性材料からなる
基材部としてのベース基板１（絶縁基板）における半導
体チップ１１搭載面側に、半導体チップ１１と、マザー
ボード等の図示しない外部回路とを、該外部回路に接続
するための信号端子（以下、外部端子と記す）を介して
電気的に接続するための複数の配線２ａ…からなる配線
パターン２を備えた配線基板（回路基板）を備えてい
る。該配線基板において、上記配線パターン２は、ベー
ス基板１の半導体チップ１１搭載面側において露出した
構成を有している。
【００２７】また、上記ベース基板１には、各配線２ａ
毎に、上記外部端子を搭載するための外部端子搭載用貫
通孔３が形成されており、これら外部端子搭載用貫通孔
３…は、エリアアレイ（面格子）状に配列されている。
上記外部端子搭載用貫通孔３…の配線パターン２形成面
側端面には、配線パターン２の一部となる、外部端子接
続用配線パターンとして、外部端子を形成するためのラ
ンド４ａ…からなるランドパターン４（ランド４ａ…
群）が、エリアアレイ状に形成されている。上記ランド
４ａは、外部端子搭載用貫通孔３よりも大きく形成さ
れ、これにより、各外部端子搭載用貫通孔３を覆ってい
る。
【００２８】さらに、本実施の形態にかかる上記の半導
体装置は、上記外部端子搭載用貫通孔３…における配線
パターン２形成面側端面に、該外部端子搭載用貫通孔３
…内に形成された図示しない電極（例えばインナーリー
ド）を介して、外部端子となる、例えば半田ボール等の
導通用突起８が形成された構成を有している。
【００２９】また、上記配線パターン２の一部には、上
記配線パターン２における各配線２ａと半導体チップ１
１の出力端子としての第１パッド１２とをワイヤボンデ
ィングにより電気的に接続するための金属細線接続用電
極パッドとしての第２パッド５（電極端子）が、各配線
２ａ毎に複数設けられている。上記第２パッド５は、各
々の配線２ａに対し、エリアアレイ状に配列された外部
端子搭載用貫通孔３を覆うランドパターン４（ランド４
ａ…群）外、即ち、該ランドパターン４（ランド４ａ…
群）の最も外側（最外周）のランド４ａ…の外側、並び
に、該ランドパターン４内（即ち、該ランドパターン４
を構成する各ランド４ａ・４ａ間）に形成され、何れ
も、ワイヤボンディング可能な大きさを有している。
【００３０】これにより、本実施の形態にかかる半導体
装置では、上記半導体チップ１１と配線パターン２と
は、上記第１パッド１２と第２パッド５…とを、各々、
金属製のワイヤ６（金属細線）…によりワイヤボンディ
ングすることにより、電気的に接続される。
【００３１】図１に示す配線パターン２では、上記第２
チップ５は、各配線２ａ毎に、エリアアレイ状に配列さ
れた外部端子搭載用貫通孔３…を覆うランド４ａ…から
なるランドパターン４外に一つ、ランドパターン４内に
２つ形成された構造を有している。そして、各配線２ａ
は、上記第２チップ５…のうち、何れか１つの第２チッ
プ５と、半導体チップ１１の第１パッド１２とがワイヤ
６によりワイヤボンディングされることにより、半導体
チップ１１との電気的導電が図られている。各配線２ａ
における第２パッド５と半導体チップ１１における第１
パッド１２とのワイヤボンディングは、ワイヤ６同士の
接触の危険性が低くなるように、ワイヤ長さやワイヤ角
度を考慮して各配線２ａに設けられた第２パッド５…の
中から、自由に選択すればよい。
【００３２】このように、上記の半導体装置では、各々
の配線２ａに対し、第２パッド５…が、上記ランドパタ
ーン４外に１つ、並びに、上記ランドパターン４内に複
数形成されていることで、各配線２ａと半導体チップ１
１との電気的導通を確保するためのワイヤボンディング
に用いられるパッド位置（電極端子位置）を、フレキシ
ブルに変更することができる。この結果、ワイヤボンデ
ィング時においてワイヤ６同士が接触しやすい部分の配
線２ａのレイアウトを容易に変更することができ、半導
体装置のアセンブリ時に発生するワイヤ６同士の接触等
のトラブルの発生を防止することができる。
【００３３】上記ベース基板１に用いられる材料として
は、耐熱性、絶縁性、強度、寸法安定性に優れたもので
あれば、特に限定されるものではない。このような性質
を有する材料としては、具体的には、例えば、ポリイミ
ド、ポリアミド、ＢＴ（ビスマレイド・トリアジン）レ
ジン、エポキシ樹脂、ポリエステル、ガラスエポキシ、
ガラスポリイミド、セラミック等が挙げられるが、コス
ト面および加工の容易性から、ポリイミドを用いること
が好ましい。ポリイミドの絶縁抵抗は、５×１０13Ω程
度である。
【００３４】また、上記配線パターン２に用いられる材
料としては、導電性、耐熱性を有するものであれば、特
には限定されないが、一般的には金属材料が用いられ、
コスト面から、銅（Ｃｕ）が望ましい。厚さについて
は、特に規定するものではなく、一般的な配線パターン
と同様の厚さ、例えば、１２μｍ、１８μｍあるいは２
５μｍ程度に設定される。
【００３５】尚、半導体チップ１１と配線パターン２と
の間の絶縁性を確保するために、上記配線パターン２上
には、フィルム状の絶縁シートもしくはソルターレジス
ト等が形成されていても構わない。また、本発明にかか
る半導体装置は、図２に示すように、半導体チップ１
１、配線パターン２、ワイヤ６等を覆う形で、透光性樹
脂７により、上記配線基板の樹脂封止がなされている。
尚、図１では、記載の便宜上、上記透光性樹脂７の図示
を省略する。該透光性樹脂７には、例えば、従来樹脂封
止に用いられている、透光性を有する常用の樹脂が用い
られる。
【００３６】次に、上記構成の配線基板の製造方法を以
下に説明する。上記ベース基板１としては、配線パター
ン２側に、配線パターン２形成用の銅箔をラミネートす
るための、耐熱性に優れたポリイミド系の接着剤を塗布
したポリイミド基材を用いた。該ベース基板１の厚みと
しては、特に限定されないが、本実施の形態では、上記
ポリイミド基材の厚みが５０μｍ〜７５μｍ、接着剤の
厚みが７μｍ〜１２μｍ程度のものを用いた。尚、接着
剤は、配線基板の反りを抑えるために、上記ポリイミド
基材の両面に塗布しておいてもよい。
【００３７】上記配線基板の製造に際しては、先ず、銅
箔をラミネートする前に、上記ベース基板１に、外部端
子搭載用貫通孔３…を、予めエリアアレイ状に穿孔する
ことにより、該ベース基板１上に形成される配線パター
ン２からベース基板１の裏面に通じる導通路を予め形成
する。尚、上記外部端子搭載用貫通孔３…の穿孔には、
例えば、レーザ加工、ドリル、あるいは金型による打抜
き等が用いられる。
【００３８】次に、配線パターン２形成用の銅箔をラミ
ネートする。本実施の形態では、配線パターン２形成用
の銅箔として、１８μｍ厚の電解銅箔を用いた。
【００３９】次いで、上記外部端子搭載用貫通孔３の位
置に合わせて配線パターン２を形成する。具体的には、
上記外部端子搭載用貫通孔３を覆うように、エリアアレ
イ状にランドパターン４（ランド４ａ…群）を形成する
と共に、該ランドパターン４の外側（外周）並びに上記
外部端子搭載用貫通孔３を覆う各ランド４ａ…・４ａ…
間に第２パッド５…を形成する。
【００４０】上記ランドパターン４を構成する各ランド
４ａは、外部端子搭載用貫通孔３を塞ぐために、外部端
子搭載用貫通孔３よりも大きく形成する必要があること
は勿論であるが、外部端子搭載用貫通孔３に対するラン
ド４ａの大きさは、配線パターン２におけるランド４ａ
…の接合強度に影響を与え、また配線パターン２とラン
ドパターン４との位置精度から必要な大きさが決まり、
さらに、現行の製造技術等を考え合わせると、外部端子
搭載用貫通孔３の縁からランド４ａの縁（端縁部）まで
の距離が７０μｍ以上であることが望ましい。即ち、本
実施の形態に示すように丸ランドを形成する場合には、
外部端子搭載用貫通孔３の孔径をＸとすると、ランド４
ａの孔径Ｙは、Ｙ≧（Ｘ＋１４０μｍ）であることが望
ましい。
【００４１】但し、上記ランド４ａの形状は、丸ランド
に限定されるものではなく、角ランド等、他の形状であ
ってもよく、上記外部端子搭載用貫通孔３を覆うことが
できれば、その形状は特には限定されない。本実施の形
態では、外部端子搭載用貫通孔３の縁からランド４ａの
縁までの距離を１００μｍとした。
【００４２】また、本実施の形態では、上記ランド４ａ
・４ａ間のピッチを０．８ｍｍ、第２パッド５の形状
を、幅０．１５ｍｍ、長さ０．２０ｍｍの長方形状に設
計した。上記ランドパターン４および第２パッド５を含
む配線パターン２の形成方法としては、特に限定される
ものではないが、例えば、エッチング法を用いることが
できる。具体的には、上記銅箔上にフォトレジストを形
成し、上記配線パターン２を形成するための所定のパタ
ーンが施されたフォトマスクを介して露光、現像を行
い、得られたレジストパターンをエッチングマスクとし
て銅箔をエッチングし、その後、レジストパターンを除
去することにより、上記配線パターン２を形成すること
ができる。
【００４３】配線パターン２形成後、その表面には、ワ
イヤボンディングによる接合性を考慮して、０．６μｍ
程度の金のメッキを施した。このメッキは、配線基板に
おける半導体チップ１１搭載面側全面（即ち、配線パタ
ーン２形成後のベース基板１における配線パターン２形
成面）と、配線基板裏面（配線パターン２形成面とは反
対面）における外部端子搭載用貫通孔３の銅箔露出部分
（外部端子ランド部分）に施される。
【００４４】このとき、銅と金の界面には、厚さ５μｍ
程度のニッケル、および、厚さ０．４μｍ程度のパラジ
ウムメッキを介在させ、外部端子取り付け面に半田の外
部端子を取り付けた場合の銅と半田との相互拡散を防ぐ
ようにした。
【００４５】上記メッキの方法としては、特に限定され
ず、無電解メッキ法でも電解メッキ法でも使用可能であ
るが、電解メッキ法では、メッキのための配線が必要と
なる。この配線は、最終的に得られる半導体装置の外部
に引き出される。このため、この配線は、最終的に切断
する必要が生じるが、この配線を切断した場合、配線の
切断面が露出することになる。そこで、本実施の形態で
は、無電解メッキ法を用いてメッキを行った。
【００４６】上記配線基板において、半導体チップ搭載
領域に外部端子が配置される場合、上記配線パターン２
上には、半導体チップ搭載領域における配線パターン２
と半導体チップ１１との絶縁性を確保するため、例え
ば、非導電性のフィルムシート（即ち、フィルム状の絶
縁シート）が貼り付けられる。尚、この場合、上記絶縁
シートの代わりに、液状のソルターレジスト等を塗布し
てもよい。
【００４７】次に、このようにして形成された配線基板
を用いて、樹脂封止型の半導体装置を組み立てる方法に
ついて以下に説明する。先ず、上記配線基板における半
導体チップ搭載領域に、絶縁性のダイボンドペーストを
塗布し、半導体チップ１１を搭載する。その後、ダイボ
ンドキュアを行い、半導体チップ１１を固定する（半導
体チップ固定工程）。
【００４８】尚、上記半導体チップ１１を上記配線基板
上に固定する方法としては、ダイボンドペーストを用い
る方法以外にも、上記配線基板における半導体チップ１
１搭載領域に貼り付けた絶縁シートに対して接着性を有
する接着材料を用いて接着固定する方法が挙げられる。
また、半導体チップ１１裏面に接着剤を塗布し、該接着
剤を用いて半導体チップ１１を上記配線基板上に接着固
定することもできる。
【００４９】次に、半導体チップ１１の回路上に形成さ
れた、出力端子としての第１パッド１２と、上記配線基
板上に形成された第２パッド５とを、金等の金属細線か
らなるワイヤ６（金属細線）により、ワイヤボンディン
グにて接続する（ワイヤボンディング工程）。該ワイヤ
ボンディングに際しては、１つの外部端子に接続された
複数の第２パッド５…の中で、ワイヤボンディング時に
おけるワイヤ長さやワイヤ角度が最も良好な第２パッド
５を選択することで、ワイヤボンディングを実施し易く
することができ、また、樹脂封止工程等で発生するワイ
ヤ６の変形に伴うワイヤ６同士の接触を防止することが
できる。
【００５０】そして、ワイヤボンディング後、上記配線
基板における半導体チップ１１搭載面を、これら半導体
チップ１１並びにワイヤ６等を覆う形で樹脂封止を行
い、半導体チップ１１表面並びにワイヤボンディング面
を保護する（樹脂封止工程）。
【００５１】次に、上記配線基板裏面側における外部端
子搭載用貫通孔３に、例えばボール状の半田をフラック
スを介在させながら配置し、リフローにより固着させる
ことで、上記配線基板裏面側に、半田を用いたボール状
の導通用突起８（半田ボール）を外部端子として形成し
た。尚、上記導通用突起８としては、上述した半田ボー
ルのように、半田を主成分とするものであってもよく、
銅等の金属を核としてその上に半田をコーティングした
ものであってもよい。
【００５２】次に、この配線基板を、半導体装置の外形
サイズに合わせて切断、個片化することにより、樹脂封
止型の半導体装置を作成した。尚、上記半導体装置と外
部回路との接続は、リフロー炉で上記導通用突起８を溶
融し、半田の表面張力や粘度特性をコントロールしなが
ら行われる。
【００５３】尚、本実施の形態では、上述したように、
各々の配線２ａに対し、第２パッド５…がランドパター
ン４外に１つ、並びに、ランドパターン４内に複数形成
されている例について説明したが、本発明の目的を達成
するための構成としては、これに限定されるものではな
く、例えば、半導体装置の外形サイズの顕著な増大を招
かない範囲内で、ランドパターン４外にも、複数の第２
チップ５が設けられていてもよく、ランドパターン４外
には、第２チップ５が設けられていない構成としてもよ
い。
【００５４】つまり、上記第２チップ５は、各配線２ａ
毎に複数設けられていると共に、そのうち少なくとも１
つ、好ましくはその大半あるいは全部が、上記ランドパ
ターン４を構成するランド４ａ・４ａ間に形成されてい
れば、ワイヤボンディングの自由度を高め、各配線２ａ
と半導体チップ１１とをワイヤボンディングにより電気
的に接続するための第２チップ５…を、フレキシブルに
変更することができる。しかも、上記第２チップ５…を
上記ランドパターン４を構成するランド４ａ・４ａ間に
設けることで、パッケージサイズの増大を招来すること
なく、第２チップ５の数を増加することができ、しか
も、ワイヤボンディング時においてワイヤ６同士が接触
しやすい部分の配線２ａのレイアウトを容易に変更する
ことができ、ワイヤ６同士の接触等のトラブルの発生を
防止することができる。
【００５５】つまり、外部端子搭載用貫通孔を覆うラン
ドパターンが設けられた従来のＢＧＡタイプの樹脂封止
型半導体装置のパッケージでは、配線パターンと半導体
チップとの電気的導通を確保するための金属細線接続用
パッドは、各配線（外部回路に接続するための外部端子
に接続された各配線）毎に１箇所のみ設けられていた。
このため、ワイヤの配置の自由度は金属細線接続用パッ
ドの長さ分しかなかった。
【００５６】しかしながら、本実施の形態では、図１に
示すように、配線パターン２と半導体チップ１１との電
気的導通を確保するための金属細線接続用パッドである
第２パッド５を、各配線２ａ（外部回路に接続するため
の外部端子に接続される各配線２ａ）に対し、複数、つ
まり、２箇所以上配置していることで、ワイヤ６の配置
の自由度が従来よりも高い構成となっている。
【００５７】尚、図１に示す配線基板では、各配線２ａ
に対し、最外周のランド４ａの外側に１箇所、各ランド
４ａ・４ａ間に１箇所づつ２つ、計３箇所、第２パッド
５を配置すると共に、ランドパターン４の外周に設けら
れた第２パッド５…は、ランドパターン４の外周の一
端、具体的には、ランドパターン４における半導体チッ
プ１１側とは反対側の外周部分に設けられている構成と
したが、図３に示すように、ランドパターン４と半導体
チップ１１との間、即ち、該ランドパターン４を構成す
るランド４ａ…における半導体チップ１１側端縁列のラ
ンド４ａ…と半導体チップ１１との間に第２パッド５…
が設けられている構成としてもよい。ランドパターン４
外に第２チップ５を配置する場合の該第２チップ５の位
置は、半導体装置の外形サイズの顕著な増大を招かない
範囲内で適宜設定すればよい。
【００５８】このようにランドパターン４外にも、第２
チップ５を形成することで、ワイヤボンディングの自由
度をさらに高め、ワイヤボンディング時においてワイヤ
６同士が接触しやすい部分の配線２ａのレイアウトをよ
り容易に変更することができる。そして、この場合、図
３に示すように、ランドパターン４と半導体チップ１１
との間に第２チップ５を形成することで、ワイヤ角度等
にもよるが、該第２チップ５を用いてワイヤボンディン
グ可能な場合には、該ワイヤボンディングに用いるワイ
ヤ６の長さを短く形成することができる。
【００５９】尚、図３に示す半導体基板では、ランドパ
ターン４を構成するランド４ａ…における半導体チップ
１１側端縁列のランド４ａ…と半導体チップ１１との間
に設けられた第２チップ５…と、半導体チップ１１の第
１パッド１２…とが各々ワイヤボンディングされた例を
示しているが、各配線２ａにおける第２パッド５と半導
体チップ１１における第１パッド１２とのワイヤボンデ
ィングは、上述したように、ワイヤ６・６同士の接触の
危険性が低くなるように、各配線２ａに設けられた第２
パッド５…の中から、自由に選択すればよく、図３に記
載の接続に限定されない。
【００６０】以上のように、本実施の形態にかかる配線
基板および半導体装置は、例えば外部端子数が多く、半
導体装置の外形サイズ（パッケージサイズ）に対して半
導体チップサイズが小さい場合でも、半導体チップ１１
と配線基板に設けられた各配線２ａとをワイヤボンディ
ングする際のワイヤ６同士の接触を回避することができ
る。また、上記の構成によれば、配線パターン２とは別
に専用の中継基板等を形成する必要もなく、安価な構成
とすることができる。従って、本実施の形態によれば、
安価で歩留りの高い配線基板および半導体装置を実現す
ることができる。また、本実施の形態にかかる上記の配
線基板は、半導体装置の外形サイズに対し、半導体チッ
プサイズが小さい場合に、より有効となるものである。
上記の配線基板を備えた半導体装置は、ＢＧＡタイプの
樹脂封止型半導体装置として好適に用いることができ
る。
【００６１】さらに本実施の形態によれば、第２パッド
５を複数設けることにより、半導体チップ１１の回路上
に形成された第１パッド１２と第２パッド５との配線方
法に自由度が増す。このため、例えば、図４（ａ）に示
すように、ｎ列目の配線２ａを配線２ａn 、ｎ＋１列目
の配線２ａを配線２ａn+1 とし、配線２ａに電気的に接
続されるｎ列目の第１パッド１２を第１パッド１２n 、
ｎ＋１列目の第１パッド１２を第１パッド１２n+1 とす
ると、図４（ｂ）に示すように、ワイヤ６同士が接触す
ることなく、第１パッド１２n を、配線２ａn+1 の第２
パッド５とワイヤボンディングし、第１パッド１２n+1
を配線２ａn の第２パッド５とワイヤボンディングする
ことが可能となる。
【００６２】従って、このように、第１パッド１２…と
配線２ａ…の第２パッド５…のワイヤボンディングに際
し、第１パッド１２と接続すべき配線２ａ同士を入れ替
えることで、ワイヤ６同士が接触することなく、外部端
子から半導体チップ１１に入力される信号の順番を入れ
替えることが可能となる。
【００６３】〔実施の形態２〕本発明の他の実施の形態
について、図５ないし図７（ａ）・（ｂ）に基づいて、
図１および図２を参照して説明すれば、以下の通りであ
る。尚、説明の便宜上、前記の実施の形態１の図面に示
した構成要素と同一の機能を有する構成要素について
は、同一の符号を付し、その説明を省略する。
【００６４】本実施の形態にかかる半導体装置は、図５
および図６に示すように、ランド４ａ・４ａ間に配置さ
れる第２パッド５と半導体チップ１１の回路上に形成さ
れた第１パッド１２との接続を行い易くするために、配
線パターン２と半導体チップ１１との間、即ち、ランド
パターン４を構成するランド４ａ…における半導体チッ
プ１１側端縁列のランド４ａ…と半導体チップ１１との
間に、上記第２パッド５と第１パッド１２とをワイヤボ
ンディングにより電気的に接続するための中継用の配線
２３ａ…からなる配線パターン２３が設けられた配線基
板を備えている。
【００６５】これにより、上記半導体装置は、前記実施
の形態１における図１に示すようにランド４ａ・４ａ間
に、該ランド４ａ・４ａとは異なるランド４ａにおける
外部端子と半導体チップ１１とを接続する配線２ａを複
数設けることが、困難な場合でも、各配線２ａと半導体
チップ１１とのワイヤボンディングに必要なワイヤ長を
短くし、ワイヤ６・６間の接触を防止することが可能と
なる。
【００６６】次に、本実施の形態にかかる配線基板の製
造方法について図５を用いて以下に説明する。尚、本実
施の形態においても、ベース基板１（図２参照）、配線
パターン２、ワイヤ６、透光性樹脂７、導通用突起８等
には、実施の形態１と同様の材料を用いるものとし、各
構成要素の形成方法についても、特に言及しない限り、
実施の形態１と同様の方法を採用するものとする。ま
た、本実施の形態では、各配線パターンを１層のメタル
で形成することから、中継用配線パターン２３は、配線
パターン２と同様の材料を用いている。
【００６７】先ず、ベース基板１（図２参照）に、外部
端子搭載用貫通孔３…を、予めエリアアレイ状に穿孔す
ることにより、該ベース基板１上に形成される配線パタ
ーン２からベース基板１の裏面に通じる導通路を予め形
成する。次に、上記ベース基板１上に、実施の形態１と
同様に銅箔をラミネートし、上記外部端子搭載用貫通孔
３の位置に合わせて配線パターン２を形成すると共に、
該配線パターン２と半導体チップ１１搭載領域との位置
関係に応じて中継用配線パターン２３における中継用パ
ッド２１…・２２…を形成する。
【００６８】図５に示す半導体装置の配線基板では、外
部端子ピッチ（外部端子搭載用貫通孔３の中心から該外
部端子搭載用貫通孔３と隣り合う外部端子搭載用貫通孔
３の中心までの距離）が０．５ｍｍ、外部端子搭載用貫
通孔３の孔径（φ）が０．２ｍｍ、外部端子搭載用貫通
孔３の縁から、該外部端子搭載用貫通孔３を覆うランド
４ａの縁（端）までの距離が９０μｍ、配線２ａのライ
ン幅が４０μｍ、配線２ａ・２ａ間のスペースが４０μ
ｍとなるように設計している。このため、上記ランド４
ａ・４ａ間に、配線２ａは、１本しか配置することがで
きない。
【００６９】尚、上記の設計値は配線基板製造メーカー
の製造技術力、外部端子数（信号端子数）、パッケージ
サイズ等の種々の条件に応じて適宜設定されるものであ
り、上記の値によって何ら限定されるものではない。し
かしながら、何れにしても、ランド４ａ・４ａ間に配置
可能な配線２ａの本数には制限がある。そこで、ここで
は、特に、各構成要素の設計上、前記実施の形態１に示
す配線パターン構造を形成することができない場合、例
えば、上述したように、上記ランド４ａ・４ａ間に、配
線２ａが１本しか配置することができない場合でも、前
記従来の問題点を解決し、本発明の目的を達成すること
ができる配線基板構造について説明する。
【００７０】図５に示す半導体装置の配線基板では、上
記の配線ルールのため、外部端子間、即ち、ランド４ａ
・４ａ間に１本の配線２ａしか配置することができな
い。従って、外部端子の配列（ランド４ａ…からなるラ
ンド列）が３列以上になる場合、全ての外部端子に対応
した第２パッド５を、ランドパターン４の外側に、一列
に配列することは不可能となる。
【００７１】そこで、図５に示す配線基板では、各々の
外部端子に接続された第２パッド５を、半導体チップ１
１の第１パッド１２…の配列方向に沿って並ぶランド４
ａ…・４ａ…間に一列（配列パターン２側から半導体チ
ップ１１の第１パッド１２側へ延びる方向には複数列）
に並ぶように配置している。
【００７２】そして、上記ランドパターン４（ランド４
ａ…群）と上記半導体チップ１１の搭載領域との間に、
中継用配線パターン２３を形成する中継用パッド２１…
・２２…を設けている。上記中継用配線パターン２３
は、該中継用配線パターン２３を構成する各配線２３ａ
が、両端にワイヤボンディング可能な中継用パッド２１
・２２を有し、一方の中継用パッド２１は、各外部端子
搭載用貫通孔３を覆っているランド４ａと接続している
第２パッド５に対してワイヤボンディングにより結線可
能なように設け、他方の中継用パッド２２は、半導体チ
ップ１１に近い部分に設け、半導体チップ１１に対して
ワイヤボンディングにより結線可能なように設けられ
る。
【００７３】図５に示す配線基板を備えた本実施の形態
にかかる半導体装置では、中継用配線パターン２３の両
端に設ける上記中継用パッド２１・２２を１５０μｍ角
の正方形パッドとし、上記中継用パッド２１と中継用パ
ッド２２とを接続する各配線２３ａのライン幅を４０μ
ｍとなるように設計した。尚、上記で言及したサイズ以
外の材料構成は、実施の形態１において説明した材料構
成並びに設計サイズを用いた。
【００７４】尚、上記の説明では、ランド４ａ・４ａ間
には配線２ａが１本しか配置することができないものと
し、各配線２ａ毎に中継用配線パターン２３ａが形成さ
れる構成としたが、上記中継用配線パターン２３は、半
導体チップ１１から遠い部分に位置する第２パッド５…
（半導体チップ１１と直接接続するとワイヤ長が長くな
る位置に形成された第２パッド５…）に対して少なくと
も形成すればよく、半導体チップ１１と接続される全て
の第２パッド５に対して設けても構わない。
【００７５】本実施の形態では、このように、外部端子
間がファインピッチになり、ランド４ａ・４ａ間に１本
しか配線２ａを設けることができない場合でも、中継用
配線パターン２３に設けられたワイヤボンディング可能
な中継用パッド２１…・２２…から、ランド４ａ…を越
えて第２パッド５…ヘワイヤ６…を配線することで電気
的な接続を得ることができる。
【００７６】また、上記の配線基板を用いて半導体装置
を組み立てる方法は、ワイヤボンディング工程を除き、
前記実施の形態１において説明した方法にしたがって実
施する。このため、以下の説明では、ワイヤボンディン
グ工程についてのみ説明し、それ以外の工程についての
説明は省略する。
【００７７】図５に示す配線基板を備えた半導体装置
は、ランドパターン４と半導体チップ１１との間におけ
る半導体チップ１１の近傍まで中継用配線パターン２３
を配置しているため、このような半導体装置の製造にお
ける半導体チップ１１と配線基板との間でのワイヤボン
ディングは、一旦、半導体チップ１１と、中継用配線パ
ターン２３における半導体チップ１１側の中継用パッド
２２とをワイヤボンディングし、さらに、上記中継用配
線パターン２３におけるランドパターン４側の中継用パ
ッド２１と、外部端子に接続している第２パッド５とを
ワイヤボンディングすることにより行われる。このよう
にして２回のワイヤボンディングにより、半導体チップ
１１と各ランド４ａにおける外部端子との導通を確保す
ることで、本実施の形態にかかる半導体装置を作成す
る。
【００７８】本実施の形態によれば、例えば外部端子数
が多く、半導体チップ１１が半導体装置の外形サイズ
（パッケージサイズ）に対して非常に小さい場合や、外
部端子間ピッチが狭く、第２パッド５…の配置に自由度
がない場合、全ての配線パターンを１層のメタルで形成
する場合等においても、半導体チップ１１と配線基板に
設けられた各配線２ａとをワイヤボンディングする際
に、ワイヤ６を短く形成することができ、ワイヤ６同士
の接触を回避することができる。
【００７９】また、従来は、金属細線接続用電極パッド
数が多い場合、該金属細線接続用電極パッドを１列に配
列すると、得られる半導体装置の外形サイズが大きくな
り、金属細線接続用電極パッドを２列に配列すると、こ
れら金属細線接続用電極パッド間のピッチが狭くなり、
ワイヤ同士の接触等の問題が生じていたが、上記の構成
を有する配線基板を用いれば、隣接するランド４ａ・４
ａ間に配線２ａを複数配置することなく、半導体チップ
１１と外部端子との導通を確保し、ワイヤ６同士の接触
を回避することができるので、歩留りの高い配線基板お
よび半導体装置を実現することができる。
【００８０】さらに、本実施の形態では、配線パターン
２および中継用配線パターン２３を１層のメタルで形成
することができることから、上記構成を有する配線基板
および半導体装置を安価に製造することができる。
【００８１】以上のように、本実施の形態にかかる配線
基板を備えた半導体装置もまた、ＢＧＡ構造の樹脂封止
型半導体装置として好適であり、上記配線基板は、半導
体装置の外形サイズに対し、半導体チップサイズが小さ
い場合に、より有効となるものである。
【００８２】尚、本実施の形態では、上記第２パッド５
の形状を正方形としたが、図７（ａ）に示すように長方
形、あるいは、正方形、長方形以外の四角形としてもよ
く、図７（ｂ）に示すように、第２パッド５の形状を５
角形（一端に突起を有する形状）とし、各々の第２パッ
ド５…を交互に１８０度回転して並列に配置してもよ
い。上記のように第２パッド５…を形成することによ
り、同じ占有領域を占める第２パッド５…と比較して、
第２パッド５の幅、即ち、第１パッド１２…と平行な方
向における第２パッド５のサイズを実質的に広げること
ができ、外形サイズの増大やワイヤ６同士の接触等の間
題をより一層回避することができる。また、前記実施の
形態１でも、上記第２パッド５…、特に、ランドパター
ン４外に配した第２パッド５…を図７（ｂ）に示す形状
とすることで、外形サイズの増大やワイヤ６同士の接触
等の間題をより一層回避することができる。
【００８３】
【発明の効果】本発明の請求項１記載の配線基板は、以
上のように、半導体チップ搭載面側の表面に、外部端子
搭載用の貫通孔を覆うランドが各配線毎に設けられた配
線パターンを備え、各配線と半導体チップとをワイヤボ
ンディングにより電気的に接続するための電極端子が、
各配線毎に複数形成されていると共にそのうち少なくと
も１つは、上記ランド間に形成されている構成である。
【００８４】上記の構成によれば、例えば外部端子数が
多く、半導体装置の外形サイズ（パッケージサイズ）に
対して半導体チップサイズが小さい場合でも、半導体チ
ップと配線基板に設けられた各配線とをワイヤボンディ
ングする際のワイヤ同士の接触を回避することができ
る。また、上記の構成によれば、配線パターンとは別に
専用の中継基板等を形成する必要もなく、安価な構成と
することができる。従って、上記の構成によれば、安価
で歩留りの高い半導体装置を実現することができる配線
基板を提供することができるという効果を奏する。
【００８５】本発明の請求項２記載の配線基板は、以上
のように、半導体チップ搭載面側の表面に、外部端子搭
載用の貫通孔を覆うランドが各配線毎に設けられた配線
パターンを備え、各配線と半導体チップとをワイヤボン
ディングにより電気的に接続するための電極端子が、上
記ランド間に形成されると共に、上記電極端子と半導体
チップとをワイヤボンディングにより電気的に接続する
ための中継用の配線が、上記配線パターンと上記半導体
チップ搭載領域との間に設けられている構成である。
【００８６】上記の構成によれば、例えば外部端子数が
多く、半導体チップが半導体装置の外形サイズ（パッケ
ージサイズ）に対して非常に小さい場合や、外部端子間
ピッチが狭く、上記電極端子の配置に自由度がない場
合、あるいは、全ての配線パターンを１層のメタルで形
成する場合等においても、半導体チップと各配線とをワ
イヤボンディングする際に、該ワイヤボンディングに用
いられるワイヤを短く形成することができ、ワイヤ同士
の接触を回避することができる。従って、上記の構成に
よれば、安価で歩留りの高い半導体装置を実現すること
ができる配線基板を提供することができるという効果を
奏する。
【００８７】本発明の請求項３記載の半導体装置は、上
記の目的を達成するために、請求項１または２記載の配
線基板を備えていることを特徴としている。
【００８８】上記の構成によれば、該半導体装置が上記
の配線基板を備えていることで、半導体チップがパッケ
ージサイズに比べて小さい場合でも、ワイヤ長さを短縮
し、ワイヤ同士の接触を回避することができる安価で歩
留りの高い半導体装置を提供することができるという効
果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態にかかる半導体装置にお
ける配線基板の配線パターンを模式的に示す図である。
【図２】図１に示す半導体装置のＡ−Ａ線矢視断面図で
ある。
【図３】図１に示す半導体装置における配線基板の配線
パターンの他の例を模式的に示す図である。
【図４】（ａ）・（ｂ）は、第１パッドと第２パッドと
のワイヤボンディングに際し、接続すべき配線を入れ替
えることにより外部端子から半導体チップに入力される
信号の順番の入れ替えを行うことを説明する図である。
【図５】本発明の他の実施の形態にかかる半導体装置に
おける配線基板の配線パターンを模式的に示す図であ
る。
【図６】図５に示す半導体装置のＢ−Ｂ線矢視断面図で
ある。
【図７】（ａ）および（ｂ）は、図１または図５に示す
配線パターンの一部に設けられた第２パッドの形状を変
更した場合の配置例である。
【図８】（ａ）はＢＡＧタイプでかつワイヤを用いたタ
イプの従来の半導体装置における配線パターンを模式的
に示す図であり、（ｂ）は、（ａ）に示す半導体装置の
Ｃ−Ｃ線矢視断面図である。
【図９】従来の他の配線パターンを示す基板平面図であ
る。
【図１０】中継回路を有する従来のセラミックパッケー
ジの概略構成図である。
【符号の説明】
１ ベース基板 ２ 配線パターン ２ａ 配線 ３ 外部端子搭載用貫通孔 ４ ランドパターン ４ａ ランド ５ 第２パッド（電極端子） ６ ワイヤ ８ 導通用突起（外部端子） １１ 半導体チップ １２ 第１パッド ２１ 中継用パッド ２２ 中継用パッド ２３ 中継用配線パターン ２３ａ 配線

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半導体チップ搭載面側の表面に、外部端子
    搭載用の貫通孔を覆うランドが各配線毎に設けられた配
    線パターンを備え、各配線と半導体チップとをワイヤボ
    ンディングにより電気的に接続するための電極端子が、
    各配線毎に複数形成されていると共にそのうち少なくと
    も１つは上記ランド間に形成されていることを特徴とす
    る配線基板。
  2. 【請求項２】半導体チップ搭載面側の表面に、外部端子
    搭載用の貫通孔を覆うランドが各配線毎に設けられた配
    線パターンを備え、各配線と半導体チップとをワイヤボ
    ンディングにより電気的に接続するための電極端子が、
    上記ランド間に形成されると共に、上記電極端子と半導
    体チップとをワイヤボンディングにより電気的に接続す
    るための中継用の配線が、上記配線パターンと上記半導
    体チップ搭載領域との間に設けられていることを特徴と
    する配線基板。
  3. 【請求項３】請求項１または２記載の配線基板を備えて
    いることを特徴とする半導体装置。
JP03296799A 1999-02-10 1999-02-10 配線基板および半導体装置 Expired - Fee Related JP3437477B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP03296799A JP3437477B2 (ja) 1999-02-10 1999-02-10 配線基板および半導体装置
TW089101644A TW487996B (en) 1999-02-10 2000-01-31 Wiring substrate and semiconductor device
US09/497,680 US6403895B1 (en) 1999-02-10 2000-02-04 Wiring substance and semiconductor
KR10-2000-0005974A KR100411862B1 (ko) 1999-02-10 2000-02-09 배선기판 및 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03296799A JP3437477B2 (ja) 1999-02-10 1999-02-10 配線基板および半導体装置

Publications (2)

Publication Number Publication Date
JP2000232180A true JP2000232180A (ja) 2000-08-22
JP3437477B2 JP3437477B2 (ja) 2003-08-18

Family

ID=12373689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03296799A Expired - Fee Related JP3437477B2 (ja) 1999-02-10 1999-02-10 配線基板および半導体装置

Country Status (4)

Country Link
US (1) US6403895B1 (ja)
JP (1) JP3437477B2 (ja)
KR (1) KR100411862B1 (ja)
TW (1) TW487996B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274187A (ja) * 2000-03-23 2001-10-05 Fujitsu Ltd 半導体装置
JP2004235352A (ja) * 2003-01-29 2004-08-19 Sharp Corp 半導体装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3631120B2 (ja) * 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
JP2003338519A (ja) * 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法
JP2005101082A (ja) * 2003-09-22 2005-04-14 Sharp Corp ランドパターン構造
JP4006447B2 (ja) * 2004-04-16 2007-11-14 キヤノン株式会社 半導体装置およびプリント回路板
JP2008108890A (ja) * 2006-10-25 2008-05-08 Three M Innovative Properties Co 回路基板の接続方法及び接続構造体
US20110084374A1 (en) * 2009-10-08 2011-04-14 Jen-Chung Chen Semiconductor package with sectioned bonding wire scheme
US9881962B2 (en) * 2013-12-10 2018-01-30 Sony Corporation Semiconductor apparatus, solid state imaging device, imaging apparatus and electronic equipment, and manufacturing method thereof
CN105529339B (zh) * 2016-02-17 2018-12-28 京东方科技集团股份有限公司 阵列基板、覆晶薄膜及显示装置
US10804253B2 (en) * 2016-08-10 2020-10-13 Mitsubishi Electric Corporation Semiconductor device
JP2022006441A (ja) * 2020-06-24 2022-01-13 キヤノン株式会社 電子部品、画像形成装置及び実装方法
WO2023133874A1 (zh) * 2022-01-17 2023-07-20 京东方科技集团股份有限公司 显示模组及其制作方法、显示装置
CN115084345A (zh) * 2022-06-13 2022-09-20 合肥京东方瑞晟科技有限公司 一种布线基板、背板和电子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6488460A (en) 1987-09-29 1989-04-03 Toshiba Corp Electrophotographic sensitive body
JPH0424929A (ja) 1990-05-15 1992-01-28 Shinko Electric Ind Co Ltd セラミックパッケージ
JP2872825B2 (ja) * 1991-05-13 1999-03-24 三菱電機株式会社 半導体装置用パッケージ
JP3432982B2 (ja) * 1995-12-13 2003-08-04 沖電気工業株式会社 表面実装型半導体装置の製造方法
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274187A (ja) * 2000-03-23 2001-10-05 Fujitsu Ltd 半導体装置
JP2004235352A (ja) * 2003-01-29 2004-08-19 Sharp Corp 半導体装置
USRE41826E1 (en) 2003-01-29 2010-10-19 Sharp Kabushiki Kaisha Semiconductor device
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ

Also Published As

Publication number Publication date
KR20000057982A (ko) 2000-09-25
KR100411862B1 (ko) 2003-12-18
JP3437477B2 (ja) 2003-08-18
TW487996B (en) 2002-05-21
US6403895B1 (en) 2002-06-11

Similar Documents

Publication Publication Date Title
KR100430861B1 (ko) 배선기판, 반도체장치 및 패키지 스택 반도체장치
US5438478A (en) Electronic component carriers and method of producing the same as well as electronic devices
US6600221B2 (en) Semiconductor device with stacked semiconductor chips
US4949224A (en) Structure for mounting a semiconductor device
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
KR20070078711A (ko) 배선 기판 및 반도체 장치
JP2009278064A (ja) 半導体装置とその製造方法
JP3437477B2 (ja) 配線基板および半導体装置
KR20050023930A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP2002299512A (ja) 半導体装置及びその製造方法
US20050116322A1 (en) Circuit module
JPH11312756A (ja) 半導体装置
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
JP2000138317A (ja) 半導体装置及びその製造方法
US20030136582A1 (en) Substrate board structure
JP2001015629A (ja) 半導体装置及びその製造方法
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3450477B2 (ja) 半導体装置及びその製造方法
JPH0547836A (ja) 半導体装置の実装構造
JP3508739B2 (ja) インターポーザ基板
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JPS58134450A (ja) 半導体装置およびその製造方法
JP3424515B2 (ja) 電子部品の実装構造
JP3645701B2 (ja) 半導体装置
JPH0982752A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees