KR20000057982A - 배선기판 및 반도체장치 - Google Patents

배선기판 및 반도체장치 Download PDF

Info

Publication number
KR20000057982A
KR20000057982A KR1020000005974A KR20000005974A KR20000057982A KR 20000057982 A KR20000057982 A KR 20000057982A KR 1020000005974 A KR1020000005974 A KR 1020000005974A KR 20000005974 A KR20000005974 A KR 20000005974A KR 20000057982 A KR20000057982 A KR 20000057982A
Authority
KR
South Korea
Prior art keywords
wiring
semiconductor chip
pad
wire
land
Prior art date
Application number
KR1020000005974A
Other languages
English (en)
Other versions
KR100411862B1 (ko
Inventor
소타요시키
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20000057982A publication Critical patent/KR20000057982A/ko
Application granted granted Critical
Publication of KR100411862B1 publication Critical patent/KR100411862B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

반도체장치는, 반도체칩 탑재면측의 표면에, 외부단자 탑재용 관통구멍을 덮는 랜드가 각 배선마다 제공된 배선패턴을 포함하는 배선기판을 포함하며, 배선과 반도체칩을 와이어 본딩에 의해 전기적으로 접속하기 위한 복수의 제 2 패드가, 각 배선마다 제공되고, 제 2 패드중 적어도 1개는 랜드들 사이에 제공된다.

Description

배선기판 및 반도체장치{WIRING SUBSTRATE AND SEMICONDUCTOR DEVICE}
본 발명은, 반도체장치의 패키지, 특히, BGA(Ball Grid Array)형의 반도체장치의 패키지에 사용되는 배선기판, 및 이 배선기판을 채용한 반도체장치에 관한 것이다.
도 8(a) 및 도 8(b)에 도시된 바와 같이, 종래의 본딩 와이어를 채용한 BGA형의 수지밀봉형 반도체장치에서, 반도체칩(71)이 탑재된 측에 배선패턴(72)이 제공된 기판(73)상에, 반도체칩(71)이 그의 회로 부분이 위로 향한 상태로 제공된다. 또한, 반도체칩(71)과 접속되는 전극단자이고 배선패턴(72)의 각 배선의 단부에 제공되는, 금속세선 접속용 전극패드(74)가 반도체칩(71)의 출력단자(71a)와 금속 와이어(75)(세선)에 의해 접속된다. 따라서, 기판(73)상의 배선패턴(72)과 반도체칩(71)이 전기적으로 도통된 후, 반도체칩(71), 배선패턴(72), 와이어(75) 등이 수지로 덮혀지도록 밀봉이 실행된다.
수지밀봉형 반도체장치는, 기판(73)의 수지밀봉면과는 다른 측에 제공된 땜납 볼(76)(외부단자)을 포함한다. 땜납 볼(76)은, 기판(73)을 통해 제공된 관통구멍(73a)(외부단자 탑재용 관통구멍)을 통해 배선패턴(72)의 각 배선을 외부회로와 전기적으로 접속하기 위한 신호단자이다. 수지밀봉형 반도체장치는, 반도체칩(71)마다 수지밀봉형 반도체장치의 외형 사이즈(패키지 사이즈)로 된 개별 피스들로 절단함에 의해 최종제품으로 된다.
이러한 수지밀봉형 반도체장치중 일부는, 배선패턴(72)이 단일층의 금속으로 형성되는 배선기판을 채용한 것이 있다. 이 수지밀봉형 반도체장치에서, 외부단자수, 즉, 외부에 접속될 필요가 있는 신호단자수가 많고, 반도체칩(71)이 패키지 사이즈와 비교하여 작은 경우, 반도체칩(71)으로부터 기판(73)상의 금속세선 접속용 전극패드(74)까지의 거리가 길게 된다. 그 결과, 반도체칩(71)과 금속세선 접속용 전극패드(74)를 접속하는 와이어(75)의 길이가 길어지는 경향이 있다. 이 경향은, 예컨대, 신호단자수의 증가에 의해, 외부단자수가 증가됨으로써, 수지밀봉형 반도체장치의 외형 사이즈가 증가된 경우, 및/또는 신호단자수가 변경되지 않고 반도체칩(71)의 사이즈가 감소된 경우에 더 현저해진다.
또한, 수지밀봉형 반도체장치의 외형 사이즈와 반도체칩(71)의 외형 사이즈 사이의 차이가 커짐으로써 와이어(75)의 길이가 증가됨에 따라, 반도체칩(71)에 대한 와이어(75)의 각도(와이어 각도)가 작게 되고, 와이어들(75) 사이의 간격이 좁게 된다. 따라서, 이러한 수지밀봉형 반도체장치는, 와이어 본딩 후의 수지밀봉단계에서 와이어들(75)이 서로 접촉되기 쉬운 문제점을 갖고 있다.
상술한 바와 같이, 외부단자수는, 수지밀봉형 반도체장치의 외형 사이즈를 결정하는 가장 큰 요인이고, 수지밀봉형 반도체장치의 외형 사이즈와 반도체칩(71)의 외형 사이즈 사이의 차이에 의한 와이어들(75) 사이의 와이어 접촉을 야기한다. 수지밀봉형 반도체장치의 외형 사이즈를 결정하는 다른 요인으로는, 예컨대, 금속세선 접속용 전극패드수가 있다.
금속세선 접속용 전극패드(74)수가 많고 도 8(a)에 도시된 바와 같이 단일행으로 배열되는 경우, 금속세선 접속용 전극패드(74)가 수지밀봉형 반도체장치의 외형 사이즈내에 한정될 수 없고, 금속세선 접속용 전극패드(74)를 수지밀봉형 반도체장치의 외형 사이즈의 외측에 배치해야 할 필요가 있다. 이러한 경우, 수지밀봉형 반도체장치의 외형 사이즈 자체가 커지게 되고, 와이어들(75) 사이의 와이어 접촉의 문제가 초래된다.
한편, 수지밀봉형 반도체장치의 원하는 외형 사이즈내에 금속세선 접속용 전극패드(74)를 모두 배열하기 위해, 인접한 배선의 금속세선 접속용 전극패드(74)의 위치를 변화시킴으로써, 금속세선 접속용 전극패드(74)가 복수행, 예컨대, 2행으로 배열될 수 있다. 그러나, 이 방법에 의하면, 금속세선 접속용 전극패드(74) 피치가 작게 되어, 금속세선 접속용 전극패드(74) 근방에서 발생하는 와이어들(75) 사이의 와이어 접촉, 및 와이어 본딩 공구가 서로 접촉하는 문제로 인해, 이 방법은, 와이어(75)들을 접속한 후의 수지밀봉단계에서의 와이어들(75) 사이의 와이어 접촉의 문제를 해결하지 못한다. 특히, 반도체칩(71) 및 기판(73)상의 금속세선 접속용 전극패드(74)의 위치 사이의 와이어 각도가 작은 경우, 와이어들(75) 사이의 거리가 더 감소되고, 와이어들(75) 사이 및 와이어 본딩 공구들 사이의 접촉의 위험성이 증가된다.
또한, 외부단자수(신호단자수)가 많고 외부단자들 사이의 피치가 작은 경우, 예컨대, 와이어 길이 및 와이어 각도 등의 다양한 제약에 의해, 금속세선 접속용 전극패드(74)를 반도체칩(71)으로부터 직접 와이어 본딩이 실행될 수 없는 위치에 제공할 필요가 있다. 이러한 경우, 이러한 금속세선 접속용 전극패드(74)에 접속된 외부단자는 신호단자로서 사용될 수 없다.
상술한 바와 같이, 반도체칩 사이즈가 패키지 사이즈보다 상대적으로 작은 경우 및 금속세선 접속용 전극패드수가 많은 경우에 종종 발생하는 와이어 접촉의 문제는, 와이어 길이 및 와이어 각도에 의해 기인한다.
금속세선 접속용 전극패드를 다수 갖는 배선패턴은, 예컨대, 배선패턴을 변경하지 않고, 다른 형상을 갖는 복수 기종의 반도체칩이 동일한 하나의 기판상에 배열되어 탑재되는, 일본국 공개 실용신안 공보 제 89-84460호(공개일: 1989년 6월 5일)에 개시되어 있다. 도 9에 도시된 바와 같이, 배선패턴은, 반도체칩(81,82,83)(칩부품)이 탑재된 기판(84)상에, 복수의 라인(L1∼Ln)이 형성되고, 각 라인의 일단에는, 반도체칩(81,82,83)의 출력단자(81a,82a,83a)의 와이어 본딩에 사용되는 복수의 금속세선 접속용 전극패드(P1∼Pn 및 Q1∼Qn(본딩용 패드))가, 각각 라인(L1∼Ln)에 제공되며, 라인(L1∼Ln)이, 금속세선 접속용 전극패드(P1∼Pn)를 기점으로 하여 금속세선 접속용 전극패드(Q1∼Qn)를 통해 발열체를 향해 연장되도록 형성된다.
따라서, 상기 배선패턴에서, 반도체칩(81,82,83)의 형상에 따라서, 예컨대, 반도체칩(81)에 대해, 반도체칩(81)의 출력단자(81a)와 노출된 전방 2행의 금속세선 접속용 전극패드(P1,P3,P2m-1,P2,P4,P2m)가 와이어 본딩에 의해 서로 접속되고, 반도체칩(81)보다 큰 반도체칩(82)에 대해, 반도체칩(82)은, 전방 2행의 금속세선 접속용 전극패드 상부에 탑재되고, 반도체칩(82)의 출력단자(82a)는 후방 2행의 금속세선 접속용 전극패드(Q2a-1,Q2a+1,Q2a,Q2a+2)와 접속됨으로써, 반도체칩(81,82,83)의 출력단자(81a,82a,83a)와 금속세선 접속용 전극패드(P1∼Pn,Q1∼Qn) 사이의 본딩 위치에서의 자유도를 증가시키고, 다른 사이즈를 갖는 반도체칩(81,82,83)에 대해 최적의 금속세선 접속용 전극패드를 선택하도록 한다.
또한, 상기 배선패턴에서, 다른 사이즈를 갖는 반도체칩(81,82,83) 마다 최적의 금속세선 접속용 전극패드(P1∼Pn,Q1∼Qn)를 선택함에 의해, 반도체칩(81,82,83)의 출력단자(81a,82a,83a)와 배선패턴의 금속세선 접속용 전극패드(P1∼Pn,Q1∼Qn)를 접속하는 와이어 길이가 단축될 수 있다.
한편, 반도체칩의 고집적화에 따른 다핀화에 양립할 수 있고, 와이어 길이에 따른 제약을 배제하기 위해, 일본국 공개 특허 공보 제 92-24929호(공개일: 1992년 1월 28일)에는, 도 10에 도시된 바와 같이, 외부리드에 접속되는 회로패턴(91)의 본딩부(금속세선 접속용 전극패드)(91a)와 반도체칩(92)의 탑재영역 사이에 상부 표면상의 중계기판(95)을 갖는 중계회로패턴(94)이 제공되며, 중계회로패턴(94)의 일단이 본딩 와이어(93)에 의해 반도체칩(92)의 출력단자(92a)에 접속되고, 타단은 본딩 와이어(93)에 의해 회로패턴(91)의 본딩부(91a)에 접속되는, 세라믹 패키지를 개시하고 있다.
상기 세라믹 패키지에서, 반도체칩(92)과 회로패턴(91)이, 반도체칩(92)과 회로패턴(91) 사이의 중계기판(95)상에 제공된 중계회로패턴(94)을 통해 서로 접속되기 때문에, 반도체칩(92)과 회로패턴(91)이 직접 와이어 본딩에 의해 접속되는 경우와 비교하여, 와이어(93)의 길이가 단축되어, 다핀화와 양립할 수 있는 장치를 제공한다.
그러나, BGA형의 수지밀봉형 반도체장치의 패키지에서, 도 8(a) 및 도 8(b)에 도시된 바와 같이, 배선패턴(72)에는, 외부단자 탑재용 관통구멍(73a)을 덮는 랜드(72a)로 구성되는 랜드패턴(랜드(72a) 그룹)이 제공된다.
따라서, 일본국 공개 실용신안 공보 제 89-84460호에서, 각 배선의 일단에 복수의 금속세선 접속용 전극패드행이 형성되는 구성이, 도 8(a) 및 도 8(b)에 도시된 BGA형의 수지밀봉형 반도체장치에 사용되는 배선기판의 배선패턴(72)에 적용되는 경우, 금속세선 접속용 전극패드(74)행은 랜드패턴(랜드(72a) 그룹)으로부터 분리되어 제공된다. 그 결과, 랜드패턴이 형성되는 영역 이외의 기판상의 영역이 유효하게 이용될 수 없고, 패키지 사이즈가 증대된다.
또한, 일본국 공개 특허 공보 제 92-24929호에 개시된 세라믹 패키지는, 도 10에 도시된 바와 같이, 본딩 와이어(93)의 중계를 위해 전용의 중계기판(95)을 필요로 하고, 제조공정수 및 비용이 증가된다.
본 발명의 목적은, 반도체칩이 패키지 사이즈보다 작은 경우라도, 와이어 길이를 단축하고 와이어 접촉을 방지할 수 있는, 양호한 수율의 배선기판 및 반도체장치를 염가로 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 배선기판은, 반도체칩 탑재면측의 표면에, 외부단자 탑재용 관통구멍을 덮는 랜드가 각 배선마다 제공된 배선패턴을 포함하며,
배선과 반도체칩을 와이어 본딩에 의해 전기적으로 접속하기 위한 복수의 전극단자(예컨대, 사각형 또는 오각형을 갖는 금속세선 접속용 전극패드)가, 각 배선마다 제공되고, 복수의 전극단자중 적어도 1개는 랜드들 사이에 제공된다.
상기 구성에 의하면, 복수의 전극단자를 각 배선마다 제공함에 의해, 각 배선과 반도체칩을 와이어 본딩에 의해 전기적으로 접속하기 위한 전극단자가, 플렉시블하게 변경될 수 있다. 또한, 전극단자를 랜드들 사이에 제공함에 의해, 반도체장치의 외형 사이즈(패키지 사이즈)의 증대를 초래하지 않고, 전극단자수가 증가될 수 있고, 또한, 와이어 본딩시에 와이어들이 서로 접촉하기 쉬운 배선의 레이아웃이 용이하게 변경될 수 있고, 와이어들 사이의 와이어 접촉 등의 문제가 방지될 수 있다.
따라서, 상기 구성에 의하면, 예컨대, 외부단자수가 많고, 반도체장치의 외형 사이즈(패키지 사이즈)보다 반도체칩이 작은 경우라도, 반도체칩과 배선기판에 제공된 각 배선 사이의 와이어 본딩시에 와이어들이 서로 접촉되는 것이 방지된다. 또한, 상기 구성에 의하면, 배선패턴과는 별도로 전용의 중계기판 등을 제공할 필요가 없으므로, 염가의 구성을 실현할 수 있다. 그 결과, 양호한 수율로 제조될 수 있는 염가의 반도체장치를 실현할 수 있는 배선기판을 제공할 수 있다.
상기 목적을 달성하기 위해, 본 발명의 다른 배선기판은, 반도체칩 탑재면측의 표면에, 외부단자 탑재용 관통구멍을 덮는 랜드가 각 배선마다 제공된 배선패턴을 포함하며, 배선과 반도체칩을 와이어 본딩에 의해 전기적으로 접속하기 위한 전극단자가, 랜드들 사이에 제공되고, 상기 전극단자와 반도체칩을 와이어 본딩에 의해 전기적으로 접속하기 위한 중계용 배선(예컨대, 양단에 중계용 금속세선 접속용 패드를 갖는 배선)이, 배선패턴과 반도체칩 탑재영역 사이에 제공된다.
상기 구성에 의하면, 예컨대, 외부단자가 많고, 반도체칩이 반도체장치의 외형 사이즈(패키지 사이즈)보다 대단히 작은 경우, 또는 외부단자 피치가 좁고, 전극단자의 배치에 자유도가 없는 경우, 또는 모든 배선패턴이 단일층의 금속으로 형성되는 경우라도, 반도체칩과 각 배선의 와이어 본딩에 사용되는 와이어의 길이가 짧게 될 수 있어서, 와이어 접촉을 방지할 수 있다. 따라서, 상기 구성에 의하면, 양호한 수율로 제조될 수 있는 염가의 반도체장치를 실현할 수 있는 배선기판을 제공할 수 있다.
상기 목적을 달성하기 위해, 본 발명의 반도체장치는 상기 배선기판을 포함한다.
상기 구성에 의하면, 반도체장치가 배선기판을 포함하기 때문에, 반도체칩이 패키지 사이즈보다 작은 경우라도, 와이어 길이가 단축될 수 있고, 와이어 접촉이 발생하지 않는, 양호한 수율의 반도체장치를 염가로 제공할 수 있다.
본 발명의 특징 및 장점은 첨부도면을 참조한 이하의 상세한 설명을 이해한다면 명백하게 될 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체장치의 배선기판의 배선패턴의 개략적인 도면;
도 2는 도 1의 A-A선을 따라 취해진 반도체장치의 단면도;
도 3은 도 1의 반도체장치의 배선기판의 배선패턴의 다른 예를 나타내는 개략적인 도면;
도 4(a) 및 도 4(b)는 제 1 패드와 제 2 패드 사이에 와이어 본딩으로 접속되는 배선을 스위칭함에 의해 외부단자로부터 반도체칩까지의 입력신호의 순서의 스위칭을 설명하는 도면;
도 5는 본 발명의 다른 실시예에 따른 반도체장치의 배선기판의 배선패턴을 나타내는 개략적인 도면;
도 6은 도 5의 B-B선을 따라 취해진 반도체장치의 단면도;
도 7(a) 및 도 7(b)는 도 1 또는 도 5의 배선패턴의 일부에 제공된 제 2 패드의 형상이 변경될 때의 배치예;
도 8(a)는 BAG형 및 와이어를 채용한 종래의 반도체장치의 배선패턴을 나타내는 개략적인 도면;
도 8(b)는 도 8(a)의 C-C선을 따라 취해진 반도체장치의 단면도;
도 9는 종래의 다른 배선패턴을 나타내는 기판의 평면도; 및
도 10은 중계회로를 포함하는 종래의 세라믹 패키지의 구성을 나타내는 개략적인 도면이다.
이하, 본 발명의 일 실시예에 대해 도 1 내지 도 4를 참조하여 설명한다.
도 1 및 도 2에 도시된 바와 같이, 본 실시예에 따른 반도체장치에는, 반도체칩(11)과 마더보드(도시 안됨) 등의 외부회로를, 외부회로에 접속되는 신호단자(이하, "외부단자")를 통해 전기적으로 접속하기 위한 복수의 배선(2a)으로 구성되는 배선패턴(2)을 갖는 배선기판(회로기판)이 제공되고, 배선기판은, 반도체칩(11)이 탑재되는 표면상의 절연재료로 이루어지는 기재부로서의 베이스기판(절연기판)의 표면상에 제공된다.
배선기판에 있어서, 배선패턴(2)은, 베이스기판(1)의 반도체칩(11) 탑재면측에 노출되도록 구성된다. 베이스기판(1)에는, 각 배선(2a)마다, 외부단자를 탑재하기 위한 외부단자 탑재용 관통구멍(3)이 제공되며, 외부단자 탑재용 관통구멍(3)은, 복수의 영역어레이 형상으로 제공된다. 외부단자 탑재용 관통구멍(3)의 배선패턴(2) 형성면측 단면에는, 배선패턴(2)의 일부로 구성되고, 외부단자 접속용 배선패턴으로서, 외부단자를 형성하기 위한 랜드(4a)로 구성되는 랜드패턴(4)(랜드(4a)의 그룹)이 제공되고, 영역어레이에 형성된다. 랜드(4a)는, 외부단자 탑재용 관통구멍(3)보다 크게 제공되어, 외부단자 탑재용 관통구멍(3)을 덮는다.
또한, 본 실시예에 따른 반도체장치는, 외부단자 탑재용 관통구멍(3)의 배선패턴(2) 형성면측 단면에, 예컨대, 외부단자 탑재용 관통구멍(3)내에 제공된 이너리드(도시 안됨)등의 전극을 통해, 외부단자가 제공되는, 예컨대, 땜납 볼 등의 도통용 돌기(8)가 형성된 구성이다.
또한, 배선패턴(2)의 일부에는, 배선패턴(2)의 배선(2a)과 반도체칩(11)의 출력단자로서의 제 1 패드(12)를 전기적으로 접속하기 위한 금속세선 접속용 전극패드로서 제공된 복수의 제 2 패드(5)(전극단자)가, 각 배선(2a)마다 제공된다. 제 2 패드(5)는, 영역어레이로 배치된 외부단자 탑재용 관통구멍(3)을 덮는 랜드패턴(4)(랜드(4a) 그룹)의 외측 및 내측, 즉, 랜드패턴(4)(랜드(4a) 그룹)의 최외측 랜드(4a)의 외측(최외측 랜드(4a)의 외주의 외측), 및 랜드패턴(4)의 내측(즉, 랜드패턴(4)의 랜드들(4a) 사이)에 제공되고, 랜드패턴(4)의 제 2 패드(5)의 외측 및 내측은 와이어 본딩될 수 있는 크기로 모두 제공된다.
이 배치에 의해, 본 실시예에 따른 반도체장치에서, 반도체칩(11)과 배선패턴(2)은, 제 1 패드(12) 및 제 2 패드(5)를, 각각, 금속 와이어(6)(금속세선)를 통해 와이어 본딩함에 의해 서로 전기적으로 접속된다.
도 1에 도시된 배선패턴(2)에서, 제 2 패드(5)는, 각 배선(2a)마다, 영역어레이로 배치된 외부단자 탑재용 관통구멍(3)을 덮는 랜드(4a)로 구성되는 랜드패턴(4) 외측에 하나의 제 2 패드(5)가 제공되고, 랜드패턴(4)내에 2개의 제 2 패드(5)가 제공되도록 배치된다. 각 배선(2a)과 반도체칩(11) 사이의 전기적 도통은, 제 2 패드(5)중 1개와 반도체칩(11)의 제 1 패드(12)를 와이어(6)를 사용하여 와이어 본딩함에 의해 이루어진다. 배선(2a)의 제 2 패드(5)와 반도체칩(11)의 제 1 패드(12) 사이의 와이어 본딩은, 와이어들(6) 사이의 와이어 접촉의 위험성이 낮게 되도록, 와이어 길이 및 와이어 각도를 고려하여 각 배선(2a)의 제 2 패드(5)를 자유롭게 선택함에 의해 이루어진다.
상술한 바와 같이, 상기 반도체장치에서, 각 배선(2a)에 대해, 제 2 패드(5)가, 랜드패턴(4) 외측에 1개 및 랜드패턴(4)내에 복수개 제공되고, 각 배선(2a)과 반도체칩(11) 사이의 전기적 접속을 확보하기 위한 와이어 본딩의 패드위치(전극단자위치)를 플렉시블하게 변경할 수 있다. 그 결과, 와이어 본딩에 있어서 와이어들(6)이 서로 접촉하기 쉬운 배선(2a)의 레이아웃이 용이하게 변경될 수 있고, 반도체장치의 조립시에 발생하는 와이어들(6) 사이의 와이어 접촉 등의 문제가 방지될 수 있다.
베이스기판(1)에 사용되는 재료는, 내열성, 절연성, 강도, 및 치수안정성이 우수한 것이면, 특별히 한정되지 않는다. 특히, 이러한 재료로서, 예컨대, 폴리이미드, 폴리아미드, BT(비스말레이드-트리아진)수지, 에폭시수지, 폴리에스테르, 유리 에폭시, 유리 폴리이미드, 및 세라믹 등이 이용될 수 있지만, 비용 및 가공의 용이성면에서 특히 폴리이미드가 바람직하다. 폴리이미드의 절연저항은 5×1O13Ω 정도이다.
또한, 배선패턴(2)의 재료는, 도전성 및 내열성을 갖는 것이면, 특별히 한정되지 않지만, 일반적으로 금속재료가 사용되고, 비용면에서 동(Cu)이 바람직하다. 두께는, 특별히 한정되는 것이 아니라, 일반적인 배선패턴의 두께인, 12μm, 18μm, 또는 25μm 정도로 설정된다.
반도체칩(11)과 배선패턴(2) 사이의 절연성을 확보하기 위해, 배선패턴(2)상에는, 필름 형상의 절연 시트, 또는 땜납 레지스트 등이 형성될 수 있다. 또한, 본 발명에 따른 반도체장치에서, 도 2에 도시된 바와 같이, 반도체장치(11), 배선패턴(2), 와이어(6) 등을 덮는 투광성 수지(7)에 의해 배선기판이 밀봉된다. 도 1에서, 편의상, 투광성 수지(7)가 생략된다. 투광성 수지(7)에는, 예컨대, 종래 수지밀봉에 사용되는, 투광성을 갖는 상용의 수지가 채용된다.
다음, 상기 구성을 갖는 배선기판의 제조방법을 설명한다.
기재(1)로서는, 배선패턴(2)측에, 동박을 적층하기 위해, 우수한 내열성을 갖는 폴리이미드계 접착제를 도포한 폴리이미드 기재를 채용하였다. 베이스기판(1)의 두께는, 특별히 한정되지 않지만, 본 실시예에서, 50μm 내지 75μm의 두께를 갖는 폴리이미드 기재, 및 7μm 내지 12μm의 두께를 갖는 접착제가 사용되었다. 배선기판의 휘어짐을 방지하기 위해, 접착제는 폴리이미드 기재의 양면에 도포될 수 있다.
배선기판의 제조에 있어서, 먼저, 동박을 적층하기 전에, 베이스기판(1)을 통해 외부단자 탑재용 관통구멍(3)이 미리 영역어레이에 형성되어, 베이스기판(1)상에 형성되는 배선패턴(2)과 베이스기판(1)의 이면을 접속하는 도통로가 미리 형성된다. 외부단자 탑재용 관통구멍(3)을 형성하기 위해, 예컨대, 레이저가공, 드릴, 또는 금형을 사용한 다이-컷팅(die-cutting)이 사용된다.
다음, 배선패턴(2) 형성용 동박이 적층된다. 본 실시예에서, 배선패턴(2)용 동박으로서, 18μm의 두께를 갖는 동박이 사용되었다.
다음, 외부단자 탑재용 관통구멍(3)의 위치와 일치하여 배선패턴(2)이 형성된다. 구체적으로, 외부단자 탑재용 관통구멍(3)을 덮도록, 영역어레이에 랜드패턴(4)(랜드(4a) 그룹)이 형성되고, 랜드패턴(4)의 외측(외주) 및 외부단자 탑재용 관통구멍(3)을 덮는 랜드들(4a) 사이에 제 2 패드(5)가 형성된다.
결국, 랜드패턴(4)을 구성하는 각 랜드(4a)는, 외부단자 탑재용 관통구멍(3)을 마스크하기 위해, 외부단자 탑재용 관통구멍(3)보다 크게 형성되어야 한다. 그러나, 외부단자 탑재용 관통구멍(3)에 대한 랜드(4a)의 크기는, 배선패턴(2)의 랜드(4a)의 접합강도에 영향을 주고, 배선패턴(2)과 랜드패턴(4)의 위치정밀도에 의해 필요한 크기가 결정됨과 함께, 현재 이용될 수 있는 제조기술의 레벨을 고려하면, 외부단자 탑재용 관통구멍(3)의 에지와 랜드(4a)의 에지(단부 에지) 사이의 거리가 70μm 이상인 것이 바람직하다. 즉, 본 실시예의 환(丸) 랜드를 형성하기 위해, 외부단자 탑재용 관통구멍(3)의 구멍 직경을 X로 하면, 랜드(4a)의 구멍 직경(Y)은, Y≥(X+140μm)인 것이 바람직하다.
랜드(4a)의 형상은, 환랜드로 한정되는 것이 아니라, 각(角) 등의 다른 형상이 채용될 수 있고, 외부단자 탑재용 관통구멍(3)을 덮을 수 있으면, 그 형상은 특별히 한정되지 않는다. 본 실시예에서, 외부단자 탑재용 관통구멍(3)의 에지와 랜드(4a)의 에지 사이의 거리는 100μm 이다.
또한, 본 실시예의 설계에서, 랜드들(4a) 사이의 피치가 0.8mm로 설정되었고, 제 2 패드(5)는 0.15mm의 폭 및 0.20mm의 길이를 갖는 직사각형으로 구성되었다. 랜드패턴(4) 및 제 2 패드(5)를 포함하는 배선패턴(2)의 형성방법은 특별히 한정되는 것이 아니지만, 예컨대, 에칭법이 채용될 수 있다. 구체적으로, 동박상에 포토레지스트가 형성되고, 배선패턴(2)용 소정의 패턴이 제공된 포토마스크를 통해 노광 및 현상한 후, 얻어진 레지스트 패턴을 에칭 마스크로 사용하여 동박이 에칭된 후, 레지스트 패턴을 제거함에 의해 배선패턴(2)이 형성된다.
배선패턴(2)을 형성한 후, 그 표면에는, 와이어 본딩의 접합성을 고려하여, 0.6μm 정도의 두께로 금 도금되었다. 이 도금은, 반도체칩(11)이 탑재된 배선기판의 전면(즉, 배선패턴(2)이 형성된 베이스기판(1)의 표면) 및 배선기판 이면(배선패턴(2)이 형성된 기판의 반대면)의 일부에 걸쳐 형성되며, 외부단자 탑재용 관통구멍(3)(외부단자의 랜드부분)으로부터 동박이 노출된다.
여기서, 동과 금 사이의 계면에는, 5μm 및 0.4μm 정도의 두께로 니켈 및 팔라듐이 각각 도금되어, 땜납의 외부단자가 외부단자 수용성 표면에 제공될 때 동과 땜납의 상호 확산을 방지하도록 하였다.
도금법은, 특별히 한정되지 않고, 전해도금 및 무전해도금이 사용될 수 있지만, 전자는 도금을 위한 배선이 필요하다. 이 배선은, 생산된 반도체장치의 외부로 인출되고, 상기 배선은 최종적으로 절단될 필요가 있고, 상기 배선이 절단될 때, 배선의 절단면이 노출된다. 따라서, 본 실시예는 도금을 실행하기 위해 무전해도금을 채용하였다.
상기 배선기판에서, 반도체칩 탑재영역에 외부단자가 제공되는 경우, 배선기판(2)상에는, 반도체칩 탑재영역상의 배선패턴(2)과 반도체칩(11) 사이의 절연성을 확보하기 위해, 예컨대, 비도전성 필름 시트(즉, 필름 형상의 절연 시트)가 쌓여진다. 이를 위해, 예컨대, 절연 시트 대신에 액체 땜납 레지스트가 도포될 수 있다.
이하, 상기 방식으로 형성된 배선기판을 사용하여, 수지밀봉형 반도체장치의 조립방법을 설명한다.
먼저, 배선기판의 반도체칩 탑재영역에, 절연성을 갖는 다이-본드 페이스트(die-bond paste)가 도포되고, 반도체칩(11)이 탑재된다. 그 후, 다이-본드가 경화(cure)되어 반도체칩(11)이 고정된다(반도체칩 고정단계).
반도체칩(11)을 배선기판상에 고정하는 방법으로서, 다이-본드를 사용하는 방법 이외에도, 배선기판의 반도체칩 탑재영역에 쌓여진 절연 시트에 대해 접착성을 갖는 접착재료를 사용하여 반도체칩(11)이 접착되어 고정되는 방법을 선택적으로 채용할 수 있다. 또한, 이와 다르게, 반도체칩(11) 이면에 접착제가 도포될 수 있고, 접착제로 반도체칩(11)이 배선기판상에 접착되어 고정될 수 있다.
다음, 반도체칩(11)의 회로상의 출력단자로서의 제 1 패드(12) 및 배선기판상에 형성된 제 2 패드(5)가, 금 등의 금속으로 형성되는 와이어(6)(금속세선)를 사용하여 와이어 본딩함에 의해 서로 접속된다(와이어 본딩단계). 와이어 본딩에서, 1개의 외부단자에 접속된 복수의 제 2 패드(5)로부터, 와이어 본딩시의 와이어 길이 및 와이어 각도가 가장 양호한 것이 선택되어, 와이어 본딩을 용이하게 할 수 있고, 수지밀봉 단계 등으로 발생하는 와이어(6)의 변형에 따른 와이어들(6) 사이의 와이어 접촉이 방지될 수 있다.
와이어 본딩 후, 반도체칩(11)이 탑재된 배선기판의 표면은, 반도체칩(11) 및 와이어(6)를 덮는 수지에 의해 밀봉되어, 반도체칩(11) 표면 및 와이어 본딩 표면이 보호된다(수지밀봉단계).
다음, 예컨대, 배선기판 이면상의 외부단자 탑재용 관통구멍(3)에 플럭스(flux)를 통해 땜납 볼이 배치되고, 리플로우(reflow)에 의해 땜납 볼을 고착시킴으로써, 땜납으로 구성된 볼 형상의 도통용 돌기(8)(땜납 볼)가 외부단자로서 형성된다. 도통용 돌기(8)는, 상술한 땜납 볼과 같이, 땜납을 주성분으로 포함하거나, 예컨대, 동의 금속 핵 및 그 주변의 땜납 코팅을 포함한다.
다음, 배선기판이, 반도체장치의 외형 사이즈에 따라 절단되어 개별적으로 분리됨으로써, 수지밀봉형 반도체장치를 제조하였다. 리플로우 화로에서 도통용 돌기(8)를 용융함에 의해 반도체장치가 외부회로에 접속되어, 땜납의 표면장력 및 점도가 제어된다.
상술한 바와 같이, 본 실시예는, 각 배선(2a)에 대해, 제 2 패드(5)가 랜드패턴(4) 외측에 1개 및 랜드패턴(4)내에 복수개 제공되는 경우를 설명하였다. 그러나, 본 발명의 목적을 달성하기 위한 구성은, 상기한 구성에 한정되지 않고, 예컨대, 반도체장치의 외형 사이즈의 현저한 증대를 초래하지 않는 범위내에서, 복수의 랜드패턴(4) 외측에 제 2 패드(5)가 제공되고, 랜드패턴(4) 내측에는 제 2 패드(5)가 제공되지 않을 수 있다.
즉, 제 2 패드(5)는 각 배선(2a) 마다 복수개 제공되고, 그중 적어도 1개, 또는 바람직하게는 그중 대부분 또는 전부가 랜드패턴(4)을 구성하는 랜드들(4a) 사이에 제공되면, 와이어 본딩의 자유도를 증가시키고, 각 배선(2a)과 반도체칩(11)을 와이어 본딩에 의해 전기적으로 접속하기 위한 제 2 패드(5)를 플렉시블하게 변경할 수 있다. 또한, 제 2 패드(5)를 랜드패턴(4)을 구성하는 랜드들(4a) 사이에 제공함으로써, 패키지 사이즈의 증대를 초래하지 않고, 제 2 패드(5)의 수가 증가될 수 있고, 또한, 와이어 본딩시에 와이어들(6)이 서로 접촉하기 쉬운 배선(2a)의 레이아웃이 용이하게 변경될 수 있어서, 와이어들(6) 사이의 와이어 접촉의 문제가 방지될 수 있다.
즉, 외부단자 탑재용 관통구멍을 덮는 랜드패턴이 제공된 종래의 BGA형의 수지밀봉형 반도체장치의 패키지에서, 배선패턴과 반도체칩 사이의 전기적 도통을 확보하기 위한 금속세선 접속용 패드는, 각 배선(외부회로에 접속하기 위한 외부단자에 접속된 각 배선)마다 1개의 위치에 제공되었다. 따라서, 이 종래의 구성은 금속세선 접속용 패드의 길이에만 와이어 배치의 자유도를 제공한다.
그러나, 본 실시예에서는, 도 1에 도시된 바와 같이, 배선패턴(2)과 반도체칩(11) 사이의 전기적 도통을 확보하기 위한 금속세선 접속용 패드인 제 2 패드(5)가, 각 배선(2a)(외부회로에 접속하기 위한 외부단자에 접속된 각 배선(2a))에 대해, 복수개, 즉, 적어도 2개의 위치에 제공되어, 와이어(6)의 배치의 자유도가 종래 예보다 높게 되어있다.
도 1에 도시된 배선기판에서, 각 배선(2a)에 대해 3개의 위치, 즉, 가장 바깥쪽 외주상의 랜드(4a)의 외측에 1개, 및 대응하는 랜드들(4a) 사이에 2개의 제 2 패드(5)가 제공되고, 랜드패턴(4)의 외주에 제공된 제 2 패드(5)는, 랜드패턴(4)의 외주의 일단, 즉, 구체적으로, 반도체칩(11)의 반대측의 랜드패턴(4)의 외주부분에 제공된다. 그러나, 이와 다르게, 도 3에 도시된 바와 같이, 랜드패턴(4)과 반도체칩(11) 사이, 즉, 반도체칩(11)의 측면상의 랜드패턴(4)을 구성하는 랜드(4a)의 단부 에지 행과 반도체칩(11) 사이에 제 2 패드(5)가 제공될 수 있다. 랜드패턴(4) 외측에 제 2 패드(5)가 제공되는 경우의 제 2 패드(5)의 위치는, 반도체장치의 외형 사이즈의 현저한 증대를 초래하지 않는 범위내에서 적절히 설정된다.
이 방식에서, 랜드패턴(4) 외측에도 제 2 패드(5)가 제공됨으로써, 와이어 본딩의 자유도가 더 증가될 수 있고, 와이어들(6)이 서로 접촉하기 쉬운 배선(2a)의 레이아웃이 더 용이하게 변경될 수 있다. 또한, 도 3에 도시된 바와 같이, 랜드패턴(4)과 반도체칩(11) 사이에 제 2 패드(5)를 제공함으로써, 와이어 각도에 의존하지만, 제 2 패드(5)의 와이어 본딩이 가능할 때, 와이어 본딩에 사용되는 와이어(6)의 길이가 짧아질 수 있다.
도 3의 반도체기판은, 반도체칩(11)의 측면상의 랜드패턴(4)을 구성하는 랜드(4a)의 단부 에지 행과 반도체칩(11) 사이에 제공된 제 2 패드(5)와, 반도체칩(11)의 제 1 패드(12)가 각각 와이어 본딩된 예를 나타낸다. 그러나, 상술한 바와 같이, 각 배선(2a)의 제 2 패드(5)와 반도체칩(11)의 제 1 패드(12) 사이의 와이어 본딩은, 와이어들(6) 사이의 와이어 접촉의 위험성을 방지하도록, 각 배선(2a)에 제공된 제 2 패드(5)를 자유롭게 선택함에 의해 형성되지만, 도 3에 도시된 접속으로 한정되지 않는다.
상술한 바와 같이, 본 실시예에 따른 배선기판 및 반도체장치에서, 외부단자수가 많고, 반도체장치의 외형 사이즈(패키지 사이즈)에 대해 반도체칩 사이즈가 작을 때라도, 반도체칩(11)과 배선기판에 제공된 각 배선(2a)을 와이어 본딩할 때 와이어들(6)이 서로 접촉함을 방지할 수 있다. 또한, 상기 구성에 의하면, 배선패턴(2)과는 별도로, 전용의 중계기판 등을 제공할 필요가 없어서, 염가의 구성을 제공할 수 있다. 따라서, 본 실시예에 의하면, 배선기판 및 반도체장치가 염가 및 양호한 수율로 제공될 수 있다. 또한, 본 실시예의 배선기판은, 반도체장치의 외형 사이즈보다 반도체칩 사이즈가 작을 때 더욱 더 효과적이다. 상기한 배선기판을 갖는 반도체장치는, BGA형의 수지밀봉형 반도체장치로서 적합하게 채용될 수 있다.
또한, 본 실시예에 의하면, 복수의 제 2 패드(5)를 제공함에 의해, 반도체칩(11)의 회로상의 제 1 패드(12)와 제 2 패드(5) 사이의 배선이 더 자유롭게 될 수 있다. 따라서, 도 4(a)에 도시된 바와 같이, n행번째의 배선(2a)이 배선(2an), (n+1)행번째의 배선(2a)이 배선(2an+1)이고, 배선(2a)에 전기적으로 접속되는 n행번째의 제 1 패드(12)가 제 1 패드(12n), (n+1)행번째의 제 1 패드(12)가 제 1 패드(12n+1)일 때, 도 4(b)에 도시된 바와 같이, 와이어들(6) 사이의 와이어 접촉이 발생하지 않고, 제 1 패드(12n)가 배선(2an+1)의 제 2 패드(5)와 와이어 본딩될 수 있고, 제 1 패드(12n+1)가 배선(2an)의 제 2 패드(5)와 와이어 본딩될 수 있다.
따라서, 상술한 바와 같이, 제 1 패드(12)와 배선(2a)의 제 2 패드(5)의 와이어 본딩에서, 제 1 패드(12)에 접속되는 배선(2a)을 스위칭함에 의해, 와이어들(6) 사이의 와이어 접촉이 발생되지 않고, 외부단자로부터 반도체칩(11)에 입력되는 신호의 순서가 변경될 수 있다.
[실시예 2]
이하, 본 발명의 다른 실시예에 대해 도 5 내지 도 7(a) 및 도 7(b)에 따라, 도 1 및 도 2를 참조하여 설명한다. 설명의 편의상, 상술한 실시예 1의 도 1에 도시된 구성 요소와 동일한 기능을 갖는 구성요소에는 동일한 참조부호를 붙이고, 그 설명을 생략한다.
본 실시예에 따른 반도체장치에서, 도 5 및 도 6에 도시된 바와 같이, 랜드들(4a) 사이에 제공되는 제 2 패드(5)와 반도체칩(11)의 회로상에 제공된 제 1 패드(12)의 접속을 쉽게 하기 위해, 배선패턴(2)과 반도체칩(11) 사이, 즉, 반도체칩측의 랜드패턴(4)을 구성하는 단부 에지 행의 랜드(4a)와 반도체칩(11) 사이에, 제 2 패드(5)와 제 1 패드(12)를 와이어 본딩에 의해 전기적으로 접속하기 위한 중계용 배선(23a)으로 구성되는 배선패턴(23)을 갖는 배선기판이 제공된다.
이 구성에 의해, 실시예 1의 도 1에 도시된 바와 같이, 랜드들(4a) 사이에, 상기 랜드들(4a)과는 다른 랜드(4a)의 외부 단자와 반도체칩(11)을 접속하는 복수의 배선(2a)을 제공하는 것이 곤란한 경우라도, 각 배선(2a)과 반도체칩(11)의 와이어 본딩에 필요한 와이어 길이가 짧게 될 수 있어서, 와이어들(6)이 서로 접촉함을 방지할 수 있다.
이하, 본 실시예에 따른 배선기판의 제조방법에 대해 도 5를 참조하여 설명한다. 본 실시예에서, 베이스기판(1)(도 2 참조), 배선패턴(2), 와이어(6), 투광성 수지(7), 도통용 돌기(8) 등은, 실시예 1과 같은 재료로 형성되고, 각 구성요소의 형성방법에 대해서도, 특별히 언급되지 않으면, 실시예 1과 동일한 방법을 채용한다. 또한, 본 실시예에서, 배선패턴이 단일층의 금속으로 형성됨으로써, 중계용 배선패턴(23)은 배선패턴(2)과 동일한 재료로 형성된다.
먼저, 베이스기판(1)(도 2 참조)을 통해, 외부단자 탑재용 관통구멍(3)이 미리 영역어레이에 형성되어, 베이스기판(1)상에 형성되는 배선패턴(2)과 베이스기판(1)의 이면을 접속하는 도통로가 미리 형성된다. 다음, 실시예 1과 같이, 베이스기판(1)상에 동박이 적층되고, 외부단자 탑재용 관통구멍(3)의 위치에 따라 배선패턴(2)이 형성되고, 배선패턴(2)과 반도체칩(11) 탑재영역 사이의 위치관계에 따라 중계용 배선패턴(23)에 중계용 패드(21,22)가 제공된다.
도 5에 도시된 반도체장치의 배선기판은, 외부단자 피치(인접하는 외부단자 탑재용 관통구멍들(3)의 중심 사이의 거리)가 0.5mm 이고, 외부단자 탑재용 관통구멍(3)의 구멍 직경(Ø)이 0.2mm 이고, 외부단자 탑재용 관통구멍(3)의 에지와 외부단자 탑재용 관통구멍(3)을 덮는 랜드(4a)의 에지(단부) 사이의 거리가 90μm 이고, 배선(2a)의 라인폭이 40μm 이고, 배선(2a) 사이의 스페이스가 40μm로 되도록 설계된다. 따라서, 1개의 배선(2a)만이 랜드들(4a) 사이에 제공될 수 있다.
설계치는 배선기판 제조자의 제조기술력, 외부단자수(신호단자수), 패키지 사이즈 등의 다양한 조건에 따라 적절히 설정되고, 상기의 값으로 설계치가 한정되지 않는다. 그러나, 그럼에도 불구하고, 랜드들(4a) 사이에 제공될 수 있는 배선(2a)의 개수에는 제한이 있다. 따라서, 이하, 특히 각 구성요소의 설계상 실시예 1의 배선기판의 구성이 허용되지 않는 경우, 예컨대, 랜드들(4a) 사이에 1개의 배선(2a)만이 제공될 수 있는 구성이라도, 종래의 문제점을 해결하고 본 발명의 목적을 달성할 수 있는 배선기판 구조에 대해 설명한다.
도 5에 도시된 반도체장치의 배선기판에서, 상기 배선규칙에 의해, 외부단자 사이, 즉, 랜드들(4a) 사이에 1개의 배선(2a)만이 제공될 수 있다. 따라서, 외부단자가 3행(랜드들(4a)의 랜드행) 이상으로 배열되는 경우, 모든 외부단자에 대응하는 제 2 패드(5)를, 랜드패턴(4)의 외측에 1행으로 배열하는 것이 불가능해 진다.
따라서, 도 5의 배선기판에서, 각각의 외부 단자에 접속된 제 2 패드(5)가, 반도체칩(11)의 제 1 패드(12)의 배열방향에 따라 배치되는 랜드들(4a) 사이에 1행(배선패턴(2)측에서 반도체칩(11)의 제 1 패드(12)로 향하는 방향의 복수행)으로 배열된다.
랜드패턴(4)(랜드(4a) 그룹)과 반도체칩(11) 탑재영역 사이에, 중계용 배선패턴(23)을 형성하는 중계용 패드(21,22)가 제공된다. 중계용 배선패턴(23)은, 중계용 배선패턴(23)을 구성하는 각 배선(23a)이 양단에 와이어 본딩이 가능한 중계용 패드(21,22)를 포함하도록 제공되며, 한 단부의 중계용 패드(21)는 외부단자 탑재용 관통구멍(3)을 덮는 랜드(4a)와 접속되는 제 2 패드(5)에 대해 와이어 본딩에 의해 접속되도록 제공되고, 다른 단부의 중계용 패드(22)는 반도체칩(11)에 가깝게 제공되어, 반도체칩(11)에 대해 와이어 본딩에 의해 접속되도록 제공된다.
도 5에 도시된 배선기판을 갖는 본 실시예에 따른 반도체장치는, 중계용 배선패턴(23)의 양단의 중계용 패드(21,22)가 150μm 변의 정방형 패드로 제공되고, 중계용 패드(21,22)를 구성하는 각 배선(23a)의 라인폭이 40μm로 되도록 설계된다. 상기 이외의 재료구성 및 설계 사이즈는, 실시예 1에 설명된 바와 동일하다.
또한, 상기 설명된 구성에서는, 랜드들(4a) 사이에 1개의 배선(2a)만이 제공될 수 있고, 각 배선(2a) 마다 중계용 배선패턴(23a)이 제공된다. 그러나, 중계용 배선패턴(23)이, 반도체칩(11)으로부터 먼 부분에 위치하는 적어도 제 2 패드(5)(반도체칩(11)에 직접 접속되는 경우, 긴 와이어를 필요로 하는 제 2 패드(5))에 대해 제공된다면, 반도체칩(11)과 접속되는 모든 제 2 패드(5)에 대해 중계용 배선패턴(23)이 제공될 수 있다.
상술한 바와 같이, 본 실시예에서는, 외부단자가 매우 협소하게 배선(fine patch)되어, 랜드들(4a) 사이에 1개의 배선(2a)만이 제공될 수 있는 경우라도, 중계용 배선패턴(23)에 제공되어 와이어 본딩 가능한 중계용 패드(21,22)로부터, 랜드들(4a)을 넘어서, 제 2 패드(5)에 와이어(6)를 배선함에 의해 전기적 접속이 얻어질 수 있다.
또한, 상기 배선기판을 사용하여 반도체장치를 조립하는 방법은, 실시예 1에서 설명된 방법에 따라 실행된다. 따라서, 이하에서, 와이어 본딩단계만 설명되고, 그 이외의 단계는 생략된다.
도 5의 배선기판을 갖는 반도체장치에서, 랜드패턴(4)과 반도체칩(11) 사이의 중계용 배선패턴(23)은 반도체칩(11)의 근방에 배치되어 있다. 따라서, 반도체장치의 제조시의 반도체칩(11)과 배선기판 사이의 와이어 본딩은, 일단, 반도체칩(11)과 반도체칩(11)측의 중계용 배선패턴(23)의 중계용 패드(22)를 와이어 본딩하여, 랜드패턴(4)측의 중계용 배선패턴(23)의 중계용 패드(21)와 외부단자에 접속되는 제 2 패드(5)를 와이어 본딩함에 의해 실행된다. 이 방식으로 2회의 와이어 본딩을 실행함에 의해, 반도체칩(11)과 각 랜드(4a)의 외부단자 사이의 도통이 확보되어, 본 실시예에 따른 반도체장치가 제조된다.
본 실시예에 의하면, 예컨대, 외부 단자수가 많고, 반도체칩(11)이 반도체장치의 외형 사이즈(패키지 사이즈)보다 대단히 작은 경우, 및 외부 단자 사이의 피치가 좁고, 제 2 패드(5)의 배치의 자유도가 작은 경우, 및 모든 배선패턴이 단일층의 금속으로 형성되는 경우에 있어서도, 반도체칩(11)과 배선기판에 제공된 각 배선(2a)을 와이어 본딩할 때 와이어(6)가 짧아지게 될 수 있어서, 와이어들(6) 사이의 와이어 접촉이 방지될 수 있다.
또한, 종래, 금속세선 접속용 전극패드수가 많은 경우, 이들 패드를 1행으로 배열하면, 얻어지는 반도체장치의 외형 사이즈가 증가하고, 패드를 2행으로 배열하면, 패드들 사이의 피치가 좁게 되어, 와이어 접촉의 문제가 발생한다. 그러나, 상기 구성을 갖는 배선기판을 사용함으로써, 인접하는 랜드들(4a) 사이에 복수의 배선(2a)을 제공하지 않고, 반도체칩(11)과 외부단자 사이의 도통이 확보될 수 있고, 와이어들(6)이 서로 접촉되는 것이 방지됨으로써, 양호한 수율의 배선기판 및 반도체장치를 실현할 수 있다.
또한, 본 실시예에서, 배선패턴(2) 및 중계용 배선패턴(23)이 단일층의 금속으로 형성될 수 있어서, 상기 구성을 갖는 배선기판 및 반도체장치를 염가로 제조할 수 있다.
상술한 바와 같이, 본 실시예의 배선기판이 제공된 반도체장치는, BGA 구조를 갖는 수지밀봉형 반도체장치에 적합하게 채용될 수 있고, 배선기판은, 반도체장치의 외형 사이즈보다 반도체칩 사이즈가 작을 때 특히 유효하다.
본 실시예에서, 제 2 패드(5)가 정방형으로 형성되지만, 도 7(a)에 도시된 바와 같이, 직사각형, 또는 정방형 및 직사각형 이외의 사각형이 선택적으로 채용될 수 있고, 도 7(b)에 도시된 바와 같이, 제 2 패드(5)의 형상으로 오각형(일단에돌기를 갖는 형상)이 채용될 수 있어서, 제 2 패드(5)가 교대로 180˚회전됨에 의해 서로 병렬로 배치된다. 제 2 패드(5)의 상기 구성에 의하면, 동일한 점유영역을 갖는 제 2 패드(5)와 비교하여, 제 2 패드(5)의 폭, 즉, 제 1 패드(12)와 평행한 방향에서의 제 2 패드(5)의 사이즈가 유효하게 확대될 수 있고, 외형 사이즈의 증대 및 와이어들(6) 사이의 와이어 접촉의 문제가 더 효과적으로 방지될 수 있다. 또한, 제 2 패드(5), 특히, 실시예 1의 랜드패턴(4) 외측의 제 2 패드(5)에 대해 도 7(b)에 도시된 구성을 채용함에 의해, 외형 사이즈의 증대 및 와이어들(6) 사이의 와이어 접촉의 문제가 더 효과적으로 방지될 수 있다.
본 발명의 제 1 배선기판은, 반도체칩 탑재면측의 표면에, 외부단자 탑재용 관통구멍을 덮는 랜드가 각 배선마다 제공된 배선패턴을 포함하며, 배선과 반도체칩을 와이어 본딩에 의해 전기적으로 접속하기 위한 복수의 전극단자(예컨대 사각형 또는 오각형을 갖는 금속세선 접속용 전극패드)가, 각 배선마다 제공되고, 복수의 전극단자중 적어도 1개는 랜드들 사이에 제공된다.
상기 구성에 의하면, 복수의 전극단자가 각 배선마다 제공됨으로써, 각 배선과 반도체칩을 와이어 본딩에 의해 전기적으로 접속하기 위한 전극단자가 플렉시블하게 변경될 수 있다. 또한, 전극단자를 랜드들 사이에 제공함으로써, 반도체장치의 외형 사이즈(패키지 사이즈)의 증대를 초래하지 않고, 전극단자수가 증가될 수 있고, 또한 와이어 본딩시에 와이어들이 서로 접촉하기 쉬운 배선의 레이아웃이 용이하게 변경될 수 있고, 와이어들 사이의 와이어 접촉 등의 문제가 방지될 수 있다.
따라서, 상기 구성에 의하면, 예컨대 외부단자수가 많고, 반도체장치의 외형 사이즈(패키지 사이즈)보다 반도체칩이 작은 경우라도, 반도체칩과 배선기판에 제공된 각 배선들 사이를 와이어 본딩할 때 와이어들이 서로 접촉함을 방지한다. 또한, 상기 구성에 의하면, 배선패턴과는 별도로, 전용의 중계기판 등을 제공할 필요가 없어서, 염가의 구성이 실현될 수 있다. 그 결과, 양호한 수율로 제조될 수 있는 염가의 반도체장치를 실현할 수 있는 배선기판을 제공할 수 있다.
본 발명의 제 2 배선기판은, 반도체칩 탑재면측의 표면에, 외부단자 탑재용 관통구멍을 덮는 랜드가 각 배선마다 제공된 배선패턴을 포함하며, 배선과 반도체칩을 와이어 본딩에 의해 전기적으로 접속하기 위한 전극단자가, 랜드들 사이에 제공되고, 전극단자와 반도체칩을 와이어 본딩에 의해 전기적으로 접속하기 위한 중계용 배선(예컨대, 양단에 중계용 금속세선 접속용 전극패드를 갖는 배선)이, 배선패턴과 반도체칩 탑재영역 사이에 제공된다.
상기 구성에 의하면, 예컨대, 외부단자수가 많고, 반도체칩이 반도체장치의 외형 사이즈(패키지 사이즈)보다 대단히 작은 경우, 또는 외부단자 피치가 좁고, 전극단자의 배치에 자유도가 없는 경우, 또는 모든 배선패턴이 단일층의 금속으로 형성되는 경우라도, 반도체칩과 각 배선의 와이어 본딩에 사용되는 와이어 길이가 짧게 될 수 있어서, 와이어 접촉이 방지될 수 있다. 따라서, 상기 구성에 의하면, 양호한 수율로 제조될 수 있는 염가의 반도체장치를 실현할 수 있는 배선기판을 제공할 수 있다.
본 발명의 반도체장치는, 제 1 또는 제 2 배선기판을 포함한다.
상기 구성에 의하면, 반도체장치가 배선기판을 포함하고 있기 때문에, 반도체칩이 패키지 사이즈보다 작은 경우라도, 와이어 길이가 단축될 수 있고, 와이어 접촉이 발생하지 않는 양호한 수율의 반도체장치를 염가로 제공할 수 있다.
이상, 본 발명이 설명되었지만, 다양한 방식으로 변경될 수 있음이 명백하다. 이러한 변경은 본 발명의 정신 및 범위로부터 벗어나지 않으며, 이러한 모든 변경은 이하의 특허청구의 범위내에 포함되는 것으로 간주된다.

Claims (11)

  1. 반도체칩 탑재면측의 표면에, 외부단자 탑재용 관통구멍을 덮는 랜드가 각 배선마다 제공된 배선패턴을 포함하는 배선기판으로서,
    배선과 반도체칩을 와이어 본딩에 의해 전기적으로 접속하기 위한 복수의 전극단자가 각 배선마다 제공되고, 상기 복수의 전극단자중 적어도 1개는 랜드들 사이에 제공되는 배선기판.
  2. 제 1 항에 있어서, 각 배선마다 제공되는 상기 복수의 전극단자중 적어도 1개는 랜드형성영역의 외부에 제공되는 배선기판.
  3. 제 2 항에 있어서, 각 배선마다 제공되는 상기 복수의 전극단자중 적어도 1개는 랜드형성영역과 배선기판의 에지 부분 사이에 제공되는 배선기판.
  4. 제 2 항에 있어서, 각 배선마다 제공되는 상기 복수의 전극단자중 적어도 1개는 랜드형성영역과 반도체칩 탑재영역 사이에 제공되는 배선기판.
  5. 제 1 항에 있어서, 상기 배선패턴은 단일층으로 된 전기적 도전재료로 형성되는 배선기판.
  6. 반도체칩 탑재면측의 표면에, 외부단자 탑재용 관통구멍을 덮는 랜드가 각 배선마다 제공된 배선패턴을 포함하는 배선기판으로서,
    배선과 반도체칩을 와이어 본딩에 의해 전기적으로 접속하기 위한 복수의 전극단자가 각 배선마다 제공되고, 상기 복수의 전극단자중 적어도 1개는 반도체칩 탑재영역 외부에 제공된 랜드들 사이에 제공되는 배선기판.
  7. 반도체칩 탑재면측의 표면에, 외부단자 탑재용 관통구멍을 덮는 랜드가 각 배선마다 제공된 배선패턴을 포함하는 배선기판으로서,
    배선과 반도체칩을 와이어 본딩에 의해 전기적으로 접속하기 위한 전극단자가 랜드들 사이에 제공되고,
    상기 전극단자와 반도체칩을 와이어 본딩에 의해 전기적으로 접속하기 위한 중계용 배선이 배선패턴과 반도체칩 탑재영역 사이에 제공되는 배선기판.
  8. 제 7 항에 있어서, 상기 중계용 배선은:
    배선패턴에 인접하게 와이어 본딩용으로 제공되는 제 1 전극패드, 및
    반도체칩 탑재영역에 인접하게 와이어 본딩용으로 제공되고, 제 1 전극패드와 전기적으로 접속되는 제 2 전극패드를 포함하는 배선기판.
  9. 제 7 항에 있어서, 상기 배선패턴 및 중계용 배선은 단일층으로 된 전기적 도전재료로 각각 형성되는 배선기판.
  10. 반도체칩 탑재면측의 표면에, 외부단자 탑재용 관통구멍을 덮는 랜드가 각 배선마다 제공된 배선패턴을 포함하는 배선기판을 갖는 반도체장치로서,
    배선과 반도체칩을 와이어 본딩에 의해 전기적으로 접속하기 위한 복수의 전극단자가 각 배선마다 제공되고, 상기 복수의 전극단자중 적어도 1개가 랜드들 사이에 제공되는 반도체장치.
  11. 반도체칩 탑재면측의 표면에, 외부단자 탑재용 관통구멍을 덮는 랜드가 각 배선마다 제공된 배선패턴을 포함하는 배선기판을 갖는 반도체장치로서,
    배선과 반도체칩을 와이어 본딩에 의해 전기적으로 접속하기 위한 복수의 전극단자가 각 배선마다 제공되고, 전극단자와 반도체칩을 와이어 본딩에 의해 전기적으로 접속하기 위한 중계용 배선이 배선패턴과 반도체칩 탑재영역 사이에 제공되는 반도체장치.
KR10-2000-0005974A 1999-02-10 2000-02-09 배선기판 및 반도체장치 KR100411862B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-032967 1999-02-10
JP03296799A JP3437477B2 (ja) 1999-02-10 1999-02-10 配線基板および半導体装置

Publications (2)

Publication Number Publication Date
KR20000057982A true KR20000057982A (ko) 2000-09-25
KR100411862B1 KR100411862B1 (ko) 2003-12-18

Family

ID=12373689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0005974A KR100411862B1 (ko) 1999-02-10 2000-02-09 배선기판 및 반도체장치

Country Status (4)

Country Link
US (1) US6403895B1 (ko)
JP (1) JP3437477B2 (ko)
KR (1) KR100411862B1 (ko)
TW (1) TW487996B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493795B2 (ja) * 2000-03-23 2010-06-30 富士通マイクロエレクトロニクス株式会社 半導体装置
JP3631120B2 (ja) * 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
JP2003338519A (ja) * 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
JP2005101082A (ja) * 2003-09-22 2005-04-14 Sharp Corp ランドパターン構造
JP4006447B2 (ja) * 2004-04-16 2007-11-14 キヤノン株式会社 半導体装置およびプリント回路板
JP2008108890A (ja) * 2006-10-25 2008-05-08 Three M Innovative Properties Co 回路基板の接続方法及び接続構造体
US20110084374A1 (en) * 2009-10-08 2011-04-14 Jen-Chung Chen Semiconductor package with sectioned bonding wire scheme
US9881962B2 (en) * 2013-12-10 2018-01-30 Sony Corporation Semiconductor apparatus, solid state imaging device, imaging apparatus and electronic equipment, and manufacturing method thereof
CN105529339B (zh) * 2016-02-17 2018-12-28 京东方科技集团股份有限公司 阵列基板、覆晶薄膜及显示装置
CN109564918B (zh) * 2016-08-10 2023-09-29 三菱电机株式会社 半导体装置
JP2022006441A (ja) * 2020-06-24 2022-01-13 キヤノン株式会社 電子部品、画像形成装置及び実装方法
WO2023133874A1 (zh) * 2022-01-17 2023-07-20 京东方科技集团股份有限公司 显示模组及其制作方法、显示装置
CN115084345A (zh) * 2022-06-13 2022-09-20 合肥京东方瑞晟科技有限公司 一种布线基板、背板和电子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6488460A (en) 1987-09-29 1989-04-03 Toshiba Corp Electrophotographic sensitive body
JPH0424929A (ja) 1990-05-15 1992-01-28 Shinko Electric Ind Co Ltd セラミックパッケージ
JP2872825B2 (ja) * 1991-05-13 1999-03-24 三菱電機株式会社 半導体装置用パッケージ
JP3432982B2 (ja) * 1995-12-13 2003-08-04 沖電気工業株式会社 表面実装型半導体装置の製造方法
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法

Also Published As

Publication number Publication date
JP3437477B2 (ja) 2003-08-18
TW487996B (en) 2002-05-21
US6403895B1 (en) 2002-06-11
JP2000232180A (ja) 2000-08-22
KR100411862B1 (ko) 2003-12-18

Similar Documents

Publication Publication Date Title
US6589810B1 (en) BGA package and method of fabrication
US9258899B2 (en) Method of fabricating a wiring board
KR100430861B1 (ko) 배선기판, 반도체장치 및 패키지 스택 반도체장치
US20020030266A1 (en) Semiconductor device, substrate for a semiconductor device, method of manufacture thereof, and electronic instrument
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
KR100411862B1 (ko) 배선기판 및 반도체장치
US5357400A (en) Tape automated bonding semiconductor device and production process thereof
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
US6483187B1 (en) Heat-spread substrate
JP2000150760A (ja) ターミナルランドフレームおよびその製造方法
JP3660663B2 (ja) チップパッケージの製造方法
KR100346899B1 (ko) 반도체장치 및 그 제조방법
US11688674B2 (en) Printed circuit board and electronic component package
KR100248203B1 (ko) 마이크로-볼 그리드 어레이 패키지
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
JPH02343A (ja) 電子部品搭載用基板
JPH06112395A (ja) 混成集積回路装置
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
JP2652222B2 (ja) 電子部品搭載用基板
KR100456482B1 (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
JPH0982752A (ja) 半導体装置
JPH0834282B2 (ja) 半導体装置用リードフレーム
KR100478208B1 (ko) 반도체패키지
CN114078802A (zh) 半导体装置及其制造方法
JP2000269389A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee