JP7459610B2 - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP7459610B2 JP7459610B2 JP2020057721A JP2020057721A JP7459610B2 JP 7459610 B2 JP7459610 B2 JP 7459610B2 JP 2020057721 A JP2020057721 A JP 2020057721A JP 2020057721 A JP2020057721 A JP 2020057721A JP 7459610 B2 JP7459610 B2 JP 7459610B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- circuit board
- land
- lands
- solder bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910000679 solder Inorganic materials 0.000 claims description 43
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 206010040844 Skin exfoliation Diseases 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000006903 response to temperature Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
図1に電子装置1の断面構造を例示すると共に 図2に回路基板2の上に搭載される電子部品3~6の配置例を示している。また図3に電子部品3の断面図を例示している。
例えば、車両内に配置される電子装置1は、車両挙動の安全性に直結するため、高い耐久性、信頼性が要求される。電子装置1は、様々な悪環境に晒されるため、耐久性を評価するため冷熱試験を実施している。
図7に第2実施形態の説明図を示す。本実施形態では、回路基板202が、筐体7に対し締結部材としてのねじ9、10により締結して固定されている場合の具体例を挙げる。図7に例示したように、回路基板202は平面的に矩形状に構成されている。矩形状の回路基板202は、その四隅のうち一の対角線上の二つの隅部202a、202bの内側近辺に位置して、それぞれねじ9、10により筐体7に締結されている。
図8に第3実施形態の説明図を示す。図8に例示したように、他の基板側ランド16より広く構成された一部の最角ランド16aは、その拡大したランド拡大部16cをレジスト17により覆う構造としても良い。
図9及び図10に第4実施形態の説明図を示す。図9に回路基板2及び電子部品3の一部を例示すると共に、図10に図9のC-C線に沿う縦断側面面図を例示している。
図11及び図12に第5実施形態の説明図を示す。熱による悪影響を受けるのは、電子部品3の最角部付近に位置する最角ランド16aだけではない。
図13に第6実施形態の説明図を示す。第1~第5実施形態では、最角部に対応した最角ランド16aを他の基板側ランド16より広くした形態を説明したが、これに限定されるものではない。
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。
Claims (4)
- 複数のはんだバンプ(12)が設けられる電子部品(3)と、
前記電子部品を前記複数のはんだバンプにより接合することで当該電子部品を実装する回路基板(2)と、を備え、
前記回路基板は、前記電子部品を前記はんだバンプにより接合するように配置された基板側ランド(16)を備え、前記はんだバンプにより前記電子部品を接合する前記回路基板の一部の基板側ランド(16a;16d;16f、16g)は他の基板側ランド(16)より広く構成され、
前記回路基板は、締結部材(9、10)により筐体(1)に締結されており、
前記回路基板は、前記締結部材に近接して配置された前記一部の基板側ランドを前記他の基板側ランド(16)より広く構成している電子装置。 - 複数のはんだバンプ(12)が設けられる電子部品(3)と、
前記電子部品を前記複数のはんだバンプにより接合することで当該電子部品を実装する回路基板(2)と、を備え、
前記回路基板は、前記電子部品を前記はんだバンプにより接合するように配置された基板側ランド(16)を備え、前記はんだバンプにより前記電子部品を接合する前記回路基板の一部の基板側ランド(16a;16d;16f、16g)は他の基板側ランド(16)より広く構成され、
前記電子部品の内部にはICチップ(14)が設けられており、
前記ICチップの角部(14a)に近接した前記はんだバンプに対応して設けられた基板側ランドを他の基板側ランドより広く構成している電子装置。 - 前記はんだバンプは、前記電子部品に行列状に配置され、
前記回路基板は、前記電子部品の行列状に配置された前記はんだバンプのうち最角部の前記はんだバンプに対応して設けられた最角ランド(16a)を他の基板側ランドより広く構成している請求項1又は2記載の電子装置。 - 前記他の基板側ランドより広く構成された前記一部の基板側ランドは、拡大したランド拡大部(16c)をレジスト(17)により覆うように構成されている請求項1から3の何れか一項に記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020057721A JP7459610B2 (ja) | 2020-03-27 | 2020-03-27 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020057721A JP7459610B2 (ja) | 2020-03-27 | 2020-03-27 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021158240A JP2021158240A (ja) | 2021-10-07 |
JP7459610B2 true JP7459610B2 (ja) | 2024-04-02 |
Family
ID=77919172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020057721A Active JP7459610B2 (ja) | 2020-03-27 | 2020-03-27 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7459610B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008047825A (ja) | 2006-08-21 | 2008-02-28 | Sony Corp | 回路基板及びその製造方法、並びに半導体装置及びその製造方法 |
JP2017028080A (ja) | 2015-07-22 | 2017-02-02 | 株式会社ケーヒン | 実装基板 |
-
2020
- 2020-03-27 JP JP2020057721A patent/JP7459610B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008047825A (ja) | 2006-08-21 | 2008-02-28 | Sony Corp | 回路基板及びその製造方法、並びに半導体装置及びその製造方法 |
JP2017028080A (ja) | 2015-07-22 | 2017-02-02 | 株式会社ケーヒン | 実装基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2021158240A (ja) | 2021-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101131138B1 (ko) | 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지 | |
JP4317471B2 (ja) | 最適回路化パターンを有するチップ・キャリヤ | |
TWI399146B (zh) | 一種印刷電路板及其製作方法和球柵陣列焊盤圖案 | |
JP5107959B2 (ja) | 基板 | |
US20020011657A1 (en) | Semiconductor device, an interposer for the semiconductor device, and a method of manufacturing the same | |
US9460938B2 (en) | Semiconductor device including a plurality of semiconductor chips, and a cover member with first and second brims | |
JP2007088313A (ja) | 半導体装置 | |
JP2007109790A (ja) | フリップチップ型半導体装置 | |
JP2009238854A (ja) | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 | |
JP2007005452A (ja) | 半導体装置 | |
KR100392720B1 (ko) | 배선의 레이아웃이 향상된 칩 스케일 패키지 | |
JP4557757B2 (ja) | 半導体装置 | |
JP7459610B2 (ja) | 電子装置 | |
JP5466218B2 (ja) | 半導体パッケージ | |
JP6724808B2 (ja) | 電子装置 | |
KR100612783B1 (ko) | 반도체 장치 | |
JP7226358B2 (ja) | 電子機器 | |
JP5372235B2 (ja) | 半導体装置および半導体装置実装体 | |
WO2015033509A1 (ja) | プリント配線板およびそれを備えた半導体装置 | |
JP4976767B2 (ja) | 積層形半導体装置 | |
JP2009076569A (ja) | 半導体パッケージ、実装基板、およびこれらを含む半導体装置 | |
JP7425587B2 (ja) | 電子制御装置 | |
US11569155B2 (en) | Substrate bonding pad having a multi-surface trace interface | |
TWI836517B (zh) | 半導體裝置 | |
JP4128722B2 (ja) | 回路基板および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7459610 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |