WO2015033509A1 - プリント配線板およびそれを備えた半導体装置 - Google Patents

プリント配線板およびそれを備えた半導体装置 Download PDF

Info

Publication number
WO2015033509A1
WO2015033509A1 PCT/JP2014/003926 JP2014003926W WO2015033509A1 WO 2015033509 A1 WO2015033509 A1 WO 2015033509A1 JP 2014003926 W JP2014003926 W JP 2014003926W WO 2015033509 A1 WO2015033509 A1 WO 2015033509A1
Authority
WO
WIPO (PCT)
Prior art keywords
printed wiring
wiring board
semiconductor package
solder
extending
Prior art date
Application number
PCT/JP2014/003926
Other languages
English (en)
French (fr)
Inventor
竜弘 橋本
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to CN201480009303.8A priority Critical patent/CN105075410A/zh
Publication of WO2015033509A1 publication Critical patent/WO2015033509A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present disclosure relates to a printed wiring board on which a semiconductor package is surface-mounted, and a semiconductor device including the printed wiring board.
  • the expansion and contraction rate due to heat is greatly different between the semiconductor package and the printed wiring board. For this reason, when a temperature change occurs due to heat generation or the like of the semiconductor chip, there is a concern that stress is generated on the contact surface between the electrical connection portion of the printed wiring board and the solder, and the contact surface is cracked.
  • This disclosure is intended to provide a semiconductor device.
  • a printed wiring board on which a semiconductor package configured by sealing a semiconductor chip with an insulating material is surface-mounted is provided on the surface of the insulating substrate and the insulating substrate.
  • an electrical connection portion connected by solder is provided on the surface of the insulating substrate and the insulating substrate.
  • the electrical connection portion includes a central portion located at the center of the contact surface with the solder, and a pair of extending portions extending from the central portion to both sides. The extending direction of the extending portion intersects the direction in which the semiconductor package is thermally contracted.
  • the extending portion extends from the central portion, the force that the electrical connection portion receives from the solder due to the thermal contraction of the semiconductor package is received by both the central portion and the extending portion. Therefore, the stress concentration on the contact surface between the electrical connection portion and the solder can be alleviated, and the occurrence of cracks on the contact surface can be suppressed.
  • the extension part when the extension part is provided only on one side of the central part contrary to the above-mentioned printed wiring board, it tries to rotate around the central part as illustrated by the arrow M in FIG. A rotational moment is generated. Therefore, cracks are likely to occur on the contact surface.
  • the extending portions are provided on both sides of the central portion, it is possible to suppress the rotational moment M from occurring in the central portion. Therefore, crack suppression at the contact surface between the electrical connection portion and the solder can be promoted.
  • a semiconductor device in a second aspect of the present disclosure, includes the printed wiring board according to the first aspect and the semiconductor package surface-mounted on the printed wiring board.
  • the extending portion extends from the central portion, the force that the electrical connection portion receives from the solder due to the thermal contraction of the semiconductor package is received by both the central portion and the extending portion. Become. Therefore, the stress concentration on the contact surface between the electrical connection portion and the solder can be alleviated, and the occurrence of cracks on the contact surface can be suppressed. Moreover, since the extension part is provided in the both sides of the center part, it can suppress that a rotational moment arises in a center part. Therefore, crack suppression at the contact surface between the electrical connection portion and the solder can be promoted.
  • FIG. 1 is a plan view illustrating a semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 2 is a sectional view taken along line II-II in FIG.
  • FIG. 3 is a plan view showing the arrangement of solder balls on the printed wiring board and the wiring layout of the electrical connection portion in the first embodiment.
  • FIG. 4 is a plan view schematically showing the arrangement of the electrical connection portions shown in FIG. 3 in the first embodiment.
  • FIG. 5 is a plan view showing a state where mask processing is performed on the printed wiring board in the first embodiment;
  • FIG. 6 is a plan view showing a contact surface between the electrical connection portion and the solder in the first embodiment.
  • FIG. 7 is a plan view showing a semiconductor device as a comparative example with respect to the first embodiment
  • FIG. 8 is a cross-sectional view illustrating a semiconductor device according to the second embodiment of the present disclosure.
  • FIG. 9 is a plan view schematically showing the arrangement of the electrical connection portions on the printed wiring board in the third embodiment of the present disclosure.
  • the semiconductor device includes a printed wiring board 10, a semiconductor package 20, and various electronic components not shown. These various electronic components and the semiconductor package 20 are mounted on the printed wiring board 10.
  • the printed wiring board 10 includes an insulating substrate 11 and wirings 12 arranged in a predetermined pattern on the insulating substrate 11.
  • the printed wiring board 10 according to the present embodiment is a multilayer board in which wirings 12 are formed in a plurality of layers. The wirings of different layers are electrically connected by a conductor (not shown) provided on the inner wall of the through hole 13.
  • the semiconductor package 20 mounted on the printed wiring board 10 is electrically connected to the various electronic components by wiring 12.
  • the semiconductor package 20 is a BGA (Ball Grid Array) including a plurality of solder balls 21.
  • the semiconductor package 20 is soldered to the printed wiring board 10 by installing solder balls 21 at predetermined locations on the printed wiring board 10 and reflowing them. That is, the printed wiring board 10 is surface-mounted on the printed wiring board 10 without providing leads.
  • the eight arrows in FIG. 1 indicate the direction in which the semiconductor package 20 shrinks. That is, the semiconductor package 20 has a square shape in a plan view, and when the temperature rises, the semiconductor package 20 expands uniformly from the center of the square in a concentric manner. That is, the direction in which the semiconductor package 20 is thermally contracted is a direction extending radially from the center of the square. Specifically, the radially extending directions are equally divided into eight directions, and four of the eight directions are directions from the center of the square toward the four corners of the square, and the other four directions are squares. It is the direction from the center of to the midpoint of the four sides of the square.
  • the thermal expansion coefficient of the semiconductor package 20 is larger than the thermal expansion coefficient of the printed wiring board 10.
  • the semiconductor package 20 when the semiconductor package 20 is activated by energization and generates heat, it tends to expand relative to the printed wiring board 10 in the direction of the arrow. Therefore, the stress due to the thermal expansion is applied to the soldered portion between the semiconductor package 20 and the printed wiring board 10.
  • the semiconductor package 20 includes a semiconductor chip 22 sealed with an insulating material 23, an interposer 24 and a solder ball 21 described below.
  • the interposer corresponds to an internal substrate.
  • a semiconductor chip 22 is attached to the upper surface of the interposer 24 (that is, the surface opposite to the printed wiring board 10).
  • the semiconductor chip 22 and the interposer 24 are electrically connected by a bonding wire 25.
  • a plurality of solder balls 21 are attached to the lower surface of the interposer 24 (that is, the surface on the printed wiring board 10 side).
  • the plurality of solder balls 21 are arranged in a grid pattern. Specifically, 841 solder balls 21 are arranged at predetermined positions on an equipitch lattice of 31 rows and 31 columns.
  • the illustrated BGA is a full grid type in which solder balls 21 are arranged in the entire area of the lower surface of the interposer 24.
  • hundreds of solder balls 21 are schematically represented as 16 in FIG. 1, FIG. 4 and FIG.
  • an electrical connection portion 14 to which the solder ball 21 is connected is provided on the surface of the insulating substrate 11 at a position corresponding to the solder ball 21.
  • the electrical connecting portion 14 includes a central portion 141 located at the center of the contact surface with the solder ball 21 and a pair of extending portions 142 extending from the central portion 141 to both sides.
  • the central portion 141 is circular, and the diameter of the central portion 141 is smaller than the diameter of the solder ball 21.
  • the extending direction La of the extending part 142 extending from one side of the central part 141 coincides with the extending direction La of the extending part 142 extending from the other side.
  • This extending direction La is a direction that intersects the heat shrinkage direction Lb of the semiconductor package 20 described above using the arrows in FIG.
  • the area where the solder balls 21 are provided on the lower surface of the interposer 24 is divided into four areas described below, and the extending direction La is set for each area. That is, the region is divided into four by a virtual line L1 extending in the vertical direction from the center o and a virtual line L2 extending in the horizontal direction from the center o. In other words, the region is divided into four by two virtual lines L1 and L2 connecting the center m of each side of the semiconductor package 20.
  • the extending direction La of the extending portion 142 in each region is set to a direction perpendicular to the direction Lb connecting the corner portion c and the center o in the corresponding region (that is, the diagonal direction of the semiconductor package 20). .
  • the extension part 142 illustrated in the area located in the lower right of FIG. 3 among the above four areas is connected to the other extension part 142 by the wiring 16 provided on the insulating substrate 11.
  • the extension 142 illustrated in the region located in the upper right of FIG. 3 among the above four regions is connected to the wiring 17 provided on the insulating substrate 11.
  • the wiring 17 is a solid wiring that is connected to the ground or the power source and formed in a predetermined area or more.
  • the extension part 142 illustrated in the region located in the upper left of FIG. 3 among the above four regions is not connected to any wiring. That is, the electrical connecting portion 14 including the extending portion 142 does not function as a path for transmitting and receiving electrical signals between the various electronic components and the semiconductor package 20 described above, and supports a thermal expansion force F described later. It functions as a member.
  • the dots in FIG. 5 indicate the resist layer 15 described below. Although the description of the resist layer 15 is omitted in FIG. 4, actually, the resist layer 15 is applied to a region excluding a predetermined portion on the surface of the printed wiring board 10.
  • the predetermined portion is set in a portion adjacent to the central portion 141 of the extending portion 142 and the entire central portion 141, and the tip portion of the extending portion 142 is located between the resist layer 15 and the insulating substrate 11. It is sandwiched. In other words, an opening 15 a is formed in a portion corresponding to the predetermined portion in the resist layer 15.
  • a procedure for mounting the semiconductor package 20 on the printed wiring board 10 will be described.
  • a solder paste is applied to a portion of the electrical connection portion 14 corresponding to the opening 15a. That is, the resist layer 15 functions so as to limit a region where the solder is provided in the insulating substrate 11.
  • the semiconductor balls 20 are placed on the printed wiring board 10 with the solder balls 21 aligned with the positions corresponding to the electrical connection portions 14. As a result, the solder paste is interposed between the electrical connection portion 14 and the solder ball 21.
  • FIG. 6 is a plan view of the electrical connection portion 14 and the solder ball 21 as viewed from the interposer 24 side after the above-described soldering process is performed.
  • a dotted line in the figure indicates a portion of the electrical connection portion 14 that is located in the opening 15 a of the resist layer 15 and is covered with the solder ball 21 in the electrical connection portion 14.
  • solder balls 21 are connected to opposing surfaces 141b and 142b of the electrical connecting portion 14 facing the semiconductor package 20. Further, the solder balls 21 are also connected to the side surfaces 141a and 142a (see FIGS. 2 and 6) adjacent to the periphery of the facing surface of the electrical connecting portion 14. Accordingly, the solder ball 21 before the heat treatment described above has a spherical shape, whereas the solder ball 21 after the heat treatment has a shape in which the sphere is deformed as follows.
  • the shape of the portion of the solder ball 21 connected to the electrical connection portion 14 is a shape in which a circular center portion 141 and a rectangular extension portion 142 are combined as shown in FIG.
  • the part of the solder ball 21 connected to the semiconductor package 20 is circular.
  • the solder balls 21 receive a thermal expansion force from the semiconductor package 20 in the direction indicated by the arrow F in FIG. 6.
  • This thermal expansion force F is applied to the contact surface between the solder ball 21 and the electrical connection portion 14.
  • the contact surfaces are the aforementioned opposing surfaces 141b and 142b and side surfaces 141a and 142a.
  • the printed wiring board and the semiconductor device of the present embodiment described above have the characteristics listed below. And the effect demonstrated below is exhibited by each of those characteristics.
  • the electrical connecting portion 14 includes a central portion 141 located at the center of the contact surface with the solder ball 21 and a pair of extending portions 142 extending from the central portion 141 to both sides.
  • the extending direction of the extending portion 142 is indicated by a direction intersecting with a direction in which the semiconductor package 20 is thermally contracted (that is, a direction indicated by a one-dot chain line Lb in FIG. 4) (that is, a one-dot chain line La in FIG. Direction).
  • the thermal expansion force F applied to the side surfaces 141a and 142a is reduced between the side surface 141a of the central portion 141 and the extending portion 142. Dispersed in the side surface 142a. Further, the thermal expansion force F applied to the opposing surfaces 141 b and 142 b of the electrical connection portion 14 is distributed to the opposing surface 141 b of the central portion 141 and the opposing surface 142 b of the extending portion 142.
  • the thermal expansion force F applied to the side surface 141ax of the electrical connection portion 14x is not sufficiently dispersed and concentrates on the location indicated by the symbol P. For this reason, a crack is generated from the position P in the contact surface between the electrical connection portion 14x and the solder ball 21x, and the solder ball 21x may be peeled off from the electrical connection portion 14x, resulting in poor connection.
  • the thermal expansion force F is distributed to the extending portion 142 as described above, so that the solder ball 21 can be prevented from being peeled off from the electrical connection portion 14 by the thermal expansion force F. The possibility that defects will occur can be reduced.
  • the extending portions 142 are provided on both sides of the central portion 141, it is possible to suppress the generation of a rotational moment in the central portion 141. The reason will be described below.
  • the solder located on the central portion 141 is called a solder central portion
  • the solder located on the extending portion 142 is called a solder extending portion.
  • the semiconductor package 20 according to the present embodiment is in contact with the solder central portion but is not in contact with the solder extension portion. Therefore, the thermal expansion force F from the semiconductor package 20 is applied to the solder central part but not directly to the solder extension part.
  • the reaction force from the extension 142 is directly applied to the solder extension. Therefore, it can be said that the thermal expansion force F applied to the solder central portion is received by both the central portion 141 and the extending portions 142 located on both sides thereof. Therefore, when the extending part 142 is provided only on one side of the central part 141 contrary to this embodiment, the twisting force due to the rotational moment M is applied to the solder.
  • the generation of the twisting force can be suppressed, and the cracks on the contact surface between the electrical connecting portion 14 and the solder ball 21 can be suppressed. Can promote.
  • both of the opposing surfaces 141b and 142b facing the semiconductor package 20 in the electrical connecting portion 14 and the side surfaces 141a and 142a adjacent to the facing surfaces 141b and 142b in the electrical connecting portion 14 are soldered. (In other words, the solder balls 21 after the heat treatment) are in contact. Therefore, since the range in which the thermal expansion force F is dispersed becomes wider, the above-described crack suppression can be promoted.
  • the insulating substrate 11 is provided with a resist layer 15 that restricts a region where the solder (that is, the solder ball 21 after the heat treatment) is provided, and the distal end portion of the extending portion 142 is formed between the resist layer 15 and the insulating substrate 11. It is sandwiched between.
  • the extending part 142 extends sufficiently long from the opening 15a of the resist layer 15 to the position where the resist layer 15 is provided.
  • the thermal expansion force F can be promoted to be dispersed by the extension part 142, and the above-described crack suppression can be promoted.
  • the semiconductor package 20 and the electrical connection portion 14 are connected by solder (that is, the solder ball 21 after the heat treatment) without using a lead.
  • BGA is adopted for the semiconductor package 20.
  • the thermal expansion force F is absorbed by the bending of the leads, so that There is little concern about the occurrence of cracks. Therefore, in the present embodiment in which the semiconductor package 20 of a type in which there is a great concern about the occurrence of cracks, the effect of suppressing cracks due to the above features is remarkably exhibited.
  • the side surfaces 141 a and 142 a of the electrical connection portion 14 are exposed from the opening 15 a of the resist layer 15. Therefore, solder is connected to the side surfaces 141a and 142a in addition to the opposing surfaces 141b and 142b of the electrical connecting portion 14.
  • solder is connected to the side surfaces 141a and 142a in addition to the opposing surfaces 141b and 142b of the electrical connecting portion 14.
  • the electrical connecting portion 140 in the electrical connecting portion 140 according to the embodiment, only the facing surface 140b is exposed from the opening 15a, and the side surface of the electrical connecting portion 140 is not exposed. Therefore, only the facing surface 140b is connected to the solder.
  • the electrical connection portion 140 according to this embodiment includes a central portion 141 located at the center of the contact surface with the solder ball 21 and extends from the central portion 141 to both sides. And a pair of extending portions 142 to be extended.
  • the electrical connection unit 140 according to the present embodiment has the same configuration as the electrical connection unit 14 according to the first embodiment.
  • the thermal expansion force F applied to the facing surface 140b of the electrical connecting portion 140 is distributed to the facing surface 140b of the central portion 141 and the facing surface 140b of the extending portion 142. Therefore, it is possible to prevent the solder ball 21 from being peeled off from the electrical connection portion 140 by the thermal expansion force F and causing a crack. Moreover, since the extension part 142 is provided in the both sides of the center part 141, it can suppress that a rotational moment arises in the center part 141. FIG.
  • region in which the electrical-connection part 14 is provided among the printed wiring boards 10 is divided into four, and the extension direction La of a pair of extension part 142 is set to the same direction for every area
  • the region is divided into nine. Specifically, the region is divided into a region in the vicinity of the center of the region where the electrical connection portion 14 is provided, a region in the vicinity of the corner portion c, and an intermediate region sandwiched between the adjacent corner portion c vicinity region and the center vicinity region.
  • the extending direction of the pair of extending portions 142 is set to be the same for each region.
  • the extension direction La of the region near the corner c is set in a direction perpendicular to the direction Lb connecting the corner c and the center o in the corresponding region in the same manner as in FIG. Yes.
  • the extension direction Lc of the intermediate vicinity region is set to a direction perpendicular to the direction Ld connecting the center m and the center o in the corresponding region.
  • the extension part 142 is abolished about the electrical connection part 14 of the center vicinity area
  • the thermal expansion force F is distributed to the extending portion 142 as in the first embodiment. Therefore, it can suppress that the solder ball 21 peels from the electrical connection part 14 with the thermal expansion force F, and can reduce a possibility that a connection defect will arise.
  • the extending portions 142 are provided on both sides of the central portion 141, generation of a twisting force due to the rotational moment M can be suppressed.
  • the resin is not filled between the printed wiring board 10 and the semiconductor package 20, and the space around the solder ball 21 is a space CL.
  • a resin may be filled between the printed wiring board 10 and the semiconductor package 20 so that the periphery of the solder ball 21 is filled with the resin.
  • the structure shown in FIG. 2 that is not filled with resin exhibits the effect of suppressing cracks due to the provision of the extension 142.
  • a multilayer substrate is employed for the printed wiring board 10, but a single-sided substrate or a double-sided substrate may be employed.
  • the BGA used as the semiconductor package 20 is a full grid type BGA in which the solder balls 21 are arranged over the entire lower surface of the interposer 24.
  • BGA is applied to the semiconductor package 20, but other than BGA can be applied as long as it is a semiconductor package that is surface-mounted on the printed wiring board 10.
  • an LGA Long Grid Array
  • planar electrode pads are arranged in a grid instead of the solder balls 21 may be applied.
  • the semiconductor package 20 that does not have leads is adopted, but any semiconductor package that has leads can be adopted as long as the semiconductor package is surface-mounted on the printed wiring board 10. is there.
  • SOP Small Outline Package
  • QFP Quad Flat Package
  • SOJ Small Outline J-leaded

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

　半導体チップ（２２）を絶縁材（２３）で封止して構成された半導体パッケージ（２０）が表面実装されるプリント配線板（１０）は、絶縁基板（１１）と、前記絶縁基板の表面に設けられ、前記半導体パッケージと半田（２１）で接続される電気接続部（１４、１４０）とを備える。前記電気接続部は、前記半田との接触面の中央に位置する中央部（１４１）と、前記中央部から両側に延出する一対の延出部（１４２）とを有する。前記延出部の延出方向は、前記半導体パッケージが熱収縮する方向に対して交差する。

Description

プリント配線板およびそれを備えた半導体装置 関連出願の相互参照
　本開示は、２０１３年９月６日に出願された日本出願番号２０１３－１８５３８２号に基づくもので、ここにその記載内容を援用する。
　本開示は、半導体パッケージが表面実装されるプリント配線板、およびそのプリント配線板を備えた半導体装置に関するものである。
　従来より、半導体チップを絶縁材で封止して構成された半導体パッケージを、プリント配線板に表面実装する構造が知られている。そして一般的には、プリント配線板に設けられた電極パッド（つまり電気接続部）に、半導体パッケージが半田で電気接続されている（特許文献１参照）。
　ここで、半導体パッケージとプリント配線板とでは、熱による膨張収縮率が大きく異なる。そのため、半導体チップの発熱等により温度変化が生じると、プリント配線板の電気接続部と半田との接触面に応力が発生し、該接触面にクラックが生じることが懸念される。
特開２００１－２３０５１３号公報
　本開示は、半導体装置を提供することを目的とする。
　本開示の第一の態様において、半導体チップを絶縁材で封止して構成された半導体パッケージが表面実装されるプリント配線板は、絶縁基板と、前記絶縁基板の表面に設けられ、前記半導体パッケージと半田で接続される電気接続部とを備える。前記電気接続部は、前記半田との接触面の中央に位置する中央部と、前記中央部から両側に延出する一対の延出部とを有する。前記延出部の延出方向は、前記半導体パッケージが熱収縮する方向に対して交差する。
　これによれば、中央部から延出部が延出しているので、半導体パッケージの熱収縮に伴い電気接続部が半田から受ける力を、中央部と延出部の両方で受けるようになる。そのため、電気接続部と半田との接触面における応力集中を緩和でき、その接触面にクラックが生じることを抑制できる。
　ここで、上記のプリント配線板に反して中央部の片側だけに延出部が設けられている場合には、図６中の矢印Ｍに例示するように、中央部の周りに回転しようとする回転モーメントが生じる。そのため、上記接触面にてクラックが生じ易くなる。これに対し上記のプリント配線板では、中央部の両側に延出部が設けられているので、中央部に回転モーメントＭが生じることを抑制できる。よって、電気接続部と半田との接触面におけるクラック抑制を促進できる。
　本開示の第二の態様において、半導体装置は、第一の態様に記載のプリント配線板と、前記プリント配線板に表面実装された前記半導体パッケージとを備える。
　上記の半導体装置によれば、中央部から延出部が延出しているので、半導体パッケージの熱収縮に伴い電気接続部が半田から受ける力を、中央部と延出部の両方で受けるようになる。そのため、電気接続部と半田との接触面における応力集中を緩和でき、その接触面にクラックが生じることを抑制できる。また、中央部の両側に延出部が設けられているので、中央部に回転モーメントが生じることを抑制できる。よって、電気接続部と半田との接触面におけるクラック抑制を促進できる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
図1は、本開示の第１実施形態に係る半導体装置を示す平面図であり、 図２は、図１のＩＩ－ＩＩ線に沿う断面図であり、 図３は、第１実施形態において、プリント配線板上での半田ボールの配置、および電気接続部の配線レイアウトを示す平面図であり、 図４は、第１実施形態において、図３に示す電気接続部の配置を模式的に表した平面図であり、 図５は、第１実施形態において、プリント配線板にマスク処理が施された状態を示す平面図であり、 図６は、第１実施形態において、電気接続部と半田との接触面を示す平面図であり、 図７は、第１実施形態に対する比較例としての半導体装置を示す平面図であり、 図８は、本開示の第２実施形態に係る半導体装置を示す断面図であり、 図９は、本開示の第３実施形態において、プリント配線板上での電気接続部の配置を模式的に表した平面図である。
　以下に、図面を参照しながら開示を実施するための複数の形態を説明する。各形態において先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を適用することができる。各実施形態で具体的に組合せが可能であることを明示している部分同士の組合せばかりではなく、特に組合せに支障が生じなければ、明示してなくとも実施形態同士を部分的に組み合せることも可能である。
　（第１実施形態）
　図１に示すように、半導体装置は、プリント配線板１０、半導体パッケージ２０および図示しない各種電子部品を備える。これら各種電子部品および半導体パッケージ２０は、プリント配線板１０に実装されている。プリント配線板１０は、絶縁基板１１と、絶縁基板１１上に所定のパターンで配置された配線１２と、を有する。本実施形態に係るプリント配線板１０は、配線１２が複数層に形成された多層基板である。異なる層の配線同士は、スルーホール１３の内壁に設けられた図示しない導体により電気接続されている。
　プリント配線板１０に実装された半導体パッケージ２０は、配線１２により上記各種電子部品と電気接続されている。半導体パッケージ２０は、複数の半田ボール２１を備えたＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）である。プリント配線板１０の所定箇所に半田ボール２１を設置してリフローさせることで、半導体パッケージ２０はプリント配線板１０に半田付けされている。つまり、プリント配線板１０はリードを備えることなくプリント配線板１０に表面実装される。
　図１中の８本の矢印は、半導体パッケージ２０が熱収縮する方向を示す。つまり、半導体パッケージ２０は平面視において正方形であり、温度上昇すると、正方形の中心から同心円状に均等に膨張する。つまり、半導体パッケージ２０が熱収縮する方向は、正方形の中心から放射状に延びる方向である。詳しくは、放射状に延びる方向は、均等に分割された八方向であり、八方向のうち、四方向は、正方形の中心から正方形の4つの角に向かう方向であり、その他の四方向は、正方形の中心から正方形の4つの辺の中点に向かう方向である。なお、半導体パッケージ２０の熱膨張率は、プリント配線板１０の熱膨張率よりも大きい。よって、半導体パッケージ２０が通電により作動して発熱すると、プリント配線板１０に対して相対的に矢印の方向に膨張しようとする。そのため、半導体パッケージ２０とプリント配線板１０との半田付け部分には、上記熱膨張による応力がかかる。
　図２に示すように、半導体パッケージ２０は、絶縁材２３で封止された半導体チップ２２と、以下に説明するインタポーザ２４および半田ボール２１と、を備える。インタポーザは、内部基板に相当する。インタポーザ２４の上面（つまりプリント配線板１０の反対側の面）には半導体チップ２２が取り付けられている。半導体チップ２２とインタポーザ２４はボンディングワイヤ２５により電気接続されている。インタポーザ２４の下面（つまりプリント配線板１０側の面）には、複数の半田ボール２１が取り付けられている。
　図３に示すように、複数の半田ボール２１は格子状に配置されている。具体的には、３１行３１列の等ピッチ格子上の所定箇所に、８４１個の半田ボール２１が配置されている。また、図示されるＢＧＡは、インタポーザ２４の下面の全領域に半田ボール２１が配置されたフルグリッド式である。このように、実際には数百個ある半田ボール２１は、図１、図４および図５では１６個に模式化して表されている。
　図４および図３に示すように、絶縁基板１１の表面のうち半田ボール２１に対応する位置には、半田ボール２１が接続される電気接続部１４が設けられている。電気接続部１４は、半田ボール２１との接触面の中央に位置する中央部１４１と、中央部１４１から両側に延出する一対の延出部１４２とを有する。中央部１４１は円形であり、中央部１４１の直径は半田ボール２１の直径よりも小さい。中央部１４１の一方から延出する延出部１４２の延出方向Ｌａと、他方から延出する延出部１４２の延出方向Ｌａとは一致する。この延出方向Ｌａは、図１中の矢印を用いて先に説明した半導体パッケージ２０の熱収縮方向Ｌｂに対して交差する方向である。
　図４および図３の例では、インタポーザ２４の下面のうち半田ボール２１が設けられる領域を、以下に説明する４つに区分けし、各々の領域毎に延出方向Ｌａが設定されている。すなわち、上記領域は、その中心ｏから縦方向に延びる仮想線Ｌ１と、上記中心ｏから横方向に延びる仮想線Ｌ２とにより４つに区分けされている。換言すれば、半導体パッケージ２０の各辺の中央ｍを結ぶ２本の仮想線Ｌ１、Ｌ２により、上記領域は４つに区分けされている。各領域における延出部１４２の延出方向Ｌａは、該当する領域内の角部ｃと中心ｏとを結ぶ方向Ｌｂ（つまり半導体パッケージ２０の対角線方向）に対して垂直な方向に設定されている。
　上記４つの領域のうち図３の右下に位置する領域に例示された延出部１４２は、絶縁基板１１上に設けられた配線１６により、他の延出部１４２と接続されている。上記４つの領域のうち図３の右上に位置する領域に例示された延出部１４２は、絶縁基板１１上に設けられた配線１７と接続されている。この配線１７は、グランドまたは電源と接続されて所定以上の面積に形成されたベタ配線である。
　上記４つの領域のうち図３の左上に位置する領域に例示された延出部１４２は、いずれの配線とも接続されていない。つまり、この延出部１４２を備える電気接続部１４は、先述した各種電子部品と半導体パッケージ２０との間で電気信号を送受信する経路として機能するものではなく、後述する熱膨張力Ｆを受ける支持部材として機能するものである。
　図５中のドットは、以下に説明するレジスト層１５を示す。図４ではレジスト層１５の記載を省略しているが、実際には、プリント配線板１０の表面のうち所定箇所を除く領域に、レジスト層１５が塗布されている。上記所定箇所は、延出部１４２のうち中央部１４１に隣接する一部分、および中央部１４１の全体に設定されており、延出部１４２の先端部分は、レジスト層１５と絶縁基板１１の間に挟まれている。換言すると、レジスト層１５のうち上記所定箇所に相当する部分には開口部１５ａが形成されている。
　ここで、プリント配線板１０に半導体パッケージ２０を実装する手順について説明する。先ず、電気接続部１４のうち開口部１５ａに相当する部分に半田ペーストを塗布する。つまり、レジスト層１５は、絶縁基板１１のうち半田が設けられる領域を制限するように機能する。次に、電気接続部１４に対応する位置に半田ボール２１を合わせて、半導体パッケージ２０をプリント配線板１０の上に載せる。これにより、電気接続部１４と半田ボール２１の間に半田ペーストが介在した状態になる。
　次に、この状態で加熱処理して、半田ペーストおよび半田ボール２１を溶融させる。これにより、半導体パッケージ２０は電気接続部１４に半田付けされる。したがって、厳密には、半田ペーストおよび半田ボール２１が半田に相当する。以上の手順により、半導体パッケージ２０と電気接続部１４とは、リードを介することなく半田で接続され、半導体パッケージ２０はプリント配線板１０に表面実装される。
　図６は、上述した半田付けの処理が為された後における、電気接続部１４および半田ボール２１を、インタポーザ２４の側から見た平面図である。図中の点線は、電気接続部１４のうちレジスト層１５の開口部１５ａに位置する部分であって、電気接続部１４のうち半田ボール２１で覆われた部分を示す。
　図示されるように、電気接続部１４のうち半導体パッケージ２０に対向する対向面１４１ｂ、１４２ｂに半田ボール２１が接続されている。また、電気接続部１４のうち対向面の周囲に隣接する側面１４１ａ、１４２ａ（図２および図６参照）にも半田ボール２１が接続されている。したがって、先述した加熱処理を実施する前の半田ボール２１は球体形状であるのに対し、加熱処理後の半田ボール２１は次のように球体が変形した形状になっている。
　すなわち、半田ボール２１のうち電気接続部１４と接続する部分の形状は、図６に示すように円形の中央部１４１と四角形の延出部１４２を合わせた形状である。これに対し、半田ボール２１のうち半導体パッケージ２０と接続する部分の形状は円形である。
　さて、図４を用いて先述した熱収縮方向Ｌｂに半導体パッケージ２０が熱膨張すると、図６中の矢印Ｆに示す向きに、半田ボール２１は半導体パッケージ２０から熱膨張力を受ける。この熱膨張力Ｆは、半田ボール２１と電気接続部１４との接触面にかかる。この接触面とは、先述した対向面１４１ｂ、１４２ｂおよび側面１４１ａ、１４２ａである。
　以上に説明した本実施形態のプリント配線板および半導体装置は、要するに、以下に列挙する特徴を備える。そして、それらの各特徴により以下に説明する作用効果が発揮される。
　＜特徴１＞
　電気接続部１４は、半田ボール２１との接触面の中央に位置する中央部１４１と、中央部１４１から両側に延出する一対の延出部１４２とを有する。そして、延出部１４２の延出方向は、半導体パッケージ２０が熱収縮する方向（つまり図４中の一点鎖線Ｌｂに示す方向）に対して交差する方向（つまり図４中の一点鎖線Ｌａに示す方向）である。
　これによれば、電気接続部１４の側面１４１ａ、１４２ａから延びる図６中の矢印に示すように、側面１４１ａ、１４２ａにかかる熱膨張力Ｆは、中央部１４１の側面１４１ａと延出部１４２の側面１４２ａとに分散される。また、電気接続部１４の対向面１４１ｂ、１４２ｂにかかる熱膨張力Ｆは、中央部１４１の対向面１４１ｂと延出部１４２の対向面１４２ｂとに分散される。
　ここで、図７に示す比較例の如く本実施形態に係る延出部１４２が電気接続部１４ｘに形成されていない場合には、半田ボール２１ｘのうち電気接続部１４ｘと接続する部分の形状は、図中の実線に示す円形となる。したがって、電気接続部１４ｘの側面１４１ａｘにかかる熱膨張力Ｆは十分に分散されず、符号Ｐに示す箇所に集中する。そのため、電気接続部１４ｘと半田ボール２１ｘとの接触面のうち符号Ｐの箇所からクラックが生じ、電気接続部１４ｘから半田ボール２１ｘが剥がれて接続不良になる虞が生じる。
　これに対し、本実施形態によれば、上述の如く熱膨張力Ｆは延出部１４２に分散されるので、熱膨張力Ｆにより半田ボール２１が電気接続部１４から剥がれることを抑制でき、接続不良が生じる虞を低減できる。
　さらに本実施形態によれば、中央部１４１の両側に延出部１４２が設けられているので、中央部１４１に回転モーメントが生じることを抑制できる。以下、その理由について説明する。なお、以下の説明では、中央部１４１上に位置する半田を半田中央部、延出部１４２上に位置する半田を半田延出部と呼ぶ。
　本実施形態に係る半導体パッケージ２０は、半田中央部とは接触するが半田延出部とは接触していない。そのため、半導体パッケージ２０からの熱膨張力Ｆは、半田中央部にはかかるが半田延出部には直接はかからない。その一方で、半田延出部には延出部１４２からの反力が直接かかる。したがって、半田中央部にかかる熱膨張力Ｆを、中央部１４１とその両側に位置する延出部１４２の両方で受けていると言える。よって、本実施形態に反して延出部１４２が中央部１４１の片側にしか設けられていない場合には、回転モーメントＭによる捻り力が半田にかかる。以上により、中央部１４１の両側に延出部１４２が設けられている本実施形態によれば、上記捻り力の発生を抑制でき、電気接続部１４と半田ボール２１との接触面におけるクラック抑制を促進できる。
　＜特徴２＞
　ここで、後述する第２実施形態（図８参照）の如く電気接続部１４の側面では半田ボール２１を接触させない構造の場合には、熱膨張力Ｆは、延出部１４２の対向面１４０ｂに分散されるものの、延出部１４２の側面１４２ａに分散されることはない。
　これに対し本実施形態では、電気接続部１４のうち半導体パッケージ２０に対向する対向面１４１ｂ、１４２ｂ、および電気接続部１４のうち対向面１４１ｂ、１４２ｂに隣接する側面１４１ａ、１４２ａの両方に、半田（つまり加熱処理後の半田ボール２１）が接触している。そのため、熱膨張力Ｆが分散される範囲が広くなるので、上述したクラック抑制を促進できる。
　＜特徴３＞
　絶縁基板１１には、半田（つまり加熱処理後の半田ボール２１）が設けられる領域を制限するレジスト層１５が設けられており、延出部１４２の先端部分は、レジスト層１５と絶縁基板１１の間に挟まれている。
　これによれば、延出部１４２は、レジスト層１５の開口部１５ａからレジスト層１５が設けられている位置まで十分に長く延出していると言える。このように、本実施形態によれば延出部１４２の延出長さが十分に長いので、熱膨張力Ｆを延出部１４２で分散させることを促進でき、上述したクラック抑制を促進できる。
　＜特徴４＞
　半導体パッケージ２０と電気接続部１４とは、リードを介することなく半田（つまり加熱処理後の半田ボール２１）で接続されている。具体的には、半導体パッケージ２０にＢＧＡを採用している。これに対し、絶縁材２３から延出する複数本のリードを備えたＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）等の半導体パッケージを採用した場合には、リードの撓みで熱膨張力Ｆが吸収されるので、上述したクラック発生の懸念が小さい。したがって、クラック発生の懸念が大きいタイプの半導体パッケージ２０を採用した本実施形態では、上記各特徴によるクラック抑制の効果が顕著に発揮される。
　（第２実施形態）
　上記第１実施形態では、電気接続部１４の側面１４１ａ、１４２ａがレジスト層１５の開口部１５ａから露出している。そのため、電気接続部１４の対向面１４１ｂ、１４２ｂに加え、側面１４１ａ、１４２ａにも半田が接続されている。これに対し、実施形態に係る電気接続部１４０は、図８に示すように、対向面１４０ｂだけが開口部１５ａから露出しており、電気接続部１４０の側面は露出していない。そのため、対向面１４０ｂだけが半田と接続されている。
　但し、本実施形態に係る電気接続部１４０は、図６に示す電気接続部１４と同様にして、半田ボール２１との接触面の中央に位置する中央部１４１と、中央部１４１から両側に延出する一対の延出部１４２とを有する。この点では、本実施形態に係る電気接続部１４０は、第１実施形態に係る電気接続部１４と同じ構成である。
　以上により、本実施形態によれば、電気接続部１４０の対向面１４０ｂにかかる熱膨張力Ｆは、中央部１４１の対向面１４０ｂと延出部１４２の対向面１４０ｂとに分散される。よって、熱膨張力Ｆにより半田ボール２１が電気接続部１４０から剥がれてクラックが生じることを抑制できる。また、中央部１４１の両側に延出部１４２が設けられているので、中央部１４１に回転モーメントが生じることを抑制できる。
　（第３実施形態）
　上記第１実施形態では、プリント配線板１０のうち電気接続部１４が設けられる領域が４つに区分けされ、各々の領域毎に、一対の延出部１４２の延出方向Ｌａは同一方向に設定されている。これに対し本実施形態では、図９に示すように、９つに区分けされている。具体的には、電気接続部１４が設けられる領域の中央近傍の領域、角部ｃ近傍の領域、隣り合う角部ｃ近傍領域と中央近傍領域に挟まれた中間領域に区分けされている。
　そして、各々の領域毎に、一対の延出部１４２の延出方向が同一に設定されている。具体的には、角部ｃ近傍領域の延出方向Ｌａは、図４と同様にして、該当する領域内の角部ｃと中心ｏとを結ぶ方向Ｌｂに対して垂直な方向に設定されている。中間近傍領域の延出方向Ｌｃは、図９に示すように、該当する領域内の中央ｍと中心ｏとを結ぶ方向Ｌｄに対して垂直な方向に設定されている。なお、中央近傍領域の電気接続部１４については、延出部１４２が廃止されている。
　本実施形態によっても、上記第１実施形態と同様にして、熱膨張力Ｆは延出部１４２に分散される。よって、熱膨張力Ｆにより半田ボール２１が電気接続部１４から剥がれることを抑制でき、接続不良が生じる虞を低減できる。また、中央部１４１の両側に延出部１４２が設けられているので、回転モーメントＭによる捻り力発生を抑制できる。
　（他の実施形態）
　本開示は上記実施形態の記載内容に限定されず、以下のように変更して実施してもよい。また、各実施形態の特徴的構成をそれぞれ任意に組み合わせるようにしてもよい。
　・図２に示す実施形態では、プリント配線板１０と半導体パッケージ２０との間には樹脂が充填されておらず、半田ボール２１の周囲は空間ＣＬになっている。これに対し、プリント配線板１０と半導体パッケージ２０との間に樹脂を充填して、半田ボール２１の周囲を樹脂で満たすように構成してもよい。但し、この構成の場合には半田ボール２１の周囲が樹脂で固定されるので、半田ボール２１が電気接続部１４から剥がれるといったクラック発生の可能性が低い。よって、樹脂で満たされていない図２に示す構成の方が、延出部１４２を設けたことによるクラック抑制の効果が顕著に発揮される。
　・上記各実施形態では、プリント配線板１０に多層基板を採用しているが、片面基板や両面基板を採用してもよい。
　・図３に示す実施形態では、半導体パッケージ２０として用いられるＢＧＡに、インタポーザ２４の下面の全体に亘って半田ボール２１が配置されたフルグリッドタイプのＢＧＡを採用している。これに対し、インタポーザ２４の下面の中央部分を除く部分に半田ボール２１が配置されたタイプのＢＧＡを採用してもよい。
　・上記各実施形態では、半導体パッケージ２０にＢＧＡを適用しているが、プリント配線板１０に表面実装される半導体パッケージであれば、ＢＧＡ以外も適用可能である。例えば、半田ボール２１の代わりに平面電極パッドを格子状に並べたＬＧＡ（Ｌａｎｄ　ｇｒｉｄ　ａｒｒａｙ）を適用してもよい。
　・上記各実施形態では、リードを有していない半導体パッケージ２０が採用されているが、プリント配線板１０に表面実装される半導体パッケージであれば、リードを有する半導体パッケージであっても採用可能である。例えば、絶縁材からガルウイング状に延出するリードを備えるＳＯＰ（Ｓｍａｌｌ　Ｏｕｔｌｉｎｅ　Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）も採用可能である。また、内側に折り曲げられたリードを備えるＳＯＪ（Ｓｍａｌｌ　Ｏｕｔｌｉｎｅ　Ｊ―ｌｅａｄｅｄ）も採用可能である。
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

Claims (9)

  1. 　半導体チップ（２２）を絶縁材（２３）で封止して構成された半導体パッケージ（２０）が表面実装されるプリント配線板（１０）において、
    　絶縁基板（１１）と、
    　前記絶縁基板の表面に設けられ、前記半導体パッケージと半田（２１）で接続される電気接続部（１４、１４０）とを備え、
    　前記電気接続部は、前記半田との接触面の中央に位置する中央部（１４１）と、前記中央部から両側に延出する一対の延出部（１４２）とを有し、
    　前記延出部の延出方向は、前記半導体パッケージが熱収縮する方向に対して交差するプリント配線板。
  2. 　前記電気接続部は、前記半導体パッケージに対向する対向面（１４１ｂ、１４２ｂ）、および前記電気接続部のうち前記対向面に隣接する側面（１４１ａ、１４２ａ）を有し、
    　対抗面と側面の両方に、前記半田が接触している請求項１に記載のプリント配線板。
  3. 　前記絶縁基板には、前記半田が設けられる領域を制限するレジスト層（１５）が設けられており、
    　前記延出部の先端部分は、前記レジスト層と前記絶縁基板の間に挟まれている請求項１または２に記載のプリント配線板。
  4. 　前記半導体パッケージと前記電気接続部とは、リードを介することなく前記半田で接続されている請求項１～３のいずれか１つに記載のプリント配線板。
  5. 　前記半導体パッケージは、正方形の平面形状を有しており、
    　半導体パッケージが熱収縮する方向は、正方形の中心から放射状に延びる方向である請求項１～４のいずれか１つに記載のプリント配線板。
  6. 　放射状に延びる方向は、均等に分割された八方向であり、
    　八方向のうち、四方向は、正方形の中心から正方形の4つの角に向かう方向であり、
    　その他の四方向は、正方形の中心から正方形の4つの辺の中点に向かう方向である請求項５に記載のプリント配線板。
  7. 　半田は、複数の半田ボール（２１）を備えており、
    　前記半導体パッケージは、ボールグリッドアレイである請求項１～６のいずれか１つに記載のプリント配線板。
  8. 　前記延出部の延出方向は、前記半導体パッケージが熱収縮する方向に直交している請求項１～７のいずれか１つに記載のプリント配線板。
  9. 　請求項１～８のいずれか１つに記載のプリント配線板と、
    　前記プリント配線板に表面実装された前記半導体パッケージと、
    を備える半導体装置。
     
PCT/JP2014/003926 2013-09-06 2014-07-25 プリント配線板およびそれを備えた半導体装置 WO2015033509A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201480009303.8A CN105075410A (zh) 2013-09-06 2014-07-25 印刷布线板以及具备该印刷布线板的半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-185382 2013-09-06
JP2013185382A JP2015053390A (ja) 2013-09-06 2013-09-06 プリント配線板および半導体装置

Publications (1)

Publication Number Publication Date
WO2015033509A1 true WO2015033509A1 (ja) 2015-03-12

Family

ID=52628012

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/003926 WO2015033509A1 (ja) 2013-09-06 2014-07-25 プリント配線板およびそれを備えた半導体装置

Country Status (3)

Country Link
JP (1) JP2015053390A (ja)
CN (1) CN105075410A (ja)
WO (1) WO2015033509A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6772232B2 (ja) * 2018-10-03 2020-10-21 キヤノン株式会社 プリント回路板及び電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340170A (ja) * 1995-06-12 1996-12-24 Ibiden Co Ltd プリント配線板
US6443351B1 (en) * 2000-05-15 2002-09-03 Siliconware Precision Industries Co., Ltd. Method of achieving solder ball coplanarity on ball grid array integrated circuit package
US20080185735A1 (en) * 2007-02-02 2008-08-07 Freescale Semiconductor, Inc. Dynamic pad size to reduce solder fatigue
JP2009224712A (ja) * 2008-03-18 2009-10-01 Toshiba Corp プリント配線板および電子機器
JP2010171140A (ja) * 2009-01-21 2010-08-05 Fujitsu Ltd プリント板、プリント板実装構造、およびプリント板実装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7433201B2 (en) * 2000-09-08 2008-10-07 Gabe Cherian Oriented connections for leadless and leaded packages
WO2002058443A1 (en) * 2001-01-16 2002-07-25 Delaware Capital Formation, Inc. Contact pads and circuit boards incorporating same
US7173342B2 (en) * 2002-12-17 2007-02-06 Intel Corporation Method and apparatus for reducing electrical interconnection fatigue

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340170A (ja) * 1995-06-12 1996-12-24 Ibiden Co Ltd プリント配線板
US6443351B1 (en) * 2000-05-15 2002-09-03 Siliconware Precision Industries Co., Ltd. Method of achieving solder ball coplanarity on ball grid array integrated circuit package
US20080185735A1 (en) * 2007-02-02 2008-08-07 Freescale Semiconductor, Inc. Dynamic pad size to reduce solder fatigue
JP2009224712A (ja) * 2008-03-18 2009-10-01 Toshiba Corp プリント配線板および電子機器
JP2010171140A (ja) * 2009-01-21 2010-08-05 Fujitsu Ltd プリント板、プリント板実装構造、およびプリント板実装方法

Also Published As

Publication number Publication date
JP2015053390A (ja) 2015-03-19
CN105075410A (zh) 2015-11-18

Similar Documents

Publication Publication Date Title
TWI399146B (zh) 一種印刷電路板及其製作方法和球柵陣列焊盤圖案
KR101131138B1 (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
US10897820B2 (en) Printed wiring board, printed circuit board, and electronic device
JP2006210851A (ja) 回路基板
JP2007027287A (ja) 半導体装置およびその製造方法
JP2006210852A (ja) 表面実装型回路部品を実装する回路基板及びその製造方法
JP6771308B2 (ja) 回路基板および半導体集積回路の実装構造
JP2006294656A (ja) 半導体装置
JP2007005452A (ja) 半導体装置
JP4557757B2 (ja) 半導体装置
JP2000315843A (ja) プリント基板及び半導体装置
WO2015033509A1 (ja) プリント配線板およびそれを備えた半導体装置
JP5466218B2 (ja) 半導体パッケージ
JP2009239239A (ja) 電子部品パッケージ、回路基板、電子部品実装装置、およびそれらの接合部の検査方法
JP2000243862A (ja) インターポーザ基板
JP2005183836A (ja) 半導体装置用テープキャリアおよびこれを用いた半導体装置
JP2018125370A (ja) 電子装置
JP7459610B2 (ja) 電子装置
JP5372235B2 (ja) 半導体装置および半導体装置実装体
JP5062376B1 (ja) 電子部品実装基板の製造方法
JP2009076569A (ja) 半導体パッケージ、実装基板、およびこれらを含む半導体装置
JP7425587B2 (ja) 電子制御装置
JP5107270B2 (ja) 実装基板および電子機器
JP2015115567A (ja) 電子装置
JP2005268575A (ja) 半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480009303.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14841773

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14841773

Country of ref document: EP

Kind code of ref document: A1