CN105075410A - 印刷布线板以及具备该印刷布线板的半导体装置 - Google Patents

印刷布线板以及具备该印刷布线板的半导体装置 Download PDF

Info

Publication number
CN105075410A
CN105075410A CN201480009303.8A CN201480009303A CN105075410A CN 105075410 A CN105075410 A CN 105075410A CN 201480009303 A CN201480009303 A CN 201480009303A CN 105075410 A CN105075410 A CN 105075410A
Authority
CN
China
Prior art keywords
wiring board
printed wiring
semiconductor packages
solder
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480009303.8A
Other languages
English (en)
Inventor
桥本龙弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN105075410A publication Critical patent/CN105075410A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本公开涉及印刷布线板以及具备该印刷布线板的半导体装置。在表面安装通过用绝缘材料(23)密封半导体芯片(22)而构成的半导体封装(20)的印刷布线板(10)具备：绝缘基板(11)；以及电连接部(14、140)，其设置于上述绝缘基板的表面，通过焊料(21)与上述半导体封装连接。上述电连接部具有位于与上述焊料的接触面的中央的中央部(141)、以及从上述中央部向两侧延伸突出的一对延伸突出部(142)。上述延伸突出部的延伸突出方向与上述半导体封装热收缩的方向交叉。

Description

印刷布线板以及具备该印刷布线板的半导体装置
技术领域
本公开是基于2013年9月6日申请的日本申请号2013－185382号的公开，这里引用其记载内容。
本公开涉及在表面安装半导体封装的印刷布线板、以及具备该印刷布线板的半导体装置。
背景技术
以往，已知有将通过用绝缘材料密封半导体芯片而构成的半导体封装安装于印刷布线板的表面的构造。而且，一般而言，半导体封装通过焊料与设置于印刷布线板的电极焊盘(换句话说电连接部)电连接(参照专利文献1)。
这里，在半导体封装和印刷布线板中，由热引起的膨胀收缩率差异较大。因此，若因半导体芯片的发热等产生温度变化，则担心在印刷布线板的电连接部与焊料的接触面产生应力，并在该接触面产生裂缝。
专利文献1：日本特开2001－230513号公报
发明内容
本公开的目的在于提供一种半导体装置。
在本公开的第一方式中，在表面安装通过用绝缘材料密封半导体芯片而构成的半导体封装的印刷布线板具备：绝缘基板；以及电连接部，其设置于上述绝缘基板的表面，通过焊料与上述半导体封装连接。上述电连接部具有位于与上述焊料的接触面的中央的中央部、以及从上述中央部向两侧延伸突出的一对延伸突出部。上述延伸突出部的延伸突出方向与上述半导体封装热收缩的方向交叉。
根据该结构，由于从中央部延伸突出有延伸突出部，所以在中央部和延伸突出部双方的受到电连接部伴随半导体封装的热收缩而从焊料受到的力。因此，能够缓和电连接部与焊料的接触面的应力集中，能够抑制在该接触面产生裂缝。
这里，在与上述的印刷布线板相反，仅在中央部的一侧设置有延伸突出部的情况下，如图6中的箭头M所例示的那样，产生绕中央部旋转的旋转力矩。因此，容易在上述接触面产生裂缝。与此相对，在上述的印刷布线板中，在中央部的两侧设置有延伸突出部，所以能够抑制在中央部产生旋转力矩M。因此，能够促进电连接部与焊料的接触面的裂缝抑制。
在本公开的第二方式中，半导体装置具备第一方式所记载的印刷布线板、以及安装于上述印刷布线板的表面的上述半导体封装。
根据上述的半导体装置，由于从中央部延伸突出有延伸突出部，所以在中央部和延伸突出部的双方受到电连接部伴随半导体封装的热收缩从焊料受到的力。因此，能够缓和电连接部与焊料的接触面的应力集中，能够抑制在该接触面产生裂缝。另外，由于在中央部的两侧设置有延伸突出部，所以能够抑制在中央部产生旋转力矩。因此，能够促进电连接部与焊料的接触面的裂缝抑制。
附图说明
关于本公开的上述目的以及其他的目的、特征、优点，通过参照附图下述的详细的描述变得更加明确。其中，
图1是表示本公开的第一实施方式所涉及的半导体装置的俯视图。
图2是沿着图1的II－II线的剖视图。
图3是表示在第一实施方式中在印刷布线板上的焊料球的配置、以及电连接部的布线布局的俯视图。
图4是示意性地表示在第一实施方式中图3所示的电连接部的配置的俯视图。
图5是表示在第一实施方式中对印刷布线板实施了掩模处理后的状态的俯视图。
图6是表示在第一实施方式中电连接部与焊料的接触面的俯视图。
图7是表示作为第一实施方式的比较例的半导体装置的俯视图。
图8是表示本公开的第二实施方式所涉及的半导体装置的剖视图。
图9是示意性地表示在本公开的第三实施方式中在印刷布线板上的电连接部的配置的俯视图。
具体实施方式
以下，参照附图对用于实施公开的多个方式进行说明。在各方式中存在对与在先行的方式中说明的事项对应的部分标注相同的参照符号并省略重复的说明的情况。在各方式中仅说明结构的一部分的情况下，对于结构的其他的部分，能够应用先行说明的其他的方式。不仅是在各实施方式中具体地明示能够组合的部分彼此的组合，若在组合中不特别地产生不妥，则即使未明示也能够部分组合实施方式彼此。
(第一实施方式)
如图1所示，半导体装置具备印刷布线板10、半导体封装20以及未图示的各种电子部件。这些各种电子部件以及半导体封装20被安装于印刷布线板10。印刷布线板10具有绝缘基板11、以及以规定的图案配置在绝缘基板11上的布线12。本实施方式所涉及的印刷布线板10是布线12形成在多层的多层基板。不同的层的布线彼此通过设置于通孔13的内壁的未图示的导体电连接。
安装于印刷布线板10的半导体封装20通过布线12与上述各种电子部件电连接。半导体封装20是具备多个焊料球21的BGA(BallGridArray：球栅阵列)。通过在印刷布线板10的规定位置设置焊料球21并使其回流来将半导体封装20焊接于印刷布线板10。换句话说，印刷布线板10不具备引线而被安装于印刷布线板10的表面。
图1中的8根箭头表示半导体封装20热收缩的方向。换句话说，半导体封装20俯视为正方形，若温度上升，则从正方形的中心以同心圆状均等地膨胀。换句话说，半导体封装20热收缩的方向是从正方形的中心以放射状延伸的方向。详细而言，以放射状延伸的方向是被均等地分割成的八个方向，八个方向中的四个方向是从正方形的中心朝向正方形的4个角的方向，其他的四个方向是从正方形的中心朝向正方形的4条边的中点的方向。应予说明，半导体封装20的热膨胀率比印刷布线板10的热膨胀率大。因此，若半导体封装20因通电工作而发热，则相对于印刷布线板10相对地向箭头的方向膨胀。因此，在半导体封装20与印刷布线板10的焊接部分作用由上述热膨胀引起的应力。
如图2所示，半导体封装20具备用绝缘材料23密封的半导体芯片22、以下说明的插入板24以及焊料球21。插入板相当于内部基板。在插入板24的上表面(换句话说在印刷布线板10的相反侧的面)安装有半导体芯片22。半导体芯片22和插入板24通过接合线(bondingwire)25电连接。在插入板24的下表面(换句话说在印刷布线板10侧的面)安装有多个焊料球21。
如图3所示，多个焊料球21被配置成格子状。具体而言，在31行31列的等间距格子上的规定位置配置有841个焊料球21。另外，图示的BGA是在插入板24的下表面的整个区域配置焊料球21的满格式。像这样实际上有数百个的焊料球21在图1、图4以及图5中示意性地表示16个。
如图4以及图3所示，在绝缘基板11的表面中的与焊料球21对应的位置设置有连接焊料球21的电连接部14。电连接部14具有位于与焊料球21的接触面的中央的中央部141、以及从中央部141向两侧延伸突出的一对延伸突出部142。中央部141是圆形，中央部141的直径比焊料球21的直径小。从中央部141的一方延伸突出的延伸突出部142的延伸突出方向La与从另一方延伸突出的延伸突出部142的延伸突出方向La一致。该延伸突出方向La是与图1中的使用箭头先说明的半导体封装20的热收缩方向Lb交叉的方向。
在图4以及图3的例子中，将插入板24的下表面中的设置焊料球21的区域划分为以下说明的4个区域，分别按照各区域设定有延伸突出方向La。即，上述区域通过从其中心o沿纵向延伸的假想线L1和从上述中心o沿横向延伸的假想线L2被划分为4个区域。换言之，通过连结半导体封装20的各边的中央m的2根假想线L1、L2，将上述区域划分为4个区域。各区域中的延伸突出部142的延伸突出方向La被设定为与连结该区域内的角部c和中心o的方向Lb(换句话说与半导体封装20的对角线方向)垂直的方向。
在上述4个区域中的位于图3的右下的区域例示的延伸突出部142通过设置在绝缘基板11上的布线16与其他的延伸突出部142连接。在上述4个区域中的位于图3的右上的区域例示的延伸突出部142与设置在绝缘基板11上的布线17连接。该布线17是与地线(ground)或者电源连接并形成规定以上的面积的全面布线。
在上述4个区域中的位于图3的左上的区域例示的延伸突出部142不与任何的布线连接。换句话说，具备该延伸突出部142的电连接部14不作为在上述的各种电子部件与半导体封装20之间收发电信号的路径发挥功能，而作为接受下述的热膨胀力F的支承部件发挥功能。
图5中的点表示以下说明的抗蚀层15。虽然在图4中省略抗蚀层15的记载，但实际上在印刷布线板10的表面中的除规定位置以外的区域涂覆有抗蚀层15。上述规定位置被设定为延伸突出部142中的与中央部141邻接的一部分以及中央部141的整体，延伸突出部142的前端部分被夹在抗蚀层15与绝缘基板11之间。换言之，在抗蚀层15中的与上述规定位置相当的部分形成有开口部15a。
这里，对在印刷布线板10上安装半导体封装20的顺序进行说明。首先，在电连接部14中的与开口部15a相当的部分涂覆焊料膏。换句话说，抗蚀层15发挥限制绝缘基板11中的设置焊料的区域的功能。接下来，使焊料球21对准与电连接部14对应的位置，并将半导体封装20放置在印刷布线板10上。由此，成为在电连接部14与焊料球21之间夹有焊料膏的状态。
接下来，在该状态下进行加热处理，使焊料膏以及焊料球21熔融。由此，半导体封装20被焊接于电连接部14。因此，严格来说，焊料膏以及焊料球21相当于焊料。通过以上的工序，半导体封装20与电连接部14不经由引线而通过焊料连接，半导体封装20被安装于印刷布线板10的表面。
图6是从插入板24侧观察进行了上述的焊接处理后的电连接部14以及焊料球21的俯视图。图中的点线是电连接部14中的位于抗蚀层15的开口部15a的部分，且表示电连接部14中的被焊料球21覆盖的部分。
如图示那样，在电连接部14中的与半导体封装20对置的对置面141b、142b连接有焊料球21。另外，在电连接部14中的与对置面的周围邻接的侧面141a、142a(参照图2以及图6)也连接有焊料球21。因此，相对于上述的实施加热处理之前的焊料球21是球体形状，加热处理后的焊料球21成为如下这样球体发生变形的形状。
即，如图6所示那样，焊料球21中的与电连接部14连接的部分的形状是将圆形的中央部141和四边形的延伸突出部142合在一起的形状。与此相对，焊料球21中的与半导体封装20连接的部分的形状是圆形。
若半导体封装20向使用图4上述的热收缩方向Lb热膨胀，则焊料球21在图6中的箭头F所示的朝向上从半导体封装20受到热膨胀力。该热膨胀力F作用于焊料球21与电连接部14的接触面。所谓的该接触面是上述的对置面141b、142b以及侧面141a、142a。
总之，以上说明的本实施方式的印刷布线板以及半导体装置具备以下列举的特征。而且，通过这些各特征发挥以下说明的作用效果。
＜特征1＞
电连接部14具有位于与焊料球21的接触面的中央的中央部141、以及从中央部141向两侧延伸突出的一对延伸突出部142。而且，延伸突出部142的延伸突出方向是与半导体封装20热收缩的方向(换句话说与图4中的单点划线Lb所示的方向)交叉的方向(换句话说是图4中的单点划线La所示的方向)。
据此，如从电连接部14的侧面141a、142a延伸的图6中的箭头所示那样，作用于侧面141a、142a的热膨胀力F被中央部141的侧面141a和延伸突出部142的侧面142a分散。另外，作用于电连接部14的对置面141b、142b的热膨胀力F被中央部141的对置面141b和延伸突出部142的对置面142b分散。
这里，在如图7所示的比较例那样，在电连接部14x未形成有本实施方式所涉及的延伸突出部142的情况下，焊料球21x中的与电连接部14x连接的部分的形状为图中的实线所示的圆形。因此，作用于电连接部14x的侧面141ax的热膨胀力F不被充分地分散，集中在符号P所示的位置。因此，产生从电连接部14x与焊料球21x的接触面中的符号P的位置产生裂缝，焊料球21x从电连接部14x剥离而连接不良的可能性。
与此相对，根据本实施方式，如上述那样，热膨胀力F被延伸突出部142分散，所以能够抑制因热膨胀力F导致焊料球21从电连接部14剥离，能够减少产生连接不良的可能性。
并且，根据本实施方式，由于在中央部141的两侧设置有延伸突出部142，所以能够抑制在中央部141产生旋转力矩。以下，对其理由进行说明。应予说明，在以下的说明中，将位于中央部141上的焊料称为焊料中央部，将位于延伸突出部142上的焊料称为焊料延伸突出部。
本实施方式所涉及的半导体封装20与焊料中央部接触但不与焊料延伸突出部接触。因此，来自半导体封装20的热膨胀力F作用于焊料中央部但不直接作用于焊料延伸突出部。其另一方面，来自延伸突出部142的反作用力直接作用于焊料延伸突出部。因此，可以说在中央部141和位于其两侧的延伸突出部142的双方受到作用于焊料中央部的热膨胀力F。因此，在与本实施方式相反，仅在中央部141的一侧设置有延伸突出部142的情况下，由旋转力矩M引起的扭转力作用于焊料。综上，根据在中央部141的两侧设置有延伸突出部142的本实施方式，能够抑制上述扭转力的产生，能够促进电连接部14与焊料球21的接触面的裂缝抑制。
＜特征2＞
这里，在如下述的第二实施方式(参照图8)那样，为在电连接部14的侧面不使焊料球21接触的构造的情况下，虽然热膨胀力F被延伸突出部142的对置面140b分散，但不被延伸突出部142的侧面142a分散。
与此相对，在本实施方式中，焊料(换句话说加热处理后的焊料球21)与电连接部14中的与半导体封装20对置的对置面141b、142b、以及电连接部14中的与对置面141b、142b邻接的侧面141a、142a的双方接触。因此，热膨胀力F被分散的范围变宽，所以能够促进上述的裂缝抑制。
＜特征3＞
在绝缘基板11设置有限制设置焊料(换句话说加热处理后的焊料球21)的区域的抗蚀层15，延伸突出部142的前端部分被夹在抗蚀层15与绝缘基板11之间。
据此，可以说延伸突出部142从抗蚀层15的开口部15a充分长地延伸突出至设置有抗蚀层15的位置。像这样，根据本实施方式，由于延伸突出部142的延伸突出长度充分地长，所以能够促进通过延伸突出部142使热膨胀力F分散，能够促进上述的裂缝抑制。
＜特征4＞
半导体封装20与电连接部14不经由引线而通过焊料(换句话说是加热处理后的焊料球21)连接。具体而言，半导体封装20采用BGA。与此相对，在采用了具备从绝缘材料23延伸突出的多根引线的QFP(QuadFlatPackage：四边扁平封装)等半导体封装的情况下，由于热膨胀力F因引线的挠曲而被吸收，所以产生上述的裂缝的可能性很小。因此，在采用了产生裂缝的可能性较大的类型的半导体封装20的本实施方式中，显著地发挥由上述各特征带来的裂缝抑制的效果。
(第二实施方式)
在上述第一实施方式中，电连接部14的侧面141a、142a从抗蚀层15的开口部15a露出。因此，除了在电连接部14的对置面141b、142b以外，在侧面141a、142a也连接有焊料。与此相对，如图8所示，在实施方式所涉及的电连接部140中，仅对置面140b从开口部15a露出，电连接部140的侧面不露出。因此，仅对置面140b与焊料连接。
但是，本实施方式所涉及的电连接部140与图6所示的电连接部14相同，具有位于与焊料球21的接触面的中央的中央部141、以及从中央部141向两侧延伸突出的一对延伸突出部142。在这一点上，本实施方式所涉及的电连接部140是与第一实施方式所涉及的电连接部14相同的结构。
综上，根据本实施方式，作用于电连接部140的对置面140b的热膨胀力F被中央部141的对置面140b和延伸突出部142的对置面140b分散。因此，能够抑制因热膨胀力F导致焊料球21从电连接部140剥离而产生裂缝。另外，由于在中央部141的两侧设置有延伸突出部142，所以能够抑制在中央部141产生旋转力矩。
(第三实施方式)
在上述第一实施方式中，印刷布线板10中的设置电连接部14的区域被划分为4个区域，分别按照各区域将一对延伸突出部142的延伸突出方向La设定为相同方向。与此相对，在本实施方式中，如图9所示，被划分为9个区域。具体而言，被划分为设置电连接部14的区域的中央附近的区域、角部c附近的区域、被夹于相邻的角部c附近区域和中央附近区域的中间区域。
而且，分别按照各区域将一对延伸突出部142的延伸突出方向设定为相同方向。具体而言，角部c附近区域的延伸突出方向La与图4相同，被设定为与连结该区域内的角部c和中心o的方向Lb垂直的方向。如图9所示，中间附近区域的延伸突出方向Lc被设定为与连结该区域内的中央m和中心o的方向Ld垂直的方向。应予说明，对于中央附近区域的电连接部14取消延伸突出部142。
即使根据本实施方式，与上述第一实施方式相同，热膨胀力F也被延伸突出部142分散。因此，能够抑制因热膨胀力F导致焊料球21从电连接部14剥离，能够减少产生连接不良的可能性。另外，由于在中央部141的两侧设置有延伸突出部142，所以能够抑制由旋转力矩M引起的扭转力的产生。
(其他实施方式)
本公开并不局限于上述实施方式的记载内容，也可以如以下这样进行变更并实施。另外，也可以分别将各实施方式的特征结构任意地组合。
·在图2所示的实施方式中，在印刷布线板10与半导体封装20之间未填充树脂，焊料球21的周围为空间CL。与此相对，也可以构成为在印刷布线板10与半导体封装20之间填充树脂并用树脂填满焊料球21的周围。但是，在该结构的情况下，焊料球21的周围被树脂固定，所以产生焊料球21从电连接部14剥离这样的裂缝的可能性较低。因此，未被树脂填满的图2所示的结构显著地发挥通过设置延伸突出部142带来的裂缝抑制的效果。
·在上述各实施方式中，印刷布线板10采用了多层基板，但也可以采用单面基板、双面基板。
·在图3所示的实施方式中，作为半导体封装20使用的BGA采用遍及插入板24的下表面的整体配置了焊料球21的满格类型的BGA。与此相对，也可以采用在插入板24的下表面的除中央部分以外的部分配置了焊料球21的类型的BGA。
·在上述各实施方式中，对半导体封装20应用BGA，但若是安装于印刷布线板10的表面的半导体封装，则也能够应用BGA以外的半导体封装。例如，也可以应用代替焊料球21而将平面电极焊盘排列成格子状的LGA(Landgridarray：焊盘栅格阵列)。
·在上述各实施方式中，采用不具有引线的半导体封装20，但若是安装于印刷布线板10的表面的半导体封装，即使是具有引线的半导体封装也能够采用。例如，也能够采用具备从绝缘材料以鸥翼状延伸突出的引线的SOP(SmallOutlinePackage：小外形封装)、QFP(QuadFlatPackage)。另外，也能够采用具备向内侧折弯的引线的SOJ(SmallOutlineJ―leaded：J形引脚小外形封装)。
依据实施例对本公开进行了描述，但理解为本公开并不局限于该实施例、构造。本公开也包含各种变形例、均等范围内的变形。此外，将各种组合、方式，进一步在该各种组合、方式上仅包含一个要素、一个以上要素或者一个以下要素的其他的组合、方式也纳入本公开的范畴、思想范围。

Claims (9)

1.一种印刷布线板，为在表面安装通过用绝缘材料(23)密封半导体芯片(22)而构成的半导体封装(20)的印刷布线板(10)，具备：
绝缘基板(11)；以及
电连接部(14、140)，其设置于所述绝缘基板的表面，通过焊料(21)与所述半导体封装连接，
所述电连接部具有位于与所述焊料的接触面的中央的中央部(141)、以及从所述中央部向两侧延伸突出的一对延伸突出部(142)，
所述延伸突出部的延伸突出方向与所述半导体封装热收缩的方向交叉。
2.根据权利要求1所述的印刷布线板，其中，
所述电连接部具有与所述半导体封装对置的对置面(141b、142b)、以及所述电连接部中的与所述对置面邻接的侧面(141a、142a)，
所述焊料与对抗面和侧面的双方接触。
3.根据权利要求1或者2所述的印刷布线板，其中，
在所述绝缘基板设置有限制设置所述焊料的区域的抗蚀层(15)，
所述延伸突出部的前端部分被夹在所述抗蚀层和所述绝缘基板之间。
4.根据权利要求1～3中任意一项所述的印刷布线板，其中，
所述半导体封装和所述电连接部不经由引线而通过所述焊料连接。
5.根据权利要求1～4中任意一项所述的印刷布线板，其中，
所述半导体封装具有正方形的平面形状，
半导体封装热收缩的方向是从正方形的中心以放射状延伸的方向。
6.根据权利要求5所述的印刷布线板，其中，
以放射状延伸的方向是被均等地分割成的八个方向，
八个方向中的四个方向是从正方形的中心朝向正方形的4个角的方向，
其他的四个方向是从正方形的中心朝向正方形的4条边的中点的方向。
7.根据权利要求1～6中任意一项所述的印刷布线板，其中，
焊料具备多个焊料球(21)，
所述半导体封装是球栅阵列。
8.根据权利要求1～7中任意一项所述的印刷布线板，其中，
所述延伸突出部的延伸突出方向与所述半导体封装热收缩的方向正交。
9.一种半导体装置，具备权利要求1～8中任意一项所述的印刷布线板、以及安装于所述印刷布线板的表面的所述半导体封装。
CN201480009303.8A 2013-09-06 2014-07-25 印刷布线板以及具备该印刷布线板的半导体装置 Pending CN105075410A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013185382A JP2015053390A (ja) 2013-09-06 2013-09-06 プリント配線板および半導体装置
JP2013-185382 2013-09-06
PCT/JP2014/003926 WO2015033509A1 (ja) 2013-09-06 2014-07-25 プリント配線板およびそれを備えた半導体装置

Publications (1)

Publication Number Publication Date
CN105075410A true CN105075410A (zh) 2015-11-18

Family

ID=52628012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480009303.8A Pending CN105075410A (zh) 2013-09-06 2014-07-25 印刷布线板以及具备该印刷布线板的半导体装置

Country Status (3)

Country Link
JP (1) JP2015053390A (zh)
CN (1) CN105075410A (zh)
WO (1) WO2015033509A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6772232B2 (ja) * 2018-10-03 2020-10-21 キヤノン株式会社 プリント回路板及び電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340170A (ja) * 1995-06-12 1996-12-24 Ibiden Co Ltd プリント配線板
US20020092672A1 (en) * 2001-01-16 2002-07-18 Primavera Anthony A. Contact pads and circuit boards incorporating same
CN101541143A (zh) * 2008-03-18 2009-09-23 株式会社东芝 印刷电路板和电子装置
CN101578696A (zh) * 2007-02-02 2009-11-11 飞思卡尔半导体公司 减少焊接疲劳的动态焊盘尺寸
US20100181102A1 (en) * 2009-01-21 2010-07-22 Fujitsu Limited Printed circuit board and printed circuit board unit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
US7433201B2 (en) * 2000-09-08 2008-10-07 Gabe Cherian Oriented connections for leadless and leaded packages
US7173342B2 (en) * 2002-12-17 2007-02-06 Intel Corporation Method and apparatus for reducing electrical interconnection fatigue

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340170A (ja) * 1995-06-12 1996-12-24 Ibiden Co Ltd プリント配線板
US20020092672A1 (en) * 2001-01-16 2002-07-18 Primavera Anthony A. Contact pads and circuit boards incorporating same
CN101578696A (zh) * 2007-02-02 2009-11-11 飞思卡尔半导体公司 减少焊接疲劳的动态焊盘尺寸
CN101541143A (zh) * 2008-03-18 2009-09-23 株式会社东芝 印刷电路板和电子装置
US20100181102A1 (en) * 2009-01-21 2010-07-22 Fujitsu Limited Printed circuit board and printed circuit board unit

Also Published As

Publication number Publication date
JP2015053390A (ja) 2015-03-19
WO2015033509A1 (ja) 2015-03-12

Similar Documents

Publication Publication Date Title
KR101388328B1 (ko) 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
US8633598B1 (en) Underfill contacting stacking balls package fabrication method and structure
JP5050246B2 (ja) 熱分配器を一体化した電子デバイス
CN107026137B (zh) 具有磁性装置的电子模块
CN103811428B (zh) 用于具有保护环的倒装芯片衬底的方法和装置
KR20020057349A (ko) 히트 싱크가 부착된 볼 그리드 어레이 패키지
KR20080014004A (ko) 인터포저 및 반도체 장치
CN101370352A (zh) 一种印刷电路板及其制作方法和球栅阵列焊盘图案
US20090284932A1 (en) Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
US20120306064A1 (en) Chip package
KR101708093B1 (ko) 반도체 장치
JP2008124470A (ja) パターンフィルム及びその製造方法
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
KR900007301B1 (ko) 반도체패키지
JP2006245076A (ja) 半導体装置
WO2014203739A1 (ja) 半導体装置及びその製造方法
CN105075410A (zh) 印刷布线板以及具备该印刷布线板的半导体装置
JP2000216203A (ja) Ｂｇａ用テ―プキャリアおよびそれを用いた半導体装置
US20040159925A1 (en) Semiconductor device and method for manufacture thereof
JP2009130074A (ja) 半導体装置
US8044504B2 (en) Semiconductor device including an inner conductive layer which is cut out in the vicinity of a corner
KR100771873B1 (ko) 반도체 패키지 및 그 실장방법
JP6251828B2 (ja) 半導体装置
JP2019508908A (ja) はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法
JP2005268575A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151118

WD01 Invention patent application deemed withdrawn after publication