CN103811428B - 用于具有保护环的倒装芯片衬底的方法和装置 - Google Patents

用于具有保护环的倒装芯片衬底的方法和装置 Download PDF

Info

Publication number
CN103811428B
CN103811428B CN201310109864.2A CN201310109864A CN103811428B CN 103811428 B CN103811428 B CN 103811428B CN 201310109864 A CN201310109864 A CN 201310109864A CN 103811428 B CN103811428 B CN 103811428B
Authority
CN
China
Prior art keywords
protection ring
trace
substrate
core
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310109864.2A
Other languages
English (en)
Other versions
CN103811428A (zh
Inventor
庄其达
庄曜群
郭正铮
陈承先
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103811428A publication Critical patent/CN103811428A/zh
Application granted granted Critical
Publication of CN103811428B publication Critical patent/CN103811428B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了用于具有保护环的倒装芯片衬底的方法和装置。一种实施例包括衬底核，其具有用于附接集成电路管芯的管芯附接区；位于衬底核的管芯侧表面上方的至少一层介电层；以及形成为与衬底核的角相邻的至少一个保护环，至少一个保护环包括：位于介电层上方的第一迹线，该第一迹线具有从衬底核的角部向两个方向延伸并且平行于衬底核的边缘的矩形部分；位于介电层下方的第二迹线；以及延伸穿过介电层并且连接第一迹线和第二迹线的至少一个通孔；其中第一迹线、至少一个通孔和第二迹线形成垂直的通孔堆叠件。本发明还公开了形成具有保护环的倒装芯片衬底的方法。

Description

用于具有保护环的倒装芯片衬底的方法和装置
技术领域
本发明大体上涉及将集成电路管芯安装到衬底的集成电路封装，更具体地，涉及将倒装芯片安装的集成电路管芯安装到具有保护环的衬底以降低应力。
背景技术
衬底上集成电路管芯的倒装芯片安装越来越多地被使用。球栅阵列(BGA)和堆叠封装件包括具有形成在接合焊盘上的导电端子(诸如焊球或者焊料凸块)的集成电路的使用，该导电端子用有源表面来安装，有源表面朝向具有布置为与导电端子对应的导电焊盘的衬底。例如，通过焊料回流工艺将集成电路管芯安装到衬底。可选的导电端子包括铜螺柱，铜凸块，或者焊料柱或柱状物，或者铜柱或状物。底部填充材料可以填充在集成电路管芯下方且在导电端子周围从而提供集成电路管芯的热应力消除。然而，可以观察到在管芯和衬底之间(尤其在边角区)存在热应力和机械应力。传统消除应力的方法包括在管芯区外部的衬底的边角中形成铜区；然而，仍然观察到管芯到衬底的应力问题(诸如衬底断裂)。随着单位面积中的集成电路管芯持续增加和端子数目增加，使得导电迹线的线间距和线宽减小，因而集成电路管芯到衬底的应力持续增大。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种装置，包括：
衬底核，具有用于将集成电路管芯附接到管芯侧表面上的管芯附接区以及包括所述衬底核的角部的管芯附接区之外的区域，所述管芯附接区包括用于附接所述集成电路管芯的导电端子的导电焊盘；
至少一层介电层，位于所述衬底核上方；以及
至少一个保护环，形成为与所述衬底核的角部相邻并位于所述管芯附接区之外的区域中，所述至少一个保护环包括：
第一迹线，位于所述介电层上方，所述第一迹线层具有从所述衬底核的角部向两个方向延伸并且平行于所述衬底核的外部边缘的矩形部分；
第二迹线，位于所述介电层下方并且对应于所述第一迹线形成；以及
至少一个通孔，延伸穿过所述介电层并且连接所述第一迹线和所述第二迹线；
其中，所述第一迹线、所述至少一个通孔和所述第二迹线形成单通孔堆叠件。
在可选实施例中，所述至少一个保护环的最里面的部分与所述管芯附接区间隔至少0.1mm的距离。
在可选实施例中，所述至少一个保护环的最里面的部分与所述管芯附接区间隔介于0.1mm和0.8mm之间的距离。
在可选实施例中，所述装置进一步包括：第二保护环，形成在所述至少一个保护环之外的区域中的所述衬底核上。
在可选实施例中，所述装置进一步包括：第二介电层，位于所述衬底核的管芯侧表面上方并且位于所述至少一层介电层下方。
在可选实施例中，所述至少一个保护环进一步包括：延伸穿过所述第二介电层的第二通孔以及位于所述第二介电层下方并对应于所述第一迹线布置的第三迹线，所述至少一个保护环形成包括所述第一迹线、所述至少一个通孔、所述第二迹线、所述第二通孔和所述第三迹线的双通孔堆叠件。
在可选实施例中，所述至少一个保护环平行于所述衬底核的边缘从所述衬底核的角部开始延伸一定距离，该距离小于所述管芯附接区中经过至少两个导电焊盘所需的距离。
在可选实施例中，所述至少一个保护环平行于所述衬底核的边缘从所述衬底核的角部开始延伸一定距离，该距离大于所述管芯附接区中经过至少三个导电焊盘所需的距离。
在可选实施例中，所述至少一层介电层包括有机累积层。
在可选实施例中，所述衬底核进一步包括玻璃纤维加强树脂。
在可选实施例中，所述至少一个保护环的第一迹线和第二迹线包括铜或者铜合金。
根据本发明的另一方面，还提供了一种装置，包括：
衬底核，具有用于将集成电路管芯附接到管芯侧表面上的管芯附接区以及包括所述衬底核的角部的管芯附接区之外的区域，所述管芯附接区包括用于附接所述集成电路管芯的导电端子的导电焊盘；
集成电路，具有以倒装芯片布置方式附接到所述衬底核的管芯附接区的导电端子，所述导电端子设置在对应的导电焊盘上；以及
至少一个保护环，形成为与所述衬底核的角部相邻并且位于所述管芯附接区之外的区域中，所述至少一个保护环包括：
第一迹线，位于第一介电层上方，所述第一迹线具有从所述衬底核的角部向两个方向延伸的矩形部分，每一矩形部分都被布置为平行于所述衬底核的边缘；
第二迹线，位于所述介电层下方并且对应于所述第一迹线形成；以及
至少一个通孔，延伸穿过所述第一介电层并且连接所述第一迹线和所述第二迹线；
其中，所述第一迹线、所述至少一个通孔和所述第二迹线形成单通孔堆叠件。
在可选实施例中，所述装置进一步包括：第二保护环，形成在所述至少一个保护环之外的区域中的所述衬底核上。
在可选实施例中，所述装置进一步包括：位于所述衬底核的所述管芯侧表面上方和所述第一介电层下方的第二介电层，所述至少一个保护环进一步包括延伸穿过所述第二介电层的第二通孔和位于所述第二介电层下方并且对应于所述第一迹线布置的第三迹线，其中，所述至少一个保护环形成包括所述第一迹线、所述至少一个通孔、所述第二迹线、所述第二通孔和所述第三迹线的双通孔堆叠件。
在可选实施例中，所述至少一个保护环平行于所述衬底核的外部边缘从所述衬底核的角部开始延伸一定距离，该距离小于集成电路上经过不多于两个导电端子所需的距离。
在可选实施例中，所述至少一个保护环平行于所述衬底核的外部边缘从所述衬底核的角部开始延伸一定距离，该距离大于集成电路上经过至少三个导电端子所需的距离。
根据本发明的又一方面，还提供了一种方法，包括：
提供衬底核，所述衬底核具有管芯侧表面上用于接纳集成电路的管芯附接区以及包括所述衬底核的角部的管芯附接区之外的区域；
在所述衬底核上方形成至少一层介电层；以及
通过以下方式在所述管芯附接区之外的所述衬底核的至少一个角部中形成至少一个保护环：在所述衬底核的管芯侧表面上方形成第一迹线、形成延伸穿过所述至少一层介电层的第一通孔以及形成位于所述至少一层介电层下方的第二迹线，使得所述第一迹线、所述第一通孔和所述第二迹线形成单通孔堆叠件；
其中，所述保护环形成从所述衬底核的至少一个角部向两个方向延伸的矩形部分，并且每一矩形部分都形成为与所述衬底核的边缘平行。
在可选实施例中，所述方法进一步包括：在所述衬底核的管芯侧表面和所述至少一层介电层之间形成第二介电层；其中，形成所述至少一个保护环进一步包括：形成位于所述第二介电层下方的第三迹线以及形成延伸穿过所述第二介电层的第二通孔，并且所述保护环形成包括所述第一迹线、所述第一通孔、所述第二迹线、所述第二通孔和所述第三迹线的双通孔堆叠件。
在可选实施例中，所述方法进一步包括：在所述至少一个保护环之外的所述衬底核的所述至少一个角部中形成第二保护环。
在可选实施例中，所述至少一个保护环的最里面的部分和所述集成电路的外部边缘之间的间距为至少0.1毫米。
附图说明
为更充分地理解本发明及其优点，现在将结合附图所作的以下描述作为参考，其中：
图1示出一个实施例中使用的倒装芯片封装件的截面图；
图2示出实施例中使用的集成电路的俯视图；
图3示出一个示例性实施例的截面图；
图4示出另一示例性实施例的一部分的截面图；
图5示出图4中示出的实施例的俯视图；以及
图6示出一个可选实施例的俯视图；
除非另有说明，通常不同附图中相同的编号和符号表示相同的元件。附图的绘制是为了清楚地示出实施例的相关方面，并且附图不必按比例绘制。
具体实施方式
在下面详细讨论实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的发明构思。所讨论的具体实施例仅仅是制造和使用各种实施例的示例性具体方式，而不用于限制说明书或者所附权利要求的范围。
图1示出封装件10的简化的截面图，该封装件10包括位于衬底13上的倒装芯片集成电路11以在实施例中使用。示出了导电端子17连接集成电路管芯11和衬底13，并且示出底部填充层15位于集成电路管芯11和衬底13之间，且在导电端子17周围。
图1中，集成电路管芯11作为多个集成电路中的一个可以是任何集成电路并且可以形成在半导体衬底或者晶圆上，其中这多个集成电路在晶圆加工完成之后被分割或者彼此分离。管芯11可以由硅、锗、砷化镓或者其他半导体材料形成，并且可以包括多种有源器件和无源器件，诸如晶体管。导电端子17安装在接合焊盘(未示出)上，接合焊盘是集成电路11的电端子并且与集成电路11中的电路电连接。在一个实施例中，导电端子17是由共熔材料形成的焊球。在另一个实施例中，导电端子17是由基于铅的焊料材料形成的焊球。作为一个可选的实施例，导电端子17可以是无铅的焊料材料，诸如锡、银、铜化合物(Sn-Ag-Cu，有时称为SAC)或者其他无铅材料。作为可选的实施例，导电端子17可以是铜球、铜螺柱、铜柱和其他材料，这些形成另外的实施例。坍塌可控芯片连接件(C4)可以用于另一个可选的实施例。诸如镍、金、钯、铂等以及它们的组合的镀层可以形成在导电端子上方以提高可焊性并且降低材料的腐蚀和扩散。
底部填充物15提供热应力缓冲以保护导电端子17免于在集成电路11安装或者操作期间由于热应力而断裂。由于衬底13的材料与集成电路11的材料不同，所以发生热膨胀系数(CTE)不匹配。底部填充物15补偿由于CTE不匹配发生的热应力。底部填充15可以是树脂、环氧树脂或者模塑化合物。底部填充材料可以作为液体材料分散并且利用毛细管作用流到管芯11下方。还可以以其他形式提供底部填充物。在底部填充物分散之后，诸如热或者UV固化的底部填充固化循环可以用于硬化底部填充物。
在一个实施例中，衬底13以诸如玻璃纤维加强树脂核的绝缘核为基础。一个实例的核材料是FR4。可选的核材料包括双马来酰亚胺-三嗪(BT)树脂，或者可选地为其他的PC板材料或者膜。衬底13还包括介电层和导体(未示出，但以下描述)的再分布层。在一个实施例中，这些层是由累积的有机层形成，并且可以包括一层或多层导电层，通常是铜或者铜合金，这允许迹线形成用于水平传导信号的再分布。形成导电通孔并且用导电材料填充导电通孔以允许多层之间的垂直连接。可以在衬底13的两面上都形成再分布层。在一个可选的实施例中，衬底13具有形成在较低的表面或者系统板表面上的诸如焊球(未示出)的另外的导电端子，从而形成球栅阵列(BGA)封装件。以下详述衬底13的额外细节。
通过将集成电路管芯11和与导电焊盘(conductive land)(图1未示出)对准的导电端子17置放在衬底13上，使得导电端子17和导电焊盘接触来安装倒装芯片封装件10。在一个实施例中，导电端子是焊球。在这个实施例中，在热回流焊工艺中加工用作为导电端子的焊球，这使得它们熔化并且与衬底上的导电焊盘形成物理接合和电接合，从而将集成电路管芯11物理连接和电连接至衬底13。然后施加底部填充物15以完成安装工艺。
图2示出具有导电端子17阵列的集成电路11的有源表面的一部分的俯视图，导电端子在这个示例实施例中示出为焊球。在这个示例实施例中，导电端子形成为多行和多列，虽然图2的实例描述了5×5(25个端子)的排列，然而目前生产的许多集成电路管芯具有数百个导电端子。由于电路集成持续增加，集成电路管芯的面积增加，因此诸如实例焊球的导电端子(其是用于集成电路11的信号或者连接端子)的数目也增加。因此还形成具有数目日益增加的导电焊盘和信号迹线的衬底，其接纳集成电路，提供的迹线具有越来越窄的宽度以及减小的间隔。这些因素增加了倒装芯片封装件中管芯和衬底之间产生的应力。
图3示出一个衬底13实施例的角部的简化截面图。在图3中，示出核27具有位于管芯侧表面上方的两层累积材料层23。焊料掩模层21覆盖核27的管芯侧表面。还示出了位于焊料掩模层21中的开口和导电焊盘24。形成导电焊盘24以接纳示例性实施例中的导电端子；当集成电路管芯(将在下面描述)安装到衬底时，导电焊盘24接纳焊球。导电焊盘24通常是铜或者铜合金材料。作为可选实施例，还可以使用金、铝和其他导体。诸如镍、化学镀镍浸金(ENIG)、化学镀镍钯浸金(ENEPIG)、钯等的镀层可以形成在焊盘25上以提高可焊性和减少腐蚀。通过通孔26将导电焊盘24和形成在累积层23内的另一金属迹线28连接。以这种方式，信号可以在累积层23中水平和垂直地再分布。
在一个实施例中，累积层23由介电材料的附加层压层形成。在一个实施例中，使用Ajinomoto的累积膜(ABF，Ajinomoto build-up film)。每一累积层23形成在铜迹线图案上方，铜可以通过例如电镀形成。然后通过光刻和蚀刻工艺图案化铜以形成迹线。诸如通孔26的通孔可以通过以下方式形成：使用激光或者蚀刻工艺在累积层23中形成通孔开口，然后用例如导电插塞填充通孔26。
图3中，示出两个保护环25。保护环设置为在靠近衬底13的边缘以及衬底被管芯(未示出)覆盖的区域的外部。如下面描述的，保护环25提供机械支撑并且减少在管芯区域附近的衬底中的断裂，该断裂由管芯到衬底的应力引起。在图3示出的实例中，示出两个保护环25，每一个都具有两个通孔堆叠件-第一通孔层34和第二通孔层32。保护环25包括形成在每一再分布层的迹线，再分布层由核和累积层23形成。然而，在可选的实施例中，可以使用单个保护环。在其他可选的实施例中，包含2、3、4或者更多的多个保护环可以围绕管芯区域的角部。而且，保护环可以具有通孔堆叠件，所述通孔堆叠件在累积层23中仅向下延伸一层，即一个通孔堆叠件。如图3所示，在保护环25下方可以存在两个通孔堆叠件32和34。在又一些其他可选实施例中，如果使用额外的累积层23，那么可以形成额外的通孔堆叠件并且可以形成额外的迹线层作为保护环25的一部分。
保护环25与管芯没有电连接，并因此没有示出用于保护环25的焊盘。在一个实施例中，保护环25与分离的接地信号连接，从而避免噪声或者不想要的与转换信号的电容耦合。
现参考图4，示出集成电路管芯11安装到衬底13的衬底13的角部截面图。示出设置在导电焊盘24上的导电端子17。在示例性实施例中，导电端子17是焊球。示出累积层23位于核27的管芯侧表面上方。示出保护环25位于累积层23中并且被焊料掩模层21覆盖。在该示例性实施例中，保护环25仅示出单通孔堆叠件37。底部填充物15设置在集成电路管芯11和衬底13之间。在这个示例性实施例中，底部填充物15覆盖最里面的一个保护环25，而不覆盖另一个。在可选的实施例中，底部填充物15可以覆盖两个保护环25，而在其他可选实施例中，底部填充物可以不覆盖任何一个保护环25。
保护环可以由与导电迹线(诸如衬底13的累积层23中的迹线28)相同的材料形成。在实施例中，保护环25是铜或者铜合金。保护环25可以以与衬底13的迹线相同的方式形成，即通过电镀和图案化铜材料形成迹线，层压迹线上方的ABF材料，然后通过激光图案化穿孔或者另一蚀刻工艺在累积层23的ABF材料中开通孔。用导电材料填充诸如37的通孔，并且对保护环结构中期望的每一层继续实施工艺。例如，保护环25与累积层23中的导电迹线以相同的方式同时形成。
图5示出一个示例实施例中衬底37的角部的俯视图。图5中，示出集成电路管芯11具有以多行和多列矩阵布置的多个导电端子17，如同图2所示；集成电路管芯安装到衬底37上，如前面图1所示。示出保护环25布置在衬底37的角部(在一个实施例中在衬底的每个角部都有保护环25，虽然此处仅描述了一个角部)。最里面的保护环25通过间距D2与集成电路管芯11的边缘间隔开。例如，该间距可以是从0.1毫米至0.8毫米或者更多。在一个实施例中，间距D2大于约0.1毫米。保护环25的每一侧的长度都可以变化。为了给累积层中的迹线提供路径灵活性，保护环25并不围绕或者包围集成电路管芯11。相反地，保护环25的一部分在每一角部平行于衬底的每一侧延伸一定距离，然后终止。该特征允许信号迹线路由至例如衬底边缘37的使用。在一个实施例中，作为保护环长度的距离D1，小于从保护环边缘到集成电路管芯11上两个导电端子(诸如实例焊球)的距离。如果应用中具体衬底所需的迹线路径允许，那么距离D1可以更大。在保护环25区域和信号迹线区域之间做出权衡。此外，在保护环中，通孔堆叠件中通孔的数量可以是一个或者多个通孔堆叠。在一个实施例中，保护环25的数量可以少至一个、两个(如本文中的示例实施例所示)，或者三个或更多保护环，这些形成额外的实施例。例如，保护环可以具有范围在0.03mm至1.0mm的各种宽度。保护环之间的间隔也可以变化，但在示例实施例中，间隔在0.01mm至1.5mm之间。例如，在示例实施例中，保护环的宽度可以是介于30微米至1.0毫米之间的范围内。
图6示出衬底37的角部使用保护环25可选实施例的俯视图。图6中，示出衬底37，并且也设置有集成电路11，该集成电路具有安装到衬底的导电端子17(如同图5所示)。在这个示例实施例中，示出导电端子17是焊球。在图6示出的示例实施例中，保护环在每一方向上的长度大于集成电路11上三个焊球的间距的总和。在这个实施例中，保护环25从衬底37的每个角部延伸并远离，从而更加限制了信号的路径，然而，在一些应用中衬底上的信号路径可能不需要这么大的区域，因此在这些应用中，可以延伸保护环25。
具有保护环的衬底实施例的使用为临界区域(即角)中集成电路的边缘和衬底之间发生的应力提供应力消除。实施例的使用还减少了在这些区域中观察到的应力问题，如衬底断裂。使用与衬底和导电迹线中使用的材料相同的材料形成保护环，从而使得不需要额外的加工步骤。在角部和邻近区域中形成保护环，留下衬底每一侧面的中间部分以用于信号迹线路径。实施例的使用为用于倒装芯片封装件的衬底提供了额外的工艺窗口耐受性，增加了产量并且降低了成本。
在一个实施例中，公开的一种装置包括衬底核，衬底核具有用于集成电路管芯附接到管芯侧表面上的管芯附接区，以及管芯附接区之外的包括衬底核的角部的区域，管芯附接区包括用于附接集成电路管芯的导电端子的导电焊盘；位于衬底核上方的至少一层介电层；以及形成为与衬底核的角部相邻并且位于管芯附接区之外的区域中的至少一个保护环，所述至少一个保护环包括位于介电层上方的第一迹线，所述第一迹线具有从衬底核的角部向两个方向延伸并且平行衬底核边缘的矩形部分；位于介电层下方并且与第一迹线对应设置的第二迹线；以及延伸穿过介电层并且连接第一迹线和第二迹线的至少一个通孔；其中第一迹线、至少一个通孔和第二迹线形成垂直的通孔堆叠件。
在进一步的实施例中，在以上装置中，所述至少一个保护环的最里面的部分与管芯附接区间隔至少0.1mm的距离。在另一个实施例中，在以上装置中，所述至少一个保护环的最里面的部分与管芯附接区间隔在0.1mm和0.8mm之间的距离。
在另外的实施例中，以上装置进一步包括：第二保护环，形成在衬底核上的至少一个角部并且形成在所述至少一个保护环之外的区域中。在又进一步的实施例中，以上装置包括位于衬底核的管芯侧表面上方并且位于至少一层介电层下方的第二介电层。在又进一步的实施例中，在以上装置中，至少一个保护环进一步包括延伸穿过第二介电层的第二通孔，以及位于第二介电层下方并且与第一迹线对应设置的第三迹线，其中至少一个保护环形成包含第一迹线、所述至少一个通孔、第二迹线、第二通孔和第三迹线的双通孔堆叠件。在又进一步的实施例中，所述至少一个保护环平行于衬底的边缘从衬底核的角部开始延伸一定距离，该距离小于管芯附接区中经过两个导电焊盘所需的距离。
在另一个实施例中，在以上装置中，至少一个保护环平行于衬底的边缘从衬底核的角部开始延伸一定距离，该距离大于管芯附接区中经过三个导电焊盘所需的距离。在另一个实施例中，在以上装置中，至少一层介电层包括有机累积层。在进一步的实施例中，在以上装置中，衬底核进一步包括玻璃纤维加强树脂。在又一个实施例中，在以上装置中，所述至少一个保护环的第一迹线和第二迹线包括铜或者铜合金。
在可选的实施例中，一种装置包括衬底核，衬底核具有集成电路管芯附接到管芯侧表面上的管芯附接区，以及管芯附接区之外的区域，该管芯附接区之外的区域包括衬底核的角部，管芯附接区包括用于附接集成电路管芯的导电端子的导电焊盘；集成电路具有以倒装芯片布置方式附接到衬底核的管芯附接区的导电端子，导电端子设置在相对应的焊盘上；形成为与衬底核的角部相邻和管芯附接区之外的区域的至少一个保护环，该至少一个保护环包括：位于介电层上方的第一迹线，第一迹线具有从衬底核的角部向两个方向延伸的矩形部分并且每一矩形部分布置为平行于衬底核的边缘；位于介电层下方并且形成为对应于第一迹线的第二迹线；以及延伸穿过介电层并且连接第一迹线和第二迹线的至少一个通孔；其中第一迹线、至少一个通孔和第二迹线形成垂直的通孔堆叠件。
在又一个实施例中，以上装置进一步包括：形成在衬底核的至少一个角部并且形成在至少一个保护环之外的区域中的第二保护环。在又一个实施例中，以上装置进一步包括位于衬底核的管芯侧表面上方并且位于至少一层介电层下方的第二介电层，其中至少一个保护环进一步包括延伸穿过第二介电层的第二通孔，以及位于第二介电层下方并且对应于第一迹线布置的第三迹线，其中至少一个保护环形成包括第一迹线、所述至少一个通孔、第二迹线、第二通孔和第三迹线的双通孔堆叠件。在又一个实施例中，在以上装置中，至少一个保护环平行于衬底的边缘从衬底核的角部开始延伸一定距离，该距离小于集成电路上经过两个导电端子所需的距离。在进一步的实施例中，至少一个保护环平行于衬底的边缘从衬底核的角部开始延伸一定距离，该距离大于集成电路上经过三个导电端子所需的距离。
在另一个实施例中，一种方法包括提供衬底核，该衬底核具有位于管芯面上用于接纳集成电路的管芯附接区和管芯附接区之外的区域，该管芯附接区之外的区域包括衬底核的角部；在衬底核上方形成至少一个介电层；通过以下方式在管芯附接区之外的衬底核的至少一个角部中形成至少一个保护环形成：在衬底核的管芯侧表面上方形成第一迹线，形成延伸穿过至少一层介电层的第一通孔，形成位于至少一层介电层下方的第二迹线，使得第一迹线、第一通孔和第二迹线形成垂直的堆叠件；其中保护环形成从衬底核的角部向两个方向延伸并且平行于衬底核的边缘形成的矩形形状。
在另一个实施例中，在以上方法中，该方法包括：在衬底核和第一介电层之间形成第二介电层；其中形成至少一个保护环进一步包括：在第二介电层下方形成第三迹线，以及形成延伸穿过第二介电层的第二通孔，并且保护环形成包括第一迹线、第一通孔、第二迹线、第二通孔和第三迹线的垂直堆叠件。
在进一步的实施例中，以上方法包括：在至少一个保护环外的衬底核的至少一个角部中形成第二保护环。在又一个实施例中，在以上方法中，至少一个保护环的最里面的部分和集成电路的外部边缘之间的间距为至少0.1毫米。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的构思和范围的情况下，进行各种改变、替换和更改。例如，不同的材料可以用于导体、保护环、导电端子、累积层，或者不同的形成方法可以用于各种材料层。这些器件、步骤和材料可以变化但是仍然保留在所附权利要求的范围内。
而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明应很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (20)

1.一种用于具有保护环的倒装芯片衬底的装置，包括：
衬底核，具有用于将集成电路管芯附接到所述衬底核的管芯侧表面上的管芯附接区以及包括所述衬底核的角部的管芯附接区之外的区域，所述管芯附接区包括用于附接所述集成电路管芯的导电端子的导电焊盘；
至少一层介电层，位于所述衬底核上方；以及
至少一个保护环，形成为与所述衬底核的角部相邻并位于所述管芯附接区之外的区域中，所述至少一个保护环包括：
第一迹线，位于所述介电层上方，所述第一迹线层具有从所述衬底核的角部向两个方向延伸并且平行于所述衬底核的外部边缘的矩形部分；
第二迹线，位于所述介电层下方并且对应于所述第一迹线形成；以及
至少一个通孔，延伸穿过所述介电层并且连接所述第一迹线和所述第二迹线；
其中，所述第一迹线、所述至少一个通孔和所述第二迹线形成单通孔堆叠件。
2.根据权利要求1所述的用于具有保护环的倒装芯片衬底的装置，其中，所述至少一个保护环的最里面的部分与所述管芯附接区间隔至少0.1mm的距离。
3.根据权利要求1所述的用于具有保护环的倒装芯片衬底的装置，其中，所述至少一个保护环的最里面的部分与所述管芯附接区间隔介于0.1mm和0.8mm之间的距离。
4.根据权利要求1所述的用于具有保护环的倒装芯片衬底的装置，进一步包括：第二保护环，形成在所述至少一个保护环之外的区域中的所述衬底核上。
5.根据权利要求1所述的用于具有保护环的倒装芯片衬底的装置，进一步包括：第二介电层，位于所述衬底核的管芯侧表面上方并且位于所述至少一层介电层下方。
6.根据权利要求5所述的用于具有保护环的倒装芯片衬底的装置，其中，所述至少一个保护环进一步包括：
延伸穿过所述第二介电层的第二通孔以及位于所述第二介电层下方并对应于所述第一迹线布置的第三迹线，所述至少一个保护环形成包括所述第一迹线、所述至少一个通孔、所述第二迹线、所述第二通孔和所述第三迹线的双通孔堆叠件。
7.根据权利要求1所述的用于具有保护环的倒装芯片衬底的装置，其中，所述至少一个保护环平行于所述衬底核的边缘从所述衬底核的角部开始延伸一定距离，该距离小于所述管芯附接区中经过至少两个导电焊盘所需的距离。
8.根据权利要求1所述的用于具有保护环的倒装芯片衬底的装置，其中，所述至少一个保护环平行于所述衬底核的边缘从所述衬底核的角部开始延伸一定距离，该距离大于所述管芯附接区中经过至少三个导电焊盘所需的距离。
9.根据权利要求1所述的用于具有保护环的倒装芯片衬底的装置，其中，所述至少一层介电层包括有机累积层。
10.根据权利要求1所述的用于具有保护环的倒装芯片衬底的装置，其中，所述衬底核进一步包括玻璃纤维加强树脂。
11.根据权利要求1所述的用于具有保护环的倒装芯片衬底的装置，其中，所述至少一个保护环的第一迹线和第二迹线包括铜或者铜合金。
12.一种用于具有保护环的倒装芯片衬底的装置，包括：
衬底核，具有用于将集成电路管芯附接到所述衬底核的管芯侧表面上的管芯附接区以及包括所述衬底核的角部的管芯附接区之外的区域，所述管芯附接区包括用于附接所述集成电路管芯的导电端子的导电焊盘；
集成电路，具有以倒装芯片布置方式附接到所述衬底核的管芯附接区的导电端子，所述导电端子设置在对应的导电焊盘上；以及
至少一个保护环，形成为与所述衬底核的角部相邻并且位于所述管芯附接区之外的区域中，所述至少一个保护环包括：
第一迹线，位于第一介电层上方，所述第一迹线具有从所述衬底核的角部向两个方向延伸的矩形部分，每一矩形部分都被布置为平行于所述衬底核的边缘；
第二迹线，位于所述介电层下方并且对应于所述第一迹线形成；以及
至少一个通孔，延伸穿过所述第一介电层并且连接所述第一迹线和所述第二迹线；
其中，所述第一迹线、所述至少一个通孔和所述第二迹线形成单通孔堆叠件。
13.根据权利要求12所述的用于具有保护环的倒装芯片衬底的装置，进一步包括：第二保护环，形成在所述至少一个保护环之外的区域中的所述衬底核上。
14.根据权利要求12所述的用于具有保护环的倒装芯片衬底的装置，进一步包括：位于所述衬底核的所述管芯侧表面上方和所述第一介电层下方的第二介电层，所述至少一个保护环进一步包括延伸穿过所述第二介电层的第二通孔和位于所述第二介电层下方并且对应于所述第一迹线布置的第三迹线，其中，所述至少一个保护环形成包括所述第一迹线、所述至少一个通孔、所述第二迹线、所述第二通孔和所述第三迹线的双通孔堆叠件。
15.根据权利要求12所述的用于具有保护环的倒装芯片衬底的装置，其中，所述至少一个保护环平行于所述衬底核的外部边缘从所述衬底核的角部开始延伸一定距离，该距离小于集成电路上经过不多于两个导电端子所需的距离。
16.根据权利要求12所述的用于具有保护环的倒装芯片衬底的装置，其中，所述至少一个保护环平行于所述衬底核的外部边缘从所述衬底核的角部开始延伸一定距离，该距离大于集成电路上经过至少三个导电端子所需的距离。
17.一种用于具有保护环的倒装芯片衬底的方法，包括：
提供衬底核，所述衬底核具有所述衬底核的管芯侧表面上用于接纳集成电路的管芯附接区以及包括所述衬底核的角部的管芯附接区之外的区域；
在所述衬底核上方形成至少一层介电层；以及
通过以下方式在所述管芯附接区之外的所述衬底核的至少一个角部中形成至少一个保护环：在所述衬底核的管芯侧表面上方形成第一迹线、形成延伸穿过所述至少一层介电层的第一通孔以及形成位于所述至少一层介电层下方的第二迹线，使得所述第一迹线、所述第一通孔和所述第二迹线形成单通孔堆叠件；
其中，所述保护环形成从所述衬底核的至少一个角部向两个方向延伸的矩形部分，并且每一矩形部分都形成为与所述衬底核的边缘平行。
18.根据权利要求17所述的用于具有保护环的倒装芯片衬底的方法，进一步包括：
在所述衬底核的管芯侧表面和所述至少一层介电层之间形成第二介电层；
其中，形成所述至少一个保护环进一步包括：形成位于所述第二介电层下方的第三迹线以及形成延伸穿过所述第二介电层的第二通孔，并且所述保护环形成包括所述第一迹线、所述第一通孔、所述第二迹线、所述第二通孔和所述第三迹线的双通孔堆叠件。
19.根据权利要求17所述的用于具有保护环的倒装芯片衬底的方法，进一步包括：在所述至少一个保护环之外的所述衬底核的所述至少一个角部中形成第二保护环。
20.根据权利要求17所述的用于具有保护环的倒装芯片衬底的方法，其中，所述至少一个保护环的最里面的部分和所述集成电路的外部边缘之间的间距为至少0.1毫米。
CN201310109864.2A 2012-11-07 2013-03-29 用于具有保护环的倒装芯片衬底的方法和装置 Active CN103811428B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/671,284 2012-11-07
US13/671,284 US8772950B2 (en) 2012-11-07 2012-11-07 Methods and apparatus for flip chip substrate with guard rings outside of a die attach region

Publications (2)

Publication Number Publication Date
CN103811428A CN103811428A (zh) 2014-05-21
CN103811428B true CN103811428B (zh) 2017-03-01

Family

ID=50621617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310109864.2A Active CN103811428B (zh) 2012-11-07 2013-03-29 用于具有保护环的倒装芯片衬底的方法和装置

Country Status (2)

Country Link
US (1) US8772950B2 (zh)
CN (1) CN103811428B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093563B2 (en) * 2013-07-11 2015-07-28 International Business Machines Corporation Electronic module assembly with patterned adhesive array
US9437577B2 (en) * 2014-05-09 2016-09-06 Mediatek Inc. Package on package structure with pillar bump pins and related method thereof
KR20160000293A (ko) * 2014-06-24 2016-01-04 삼성전자주식회사 탭 핀에 타이바가 없는 반도체 모듈
JP6183811B2 (ja) * 2014-06-30 2017-08-23 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 接合構造体および無線通信装置
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
CN108493117B (zh) * 2018-03-13 2020-12-29 电子科技大学 一种抑制封装基板焊盘表面导电银胶扩散的表面修饰方法
US10834839B1 (en) * 2019-08-27 2020-11-10 International Business Machines Corporation Barrier for hybrid socket movement reduction
US11469149B2 (en) * 2019-11-15 2022-10-11 Semtech Corporation Semiconductor device and method of forming mold degating structure for pre-molded substrate
JP2021177515A (ja) * 2020-05-07 2021-11-11 富士通株式会社 基板ユニット
US11309242B2 (en) * 2020-06-29 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package component, semiconductor package and manufacturing method thereof
CN112654133B (zh) * 2020-10-29 2022-04-12 东莞市东华鑫达精密电路有限公司 一种稳定的印刷线路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1866504A (zh) * 2005-05-17 2006-11-22 矽品精密工业股份有限公司 半导体装置及其制法
CN101031612A (zh) * 2004-09-28 2007-09-05 英特尔公司 减少潜在于半导体器件中的限制焊球金属化分层和破裂的底部填充材料
CN101958260A (zh) * 2009-07-13 2011-01-26 国际商业机器公司 用于改进无引线c4互连可靠性的结构和方法
CN102456650A (zh) * 2010-10-21 2012-05-16 台湾积体电路制造股份有限公司 半导体基板的导电结构以及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
US6094144A (en) * 1998-10-15 2000-07-25 Intel Corporation Method and apparatus for early detection of reliability degradation of electronic devices
US6734567B2 (en) * 2002-08-23 2004-05-11 Texas Instruments Incorporated Flip-chip device strengthened by substrate metal ring
US6806168B2 (en) * 2002-11-27 2004-10-19 Intel Corporation Healing of micro-cracks in an on-chip dielectric
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
US7276440B2 (en) * 2003-12-12 2007-10-02 Chartered Semiconductor Manufacturing Ltd. Method of fabrication of a die oxide ring
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
JP4577687B2 (ja) * 2005-03-17 2010-11-10 エルピーダメモリ株式会社 半導体装置
US7646087B2 (en) * 2005-04-18 2010-01-12 Mediatek Inc. Multiple-dies semiconductor device with redistributed layer pads
WO2007013367A1 (ja) * 2005-07-25 2007-02-01 Matsushita Electric Industrial Co., Ltd. 半導体素子及び電気機器
JP2007184449A (ja) * 2006-01-10 2007-07-19 Renesas Technology Corp 半導体装置及びその製造方法
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
JP4949733B2 (ja) * 2006-05-11 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置
JP2011501473A (ja) * 2007-10-26 2011-01-06 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 多層チップキャリアおよび製造方法
JP6053256B2 (ja) * 2011-03-25 2016-12-27 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体チップ及びその製造方法、並びに半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101031612A (zh) * 2004-09-28 2007-09-05 英特尔公司 减少潜在于半导体器件中的限制焊球金属化分层和破裂的底部填充材料
CN1866504A (zh) * 2005-05-17 2006-11-22 矽品精密工业股份有限公司 半导体装置及其制法
CN101958260A (zh) * 2009-07-13 2011-01-26 国际商业机器公司 用于改进无引线c4互连可靠性的结构和方法
CN102456650A (zh) * 2010-10-21 2012-05-16 台湾积体电路制造股份有限公司 半导体基板的导电结构以及其制造方法

Also Published As

Publication number Publication date
CN103811428A (zh) 2014-05-21
US8772950B2 (en) 2014-07-08
US20140124947A1 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
CN103811428B (zh) 用于具有保护环的倒装芯片衬底的方法和装置
US10304890B2 (en) Electronic device package and fabricating method thereof
US20240332159A1 (en) Semiconductor package and manufacturing method thereof
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
KR100692441B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US8053349B2 (en) BGA package with traces for plating pads under the chip
CN104882417B (zh) 集成无源倒装芯片封装
US9030019B2 (en) Semiconductor device and method of manufacture thereof
JP5352146B2 (ja) 半導体装置
US10672730B2 (en) Semiconductor package having reduced internal power pad pitch
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
KR20130006260A (ko) 혁신적인 범프-온-트레이스 패키지-온-패키지
US20110001230A1 (en) Systems and Methods of Improved Heat Dissipation with Variable Pitch Grid Array Packaging
JP2011517069A (ja) 高密度コンタクトを有するリードレス集積回路パッケージ
KR20090071365A (ko) 반도체 소자 및 희생적 캐리어를 이용한 반도체 소자 제조 방법
CN109979923A (zh) 扇出型半导体封装件
CN103201836A (zh) 具有面阵单元连接体的可堆叠模塑微电子封装
CN101582395B (zh) 布线基板
KR20060079754A (ko) 반도체 패키지용 칩 패드가 라우트된 리드 프레임
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
CN104835745B (zh) 封装集成电路的方法
KR20140064618A (ko) 반도체 장치 및 그 제조방법
KR20080106858A (ko) 반도체 패키지
US9153530B2 (en) Thermal enhanced high density flip chip package
KR100826989B1 (ko) 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant