KR20090071365A - 반도체 소자 및 희생적 캐리어를 이용한 반도체 소자 제조 방법 - Google Patents

반도체 소자 및 희생적 캐리어를 이용한 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20090071365A
KR20090071365A KR1020080115303A KR20080115303A KR20090071365A KR 20090071365 A KR20090071365 A KR 20090071365A KR 1020080115303 A KR1020080115303 A KR 1020080115303A KR 20080115303 A KR20080115303 A KR 20080115303A KR 20090071365 A KR20090071365 A KR 20090071365A
Authority
KR
South Korea
Prior art keywords
conductive layer
contact pads
forming
insulating layer
semiconductor
Prior art date
Application number
KR1020080115303A
Other languages
English (en)
Other versions
KR101533459B1 (ko
Inventor
심일권
야오지안 린
생 구안 초우
Original Assignee
스태츠 칩팩, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩, 엘티디. filed Critical 스태츠 칩팩, 엘티디.
Publication of KR20090071365A publication Critical patent/KR20090071365A/ko
Application granted granted Critical
Publication of KR101533459B1 publication Critical patent/KR101533459B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

희생적 캐리어상에 접촉 패드들을 형성함으로써 반도체 소자가 제조된다. 그 접촉 패드들은 필라상에 형성될 수 있다. 반도체 다이가 솔더 범프 또는 와이어 본드들로 접촉 패드들에 전기적으로 연결되도록 장착된다. 반도체 다이는 몰딩 화합물로 캡슐화된다. 희생적 캐리어가 제거된다. 백사이드 상호접속 구조체는 접촉 패드들에 전기적으로 연결되도록 몰딩 화합물 위에 형성되는 제 1 도전층을 갖는다. 제 1 절연층이 제 1 도전층 위에 형성된다. 제 1 절연층의 일부가 제거되어 제 1 도전층을 노출시킨다. 솔더 재료가 제 1 도전층과 전기적 접촉관계로 융착된다. 솔더 재료는 리플로어되어 솔더 범프를 형성한다. 와이어 본드가 접촉 패드들에 전기적으로 연결된다. 프론트-사이드 상호접속 구조체가 몰딩 화합물을 관통하여 접촉 패드들에 형성될 수 있다.
Figure P1020080115303
반도체 패키지, 반도체 소자, 몰딩 화합물, 상호접속 구조체, 솔더 범프, 솔더 볼, 솔더 재료, 와이어 본드

Description

반도체 소자 및 희생적 캐리어를 이용한 반도체 소자 제조 방법{Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier}
본 발명은 일반적으로 반도체 소자, 특히 반도체 소자 및 희생적 캐리어를 이용한 반도체 소자 제조 방법에 관한 것이다.
반도체 소자들은 오락, 통신, 네트워크, 컴퓨터, 그리고 가정용 마켓 분야 제품들에서 발견된다. 반도체 소자들은 또한 군사, 우주 항공, 자동차, 산업용 콘트롤러 및 사무용 장비에서 발견된다. 반도체 소자들은 이들 응용 분야들 각각에 필요한 다양한 전기적 기능들을 수행한다.
반도체 소자들의 제조는 다수 다이를 갖는 하나의 웨이퍼 형성을 포함한다. 각 반도체 다이는 수백 내지 수천의 트랜지스터, 다양한 전기적 기능을 수행하는 다른 액티브 및 패시브 장치들을 포함한다. 주어진 하나의 웨이퍼에 대해서, 그 웨이퍼로부터의 각 다이는 전형적으로 동일한 적기적 기능을 수행한다. 프론트-엔드(front-end) 제조는 일반적으로 웨이퍼 상에 반도체 소자를 형성하는 것을 의미한다. 최종 웨이퍼는 트랜지스터 및 다른 액티브 및 패시브 부품들을 포함하는 액 티브 사이드(active side)를 갖는다. 백-엔드(back-end) 제조는 최종 웨이퍼를 개별적인 다이로 컷팅 또는 싱귤레이팅(singulating)하고 구조적 지지 및/또는 환경적 분리를 위해서 패키징하는 것을 의미한다.
반도체 제조의 한 가지 목표는 신속하고, 신뢰성 있으며, 소형이고 보다 고 밀도의 직접 회로(IC)에 적절한 패키지를 저렴한 비용으로 생산하는 것이다. 플립 칩 패키지(flip chip package) 또는 웨이퍼 수준 칩 스케일 패키지(wafer level chip scale package)(WLCSP)는 고속, 고밀도 그리고 큰 핀 수(count)를 요망하는 IC에 이상적으로 적합하다. 플립 칩 스타일 패키징은 다이의 액티브 사이드를 칩 캐리어 기판 또는 프린트 회로 기판(PCB)를 향해 아래로 접하도록 장착시키는 것을 포함한다. 다이상의 액티브 장치들과 캐리어 기판 상의 도전 트랙들 사이의 전기적 및 기계적 상호접속은 다수의 도전성 솔더 범프 또는 볼들을 포함하는 하나의 솔더 범프 구조체를 통해서 달성된다. 그 솔더 범프들은 반도체 기판에 위치된 접촉 패드상에 융착된 솔더 재료에 인가되는 리플로오(reflow) 공정에 의해 형성된다. 이어서 그 솔더 범프들은 캐리어 기판에 솔더된다. 플립 칩 반도체 패키지는, 신호 전파를 감소시키고, 보다 낮은 캐패시턴스 및 전반적으로 양호한 회로 성능을 달성하기 위해서, 다이상의 액티브 장치로부터 캐리어 기판까지의 짧은 전기 도전 경로를 제공한다.
많은 응용에서, WLCSP들을 적층하는 것이 요구된다. 적절한 전기적 상호접속이 와전한 장치 집적을 위해 제공되어야 한다. 그 상호접속은 전형적으로 리디스트리뷰션 층(redistributuion layer, RDL)들과, 다른 도전라인들 및 트랙들의 형 성을 포함한다. 이들 금속 라인들은 에칭 공정 때문에 제한된 피치 및 라인 스페이싱(line spacing)을 갖는다. 상호접속 구조체 형성은 후속의 캡슐화 및 또다른 RDL 빌드-업 공정들을 위해서 다이를 웨이퍼 캐리어에 부착시키는데 높은 정도의 얼라인먼트(alignment) 정확도를 필요로 한다.
상호접속 얼라인먼트 요건들을 만족시키는 WLCSP에 대한 상호접속 구조체 형성에 대한 필요성이 존재한다.
하나의 실시예에서, 본 발명은, 희생적 캐리어를 제공하는 단계, 상기 희생적 캐리어상에 다수 접촉 패드들을 형성하는 단계, 상기 접촉 패드들에 전기적으로 접촉되도록 제 1 반도체 다이를 장착시키는 단계, 몰딩 화합물로 상기 반도체 다이를 캡슐화시키는 단계, 희생적 캐리어를 제거시키는 단계, 몰딩 화합물 위에 제 1 도전층을 형성하여 접촉 패드들에 전기적으로 연결시키는 단계, 상기 제 1 도전층 위에 제 1 절연층을 형성하는 단계, 상기 제 1 절연층의 일부를 제거하여 제 1도전층을 노출시키는 단계, 상기 제 1 도전층과 전기적 접촉 관계로 솔더 재료를 융착시키는 단계, 그리고 상기 솔더 재료를 리플로어시키어 솔더 범프를 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.
다른 하나의 실시예에서, 본 발명은, 희생적 캐리어를 제공하는 단계, 상기 희생적 캐리어상에 다수 접촉 패드들을 형성하는 단계, 상기 접촉 패드들에 전기적으로 접촉되도록 제 1 반도체 다이를 장착시키는 단계, 몰딩 화합물로 상기 반도체 다이를 캡슐화시키는 단계, 몰딩 화합물 위에 제 1 도전층을 형성하여 접촉 패드들에 전기적으로 연결시키는 단계, 상기 제 1 도전층 위에 제 1 절연층을 형성하는 단계, 그리고 상기 제 1 절연층의 일부를 제거하여 제 1 도전층을 노출시키는 단계 를 포함하는 반도체 소자 제조 방법을 제공한다.
다른 하나의 실시예에서, 본 발명은, 희생적 캐리어를 제공하는 단계, 상기 희생적 캐리어상에 다수 접촉 패드들을 형성하는 단계, 상기 접촉 패드들에 전기적으로 접촉되도록 제 1 반도체 다이를 장착시키는 단계, 몰딩 화합물로 상기 반도체 다이를 캡슐화시키는 단계, 그리고 몰딩 화합물 위에 제 1 상호접속 구조체를 형성하여 접촉 패드들에 전기적으로 연결시키는 단계를 포함하는 반도체 패키지 제조 방법을 제공한다.
반도체 소자는 더미 또는 희생적 캐리어로서 구리 쉬트를 사용한다. 다수 웨퍼블(wettable) 접촉 패드들이 희생적 캐리어상에 패턴화된다. 개개의 반도체 다이가 희생적 캐리어상에 장착되고, 접촉 패드에 전기적으로 연결된다. 반도체 다이 및 접촉 패드가 몰딩 화합물로 캡슐화된다. 희생적 캐리어가 제거되어 접촉 패드를 노출시킨다. 상호접속 빌드-업층이 접촉 패드상에 형성된다. 웨터블 접촉 패드가 희생적 금속 캐리어상에 선택적으로 도금되어 반도체 다이의 전기적 기능에 따라서 전기적 상호접속에 대한 본딩 패드 위치의 매우 정확한 배열을 제공한다. 희생적 캐리어상에 접촉 패드를 형성함으로써, 나중에 형성되는 필수적인 상호접속 구조체에 대한 정확한 위치 및 배열을 달성할 수 있다. 따라서, 반도체 패키지는 보다 큰 상호접속 밀도 및 개개 트래이스에 대한 보다 낮은 라인 피치를 갖는다.
본 발명은 유사한 번호가 동일 또는 유사한 성분들을 나타내는 도면들을 참 조하는 다음의 설명에 있는 하나 이상의 실시예들에서 기술될 것이다. 본 발명이 본 발명의 목적을 달성하기 위한 최선 모드 관점에서 기술되지만, 당업자는 첨부된 청구범위와 다음의 설명 및 도면에 의해 지지되는 그들의 균등물에 의해 한정되는 본 발명의 정신 및 범위내에 포함되는 변형, 변화 및 치환물을 커버하는 의도라는 것을 이해할 것이다.
반도체 소자들의 제조는 다수 다이를 갖는 웨이퍼 형성을 포함한다. 각 다이는 수백 내지 수천의 트랜지스터 및 하나 이상의 전기적 기능들을 수행하는 다른 액티브 및 패시브 장치들을 포함한다. 주어진 하나의 웨이퍼에 대해서, 그 웨이퍼로부터의 각 다이는 동일한 전기적 기능을 수행한다. 프론트-엔드(front-end) 제조는 일반적으로 웨이퍼 상에 반도체 소자를 형성하는 것을 의미한다. 최종 웨이퍼는 트랜지스터 및 다른 액티브 및 패시브 장치들을 포함하는 액티브 사이드를 갖는다. 백-엔드(back-end) 제조는 최종 웨이퍼를 개별적인 다이로 컷팅 및 싱귤레이팅(singulating)하고 구조적 지지 및/또는 환경적 분리를 위해서 패키징하는 것을 의미한다.
반도체 웨이퍼는 일반적으로 그곳에 놓이는 반도체 소자를 갖는 액티브 표면과, 실리콘과 같은 벌크(bulk) 반도체 재료로 형성된 백사이드 표면을 갖는다. 그 액티브 사이드 표면은 다수 반도체 다이를 포함한다. 그 액티브 표면은 적층, 패터닝, 도핑 및 열처리를 포함하는 다수 반도체 공정들에 의해 형성된다. 그 적층 공정에서, 반도체 재료는 열적 산화, 질화, 화학적 증착, 증발 및 스퍼터링을 포함하는 기술들에 의해 기판상에서 성장되거나 또는 융착된다. 포토리소그래 피(phtolithograpy)는 표면 영역을 마스킹하고 바람직하지 않은 재료를 에칭제거하여 특수한 구조를 형성하는 것을 포함한다. 도핑 공정은 도펀트(dopant) 재료 농축물을 열확산 또는 이온 주입에 의해 주입한다.
플립 칩 반도체 패키지(flip chip semiconductor package) 또는 웨이퍼 수준 패키지(wafer level package, WLP)는 통상적으로 고속, 고밀도 및 큰 핀(pin) 수를 요구하는 집적 회로(IC)에 일반적으로 사용된다. 플립 칩 스타일 반도체 소자(10)는 도 1에 되시된 바와 같이, 다이(14)의 액티브 영역(12)을 칩 캐리어 기판 또는 프린트 회로 보드(16)(PCB)를 향하여 아래로 접하도록 장착시키는 것을 포함한다. 그 액티브 영역(12)은 다이의 전기적 설계에 따른 액티브 및 패시브 장치들, 도전 층들 및 절연 층들을 포함한다. 아날로그 회로들이 액티브 영역(12)내에 형성된 하나 이상의 패시브 장치의 조합에 의해 생성되고 전기적으로 상호접속될 수 있다. 예를 들면, 하나의 아날로그 회로는 액티브 영역(12)내에 형성된 하나 이상의 인덕터, 캐패시터 그리고 레지스터를 포함할 수 있다. 전기적 및 기계적 상호 접속들이 다수의 개별적인 도전성 솔더 범프들 또는 볼(22)들을 포함하는 솔더 범프 구조체(20)를 통해서 달성된다. 솔더 범프들은 액티브 영역(12)상에 놓인 범프 패드들 또는 상호접속 사이트(24)상에 형성된다. 범프 패드(24)들은 액티브 영역(12)의 도전 트랙들에 의해 액티브 회로에 연결된다. 솔더 범프(22)들은 솔더 리플로우(reflow) 공정에 의해 캐리어 기판(16)상의 접촉 패드 또는 상호접속 사이트(26)에 전기적 또는 기계적으로 연결된다. 신호 전파를 감소시키고, 캐패시턴스를 낮추고, 전반적으로 양호한 회로 성능을 달성하기 위해서 플립 칩 반도체 소자는 다 이(14)상의 액티브 장치로부터 캐리어 기판(16)의 도전 트랙까지의 짧은 전기 도전 통로를 제공한다.
반도체 소자(10)에 따른 반도체 패키지 형성에 대한 상세한 사항이 도 2a-2f에 도시되었다. 도 2a에서, 더미 또는 희생적 캐리어(dummy or sacrificial carrier)(30)가 도시되었다. 금속 캐리어(30)는 구리(Cu), 알루미늄(Al), 또는 다른 스티프(stiff) 재료로 이루어진다. 캐리어(30)는 또한 신축성있는 테이프일 수 있다. 포토레지스트층(32)이 금속 캐리어(30)상에 융착된다. 다수 개구들이 선택적인 도금을 위한 영역을 한정하기 위해서 포토 태터닝 공정에 의해 형성된다. 이어서 접촉 패드들(34)이 포토레지스트 한정 개구영역들상에 선택적으로 도금된다. 접촉 패드들(34)은 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au) 또는 은(Ag)로 이루어질 수 있다. 금속 캐리어(30)는 지지 부재, 그리고 금속 캐리어상에 웨터블(wettable) 금속 접촉 패드(34)를 형성하기 위해서 전해도금용 도금 전류 통로역할을 한다. 포토레지스트(32)의 일부 또는 전부가 레시스트 스트리퍼(stripper)에 의해 제거된다. 또한, 포토레지스트층(32)이 접촉 패드들(34)사이에 잔류할 수 있다.
도 2b에서, 반도체 다이들(36, 40)이 솔더 범프들(38, 42)로 금속 캐리어(30)상의 접촉 패드(34)에 장착된다. 또한 개별적인 부품들 또는 다른 반도체 패키지들이 반도체 다이들(36, 40) 아래에 형성될 수 있다. 몰딩 화합물(44)이 다이, 상호접속체 및 접촉 패드들을 캡슐화하기 위해서 반도체 다이들(36, 40) 주위에 형성된다. 금속 캐리어는 도 2c에 도시된 바와 같이, 접촉 패드(34)를 노출시키도록 에칭 공정에 의해 제거된다.
도 2d에서, 반도체 다이는 전도되어 접촉 패드(34)가 위로 향하도록 구성된다. 선택적인 공정 캐리어(50)가 패키지를 지지하도록 부착층(48)을 사용하여 반도체 다이 백사이드에 장착된다. 부착층은 전형적으로 적어도 150℃의 유리 전이 온도(glass transition temperature, Tg)를 갖는 열적 또는 자외선 방출성 임시 부착물로 이루어질 수 있다. 도전층(46)은 부착층을 이용하여 티타늄(Ti)과 같은 표면상에 스퍼터 및 패터닝, 또는 선택적으로 도금된다. 도전층(46)은 Cu, Al, Au 또는 그들의 합금으로 이루어진다. 도전층(46)은 반도체 다이들(36, 40)의 전기적 기능과 상호접속 요건들에 따라서 접촉 패드(34)에 전기적으로 접속된다.
도 2e에서, 절연층(51)이 몰딩 화합물(44) 및 도전층(46) 위에 형성된다. 절연층(51)은 200℃미만의 낮은 경화 온도를 갖는 감광성 폴리머 재료 또는 다른 절연 재료의 싱글 또는 멀티플 층들로 이루어진다. 절연층(51)의 일부가 포토 패터닝 또는 화학적 에칭과 같은 에칭 공정에 의해 제거되어 개구를 형성하고 도전층(46)을 노출시킨다. 도전층(52)이 도전층(46)과 전기적으로 접속하기 위해 절연층(51)위에 형성된다. 절연층(54)이 도전층(52)과 절연층(51) 위에 형성된다. 절연층(54)은 200℃미만의 낮은 경화 온도를 갖는 감광성 폴리머 재료 또는 다른 절연 재료의 싱글 또는 멀티플 층들로 이루어진다. 절연층(54)의 일부가 포토 패터닝 또는 화학적 에칭과 같은 에칭 공정에 의해 제거되어 개구를 형성하고 도전층(52)을 노출시킨다. 도전층들(46, 52) 및 절연층들(51, 54)이 패키지 외부뿐 아니라 반도체 다이들(36, 40) 사이의 전기적 신호들을 루팅하는 상호접속 구조체의 일부를 이룬다. 추가적인 절연층 및 도전층들이 상호접속 구조체에 사용될 수 있다.
도 2f에서, 전기적 도전 솔더 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 트린팅 공정을 통해서 도전층(52)위에 융착된다. 그 솔더 재료는 주석(Sn), 납(Pb), 니켈(Ni), 금(Au), 은(Ag), 구리(Cu), 비스무트(Bi) 및 그들의 합금과 같은 어떤 금속 또는 전기적 도전재료일 수 있다. 그 솔더 재료는 구형 볼 또는 범프(56)를 형성하도록 도전 재료를 그것의 융점 이상으로 가열하여 리플로우(reflow)된다. 일부 응용에서, 솔더 범프(56)는 두 번 리플로우되어 도전층(52)과의 전기적 접촉을 개선시킨다. 추가적인 언더 범프 메탈라이제이션이 솔더 범프(56) 아래에 선택적으로 형성될 수 있다. 상호접속체는 솔더 범프 또는 본드 와이어일 수 있다.
공정 캐리어(50) 및 부착층(48)이 제거된다. 또한, 공정 캐리어(50) 및 부착층(48)이 반도체 소자에 부착된 상태로 잔류하여 열적 소산을 위한 히트 싱크 또는 전자기적 간섭(electromagnetic interference, EMI) 배리어로서 작용할 수 있다.
도 3은 솔더 범프(56)에 전기적으로 연결된 반도체 소자(58)을 구비한 도 2a-2f로부터의 반도체 소자를 도시하고 있다. 또한, 와이어 본드(60)가 도전층(52)에 전기적으로 연결된다. 본드 와이어(62)는 와이어 본드(60)로부터 다른 반도체 소자들 또는 외부 전기적 접속체까지 연장된다. 솔더 범프(55) 및 본드 와이어(62)는 반도체 다이들(36, 40)에 대해서 전기적 상호접속을 제공한다.
반도체 소자 제조의 초기 단계에 대한 다른 실시예가 도 4a-4c에 도시되었다. 도 4a에서, 더미 또는 희생적 금속 캐리어(70)가 도시되었다. 금속 캐리어 또는 포일(70)은 원형 또는 직사각형일 수 있고, 구리(Cu) 또는 알루미늄(Al)으로 이 루어진다. 공정 캐리어(72)가 부착층(74)으로 캐리어(70)에 장착된다. 포토레시스트층(76)이 금속 캐리어(70)상에 융착된다. 다수 개구가 선택적인 도금을 위한 영역들을 한정하는 패터닝 공정에 의해 형성된다. 접촉 패드(78)가 이어서 포토레지스트 한정 영역상에 선택적으로 도금된다. 접촉 패드(78)는 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au) 또는 은(Ag)로 만들어질 수 있다. 금속 캐리어(70)는 지지 부재, 그리고 금속 캐리어상에 웨터블(wettable) 금속 접촉 패드(78)를 형성하기 위해서 전해도금용 도금 전류 통로 역할을 한다. 포토레지스트(76)가 레지스트 스트리퍼(resist stripper)에 의해 제거된다.
도 4b에서, 반도체 다이들(80, 84)이 솔더 범프들(82, 86)로 금속 캐리어(70)상의 접촉 패드(34)에 각각 장착된다. 또한 개별적인 부품들 또는 다른 반도체 패키지들이 접촉 패드(78)에 부착될 수 있다. 선택적인 언더필(underfill) 재료가 반도체 다이들(80, 84) 아래에 형성될 수 있다. 몰딩 화합물(88)이 다이, 상호접속체 및 접촉 패드들을 캡슐화하기 위해서 모든 반도체 다이들(80, 84) 주위에 형성된다. 도 4c에 도시된 바와 같이, 접촉 패드(78)를 노출시키도록 에칭 공정에 의해 공정 캐리어(72) 및 부착재(74)가 먼저 해제되고, 이어서 금속 캐리어(70)가 제거된다.
상호접속 구조체가 이어서 도 2d-2f에 기술된 단계들을 사용하여 형성된다. 더욱이, '46'과 같은 제 1 도전층이 부착층을 이용하여 몰딩 화합물(88)의 표면상에 스퍼터 및 패터닝되거나 또는 선택적으로 도금된다. 제 1 도전층은 반도체 다이들(80, 84)의 전기적 기능과 상호접속 요건들에 따라서 접촉 패드(78)에 전기적으 로 연결된다. '51'과 같은 제 1 절연층이 몰딩 화합물(88) 및 제 1 도전층 위에 형성된다. 제 1 절연층은 200℃미만의 낮은 경화 온도를 갖는 감광성 폴리머 재료 또는 다른 절연 재료의 싱글 또는 멀티플 층들로 이루어질 수 있다. 제 1 절연층의 일부가 에칭 공정에 의해 제거되어 개구를 형성하고 제 1 도전층을 노출시킨다. '52'와 같은 제 2 도전층이 제 1 도전층과 전기적으로 접속하기 위해 제 1 절연층위에 형성된다. '54'와 같은 제 2 절연층이 제 1 도전층과 제 1 절연층 위에 형성된다. 제 2 절연층은 200℃미만의 낮은 경화 온도를 갖는 감광성 폴리머 재료 또는 다른 절연 재료의 싱글 또는 멀티플 층들로 이루어진다. 제 2 절연층의 일부가 에칭 공정에 의해 제거되어 개구를 형성하고 제 2 도전층을 노출시킨다. '56'과 같은 솔더 범프가 노출된 제 2 도전층상에 형성될 수 있다. 제 1 및 제 2 도전층들 및 제 1 및 제 2 절연층들이 패키지 외부뿐 아니라 반도체 다이들(80, 84) 사이의 전기적 신호들을 루팅하는 상호접속 구조체의 일부를 이룬다. 추가적인 절연층 및 도전층들이 상호접속 구조체에 사용될 수 있다.
도 5는 반도체 소자에 대한 하나의 실시예를 도시하고 있다. 접촉 패드(94)가 도 2a에 도시된 바와 같이, 더미 또는 희생적 금속 캐리어를 이용하여 형성된다. 반도체 다이들(90, 98)이 와이어 본드들(96, 100)로 금속 캐리어상의 접촉 패드(94)에 각각 장착된다. 몰딩 화합물(101)이 도 2b와 유사하게, 다이, 와이어 본드 및 접촉 패드들을 캡슐화하도록 반도체 다이들(90, 98)의 모든 주위에 형성된다. 금속 캐리어는 도 2c에 기술된 것과 동일한 방법으로 에칭 공정에 의해 제거되어 접촉 패드(94)를 노출시킨다.
공정 캐리어가 패키지를 지지하기 위해 부착층을 이용하여 반도체 다이 백사이드에 인가된다. 도전층(102)이 부착층을 이용하여 티타늄(Ti)과 같은 몰딩 화합물(101)의 표면상에 선택적으로 도금된다. 도전층(102)이 반도체 다이들(90, 98)의 전기적 기능과 상호접속 요건들에 따라서 접촉 패드(94)에 전기적으로 접속된다.
절연층(103)이 몰딩 화합물(101) 및 도전층(102) 위에 형성된다. 절연층(103)은 절연 특성들을 갖는 재료로 이루어질 수 있다. 절연층(103)의 일부가 에칭 공정에 의해 제거되어 개구를 형성하고 도전층(102)을 노출시킨다. 도전층(104)이 도전층(102)에 전기적 접촉을 하도록 절연층(103) 위에 형성된다. 절연층(106)이 도전층(104) 및 절연층(103) 위에 형성된다. 절연층(106)은 절연특성들을 갖는 재료로 이루어질 수 있다. 절연층(106)의 일부가 에칭 공정에 의해 제거되어 개구를 형성하고 도전층(104)을 노출시킨다. 도전층들(102, 104) 및 절연층들(103, 106)이 패키지 외부뿐 아니라 반도체 다이들(90, 98) 사이의 전기적 신호들을 루팅하는 상호접속 구조체의 일부를 이룬다. 추가적인 절연층 및 도전층들이 상호접속 구조체에 사용될 수 있다.
전기적 도전 솔더 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 트린팅 공정을 통해서 도전층(104)위에 융착된다. 그 솔더 재료는 주석(Sn), 납(Pb), 니켈(Ni), 금(Au), 은(Ag), 구리(Cu), 비스무트(Bi) 및 그들의 합금과 같은 어떤 금속 또는 전기적 도전재료일 수 있다. 그 솔더 재료는 구형 볼 또는 범프(108)를 형성하도록 도전 재료를 그것의 융점 이상으로 가열하여 리플로우(reflow)된다. 일부 응용에서, 솔더 범프(108)는 두 번 리플로우되어 도전 층(104)과의 전기적 접촉을 개선시킨다. 추가적인 언더 범프 메탈라이제이션(under bump metalization)이 솔더 범프(108) 아래에 선택적으로 형성될 수 있다. 상호접속체는 솔더 범프 또는 본드 와이어일 수 있다.
도 6a-6b는 프론트-사이드 및 백사이드 공정 캐리어를 이용하는 반도체 소자에 대한 하나의 실시예를 도시하고 있다. 도 6a에서, 접촉 패드(124)가 도 2a에 도시된 바와 같이, 더미 또는 희생적 금속 캐리어를 이용하여 형성된다. 반도체 다이들(120, 126)이 솔더 범프들(122, 128)로 금속 캐리어상의 접촉 패드(124)에 각각 장착된다. 몰딩 화합물(130)이 도 2b와 유사하게, 다이, 상호접속체 및 접촉 패드들을 캡슐화하도록 반도체 다이들(120, 126)의 주위에 형성된다. 금속 캐리어는 도 2c에 기술된 것과 동일한 방법으로 에칭 공정에 의해 제거되어 접촉 패드(124)를 노출시킨다.
공정 캐리어가 패키지를 지지하기 위해 부착층을 이용하여 반도체 다이 백사이드에 인가된다. 도전층(136)이 부착층을 이용하여 티타늄(Ti)과 같은 몰딩 화합물(130)의 표면상에 선택적으로 도금된다. 도전층(136)이 반도체 다이들(120, 126)의 전기적 기능과 상호접속 요건들에 따라서 접촉 패드(124)에 전기적으로 접속된다.
절연층(138)이 몰딩 화합물(130) 및 도전층(136) 위에 형성된다. 절연층(103)은 절연 특성들을 갖는 재료로 이루어질 수 있다. 절연층(138)의 일부가 에칭 공정에 의해 제거되어 개구를 형성하고 도전층(136)을 노출시킨다. 도전층(140)이 도전층(136)과 전기적으로 접속하기 위해 절연층(138)위에 형성된다. 절연 층(142)이 도전층(140) 및 절연층(138) 위에 형성된다. 절연층(142)은 절연특성을 갖는 재료로 이루어질 수 있다. 절연층(142)의 일부가 에칭 공정에 의해 제거되어 개구를 형성하고 도전층(140)을 노출시킨다. 도전층들(136, 140) 및 절연층들(138, 142)이 패키지 외부뿐 아니라 반도체 다이들(120, 126) 사이의 전기적 신호들을 루팅하는 프론트-사이드 상호접속 구조체의 일부를 이룬다. 추가적인 절연층 및 도전층들이 프론트-사이드 상호접속 구조체에 사용될 수 있다.
프론트-사이드 공정 캐리어(146)가 부착층(144)을 이용하여 도전층(140) 및 절연층(142)에 장착된다. 부착층(144)은 전형적으로 적어도 150℃의 Tg를 갖는 열적 또는 자외선 방출성 임시 부착재로 이루어질 수 있다. 프론트-사이드 공정 캐리어는 신축성 테이프 또는 스티프(stiff) 재료일 수 있다. 백사이드 공정 캐리어가 제거된다. 비어들(vias)이 레이저 드릴닝 또는 딥 반응성 이온 에칭(deep reactive ion etch, DRIE)을 이용하여 몰딩 화합물(130)을 관통하여 형성된다. 그 비어들은 접촉 패드들(124)을 노출시킨다. 도전 재료(148)가 비어들에 융착되고 접촉 패드(124)에 전기적으로 연결된다. 절연층(150)이 도전층(148) 및 몰딩화합물(130) 위에 형성된다. 절연층(150)은 절연특성을 갖는 재료로 이루어질 수 있다. 절연층(150)의 일부가 에칭 공정에 의해 제거되어 개구를 형성하고 도전층(148)을 노출시킨다. 도전층(148) 및 절연층(150)이 패키지 외부뿐 아니라 반도체 다이들(120, 126) 사이의 전기적 신호들을 루팅하는 백사이드 상호접속 구조체의 일부를 이룬다. 추가적인 절연층 및 도전층들이 백사이드 상호접속 구조체에 사용될 수 있다.
도 6b에서, 전기적 도전 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또 는 스크린 프린팅 공정을 통해서 도전층(140)위에 융착된다. 그 솔더 재료는 주석(Sn), 납(Pb), 니켈(Ni), 금(Au), 은(Ag), 구리(Cu), 비스무트(Bi) 및 그들의 합금과 같은 어떤 금속 또는 전기적 도전재료일 수 있다. 그 솔더 재료는 구형 볼 또는 범프(152)를 형성하도록 도전 재료를 그것의 융점 이상으로 가열하여 리플로우(reflow)된다. 일부 응용에서, 솔더 범프(152)는 두 번 리플로우되어 도전층(140)과의 전기적 접촉을 개선시킨다. 추가적인 언더 범프 메탈라이제이션이 솔더 범프(152) 아래에 선택적으로 형성될 수 있다. 백사이드 상호접속체에 대해서, 솔더 범프 또는 본드 와이어 접속체가 도전층(148) 또는 최외각층상에 형성된다.
도 7에 도시된 반도체 소자는 금속 필라(154)가 에칭 마스트로서 접촉 패드(124)를 사용하여 선택적인 에칭에 의해 형성되는 것을 제외하고는, 도 6a-6b에 기술된 것과 유사한 구성을 띤다. 필라(154)는 구리(Cu), 알루미늄(Al) 또는 그들의 합금으로 이루어진다. 금속 필라(154)는 상승된 상호접속 구조체 때문에 반도체 다이들(120, 126) 아래의 몰딩 언더필 재료의 융착을 용이하게 한다. 금속 필라(154)는 또한 비어 깊이가 감소될 수 있기 때문에 레이저 드릴닝 또는 DRIE 공정에 의해 비어들의 형성을 용이하게 한다. 반도체 소자는 보다 높은 상호접속 구조체에 대해서도 보다 적은 열적 응력 또는 열적 변형을 경험하게 된다.
도 8은 금속 필라(154)에 의해 상승된 접촉 패드(124) 및 반도체 다이(120)를 구비한 도 7의 반도체 소자를 도시하고 있다. 반도체 다이(158)는 다이 부착재(160)로 절연층(138)에 장착되고 와이어 본드(162)로 접촉 패드(124) 및 금속 필라(154)에 접촉된다. 다이 부착재(160)는 에폭시 베이스드 또는 필름 베이스드 부 착재료 이루어진다.
도 9에서, 언더필 재료(164)를 갖는 도 6b의 반도체 소자가 도시되었다. 언더필 재료는 적절한 유동성 및 절연 특성을 갖는 수지로 이루어질 수 있다.
도 10에서, 솔더 범프(152)에 물리적으로 장착되고 전기적으로 접촉된 반도체 다이(166)를 갖는 도 6b의 반도체 소자를 도시하고 있다. 반도체 다이(166)는 다이 부착재(170)로 절연층(142)에 물리적으로 장착되고, 와이어 본드(172)로 도전층(140)에 전기적으로 연결된다. 몰딩 화합물(174)이 반도체 다이들(166, 168) 위에 인가되고 상호접속 구조체에 연결된다.
도 11은 열적 소산을 위한 히트 싱크 및 EMI 시일드로서 잔류하는 공정 캐리어(176) 및 부착층(178)을 구비한 도 2f의 반도체 소자를 도시하고 있다.
도 12는 접촉 패드(124) 사이에 잔류하는 포토레지스트층(180)을 구비한 도 2f의 반도체 소자를 도시하고 있다.
요약하면, 반도체 소자는 더미 또는 희생적 캐리어로서 구리 쉬트를 사용한다. 다수 웨퍼블(wettable) 접촉 패드들이 희생적 캐리어상에 패턴화된다. 개개의 반도체 다이가 희생적 캐리어상에 장착되고, 접촉 패드에 전기적으로 연결된다. 반도체 다이 및 접촉 패드가 몰딩 화합물로 캡슐화된다. 희생적 캐리어가 제거되어 접촉 패드를 노출시킨다. 상호접속 빌드-업층이 접촉 패드상에 형성된다. 웨터블 접촉 패드가 희생적 금속 캐리어상에 선택적으로 도금되어 반도체 다이의 전기적 기능에 따라서 전기적 상호접속에 대한 본딩 패드 위치의 매우 정확한 배열을 제공한다. 희생적 캐리어상에 접촉 패드를 형성함으로써, 나중에 형성되는 필수적인 상 호접속 구조체에 대한 정확한 위치 및 배열을 달성할 수 있다. 따라서, 반도체 패키지는 보다 큰 상호접속 밀도 및 개개 트래이스에 대한 보다 낮은 라인 피치를 갖는다.
본 발명의 하나 이상의 실시예들이 상세히 기술되었지만, 다음의 청구범위에 기술된 본 발명의 범위를 이탈하지 않는 한 그 실시예들에 변형과 변화가 가능함을 이해할 것이다.
도 1은 다이 액티브 영역 및 칩 캐리어 기판 사이에 전기적 상호 접속을 제공하는 솔더 범프를 구비한 플립 칩 반도체 소자를 도시하는 도면;
도 2a-2f는 희생적 캐리어를 이용한 반도체 패키지 형성을 도시하는 도면;
도 3은 솔더 범프 및 와이어 본드를 구비한 반도체 패키지를 도시하는 도면;
도 4a-4c는 희생적 캐리어를 구비한 반도체 패키지의 또 다른 형성을 도시하는 도면;
도 5는 반도체 다이에의 와이어 본드 상호접속체를 구비한 반도체 패키지를 도시하는 도면;
도 6a-6b는 프론트-사이드 및 백사이드 패드들을 구비한 반도체 패키지를 도시하는 도면;
도 7은 접촉 패드들 아래의 필라를 구비한 반도체 패키지를 도시하는 도면;
도 8은 다이에의 솔더 범프 및 와이어 본드 상호접속 구조체를 구비한 반도체 패키지를 도시하는 도면;
도 9는 반도체 다이 아래에 위치된 언더필 재료를 구비한 반도체 패키지를 도시하는 도면;
도 10은 프론트-사이드 상호접속 구조체에 장착된 제 2다이를 구비한 반도체 패키지를 도시하는 도면;
도 11은 열 소산을 위해 완정하게 남겨진 희생적 캐리어를 구비한 반도체 패키지를 도시하는 도면; 그리고
도 12는 접촉 패드들 사이에 완전하게 남겨진 포토레지스트를 구비한 반도체 패키지를 도시하는 도면이다.
<도면의 주요 부분에 대한 부호의 간단한 설명>
10 : 반도체 소자 12 : 액티브 영역
16 : 프린트 회로 보드 20 : 솔더 범프 구조체
22 : 솔더 범프 또는 볼 24 : 상호접속 사이트
30 : 금속 캐리어 32 : 포토 레지스트
44 : 몰딩 화합물 54 : 절연층

Claims (24)

  1. 반도체 소자 제조 방법에 있어서,
    희생적 캐리어를 제공하는 단계;
    상기 희생적 캐리어상에 다수 접촉 패드들을 형성하는 단계;
    상기 접촉 패드들에 전기적으로 접촉되도록 제 1 반도체 다이를 장착시키는 단계;
    몰딩 화합물로 상기 제 1 반도체 다이를 캡슐화시키는 단계;
    상기 희생적 캐리어를 제거시키는 단계;
    상기 몰딩 화합물 위에 제 1 도전층을 형성하여 상기 접촉 패드들에 전기적으로 연결시키는 단계;
    상기 제 1 도전층 위에 제 1 절연층을 형성하는 단계;
    상기 제 1 절연층의 일부를 제거하여 상기 제 1 도전층을 노출시키는 단계;
    상기 제 1 도전층과 전기적 접촉 관계인 솔더 재료를 융착시키는 단계; 및
    상기 솔더 재료를 리플로어시키어 솔더 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  2. 제 1항에 있어서,
    상기 다수 접촉 패드들 중의 하나와 전기적으로 연결된 와이어 본드를 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 제 1항에 있어서,
    상기 제 1 반도체 다이는 솔더 범프들 또는 와이어 본드들로 상기 접촉 패드들에 전기적으로 연결되는 것을 특징으로 하는 반도체 소자 제조 방법.
  4. 제 1항에 있어서,
    상기 몰딩 화합물을 관통하여 접촉 패드들로 비어들을 형성하는 단계;
    상기 비어들에 제 2 도전층을 형성하여 상기 접촉 패드들에 전기적으로 연결시키는 단계;
    상기 제 2 도전층 위에 제 2 절연층을 형성하는 단계; 그리고
    상기 제 2 절연층의 일부를 제거하여 상기 제 1 도전층을 노출시키는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  5. 제 1항에 있어서,
    상기 다수 접촉 패드들 각각 아래에 필라를 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  6. 제 1항에 있어서,
    제 2 반도체 다이를 상기 솔더 범프에 장착시키는 단계; 및
    몰딩 화합물로 상기 제 2 반도체 다이를 캡슐화시키는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  7. 제 1항에 있어서,
    상기 다수 접촉 패드들이 포토레지스트 재료로 분리되는 것을 특징으로 하는 반도체 소자 제조 방법.
  8. 반도체 소자 제조 방법에 있어서,
    희생적 캐리어를 제공하는 단계;
    상기 희생적 캐리어상에 다수 접촉 패드들을 형성하는 단계;
    상기 접촉 패드들에 전기적으로 접촉되도록 제 1 반도체 다이를 장착시키는 단계;
    몰딩 화합물로 상기 제 1 반도체 다이를 캡슐화시키는 단계;
    상기 몰딩 화합물 위에 제 1 도전층을 형성하여 상기 접촉 패드들에 전기적으로 연결시키는 단계;
    상기 제 1 도전층 위에 제 1 절연층을 형성하는 단계; 그리고
    상기 제 1 절연층의 일부를 제거하여 상기 제 1 도전층을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  9. 제 8항에 있어서,
    솔더 재료를 상기 제 1 도전층 위에 융착시키는 단계; 및
    상기 솔더 재료를 리플로어시키어 솔더 범프를 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  10. 제 9항에 있어서,
    제 2 반도체 다이를 솔더 범프에 장착시키는 단계; 및
    몰딩 화합물로 상기 제 2 반도체 다이를 캡슐화시키는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  11. 제 8항에 있어서,
    상기 희생적 캐리어를 제거시키는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  12. 제 8항에 있어서,
    상기 제 1 반도체 다이가 솔더 범프들 또는 본드 와이어들로 상기 접촉 패드들에 전기적으로 연결되는 것을 특징으로 하는 반도체 소자 제조 방법.
  13. 제 8항에 있어서,
    상기 제 1 절연층 위에 제 2 도전층을 형성하고 상기 제 1도전층과 전기적으로 연결시키는 단계;
    상기 제 2 도전층 위에 제 2 절연층을 형성하는 단계; 및
    상기 제 2 절연층의 일부를 제거하여 상기 제 2 도전층을 노출시키는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  14. 제 13항에 있어서,
    부착층으로 프론트-사이드 공정 캐리어를 상기 제 2 절연층에 장착시키는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  15. 제 14항에 있어서,
    상기 몰딩 화합물을 관통하여 상기 접촉 패드들로 비어들을 형성하는 단계;
    상기 비어들에 제 2 도전층을 형성하여 상기 접촉 패드들에 전기적으로 연결시키는 단계;
    상기 제 2 도전층 위에 제 2 절연층을 형성하는 단계; 그리고
    상기 제 2 절연층의 일부를 제거하여 상기 제 1 도전층을 노출시키는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  16. 반도체 패키지 제조 방법에 있어서,
    희생적 캐리어를 제공하는 단계;
    상기 희생적 캐리어상에 다수 접촉 패드들을 형성하는 단계;
    상기 접촉 패드들에 전기적으로 접촉되도록 제 1 반도체 다이를 장착시키는 단계;
    몰딩 화합물로 상기 제 1 반도체 다이를 캡슐화시키는 단계; 그리고
    상기 몰딩 화합물 위에 제 1 상호접속 구조체를 형성하고 상기 접촉 패드들에 전기적으로 연결시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  17. 제 16항에 있어서,
    상기 상호 접속 구조체를 형성하는 단계는:
    상기 몰딩 화합물 위에 제 1 도전층을 형성하고 상기 접촉 패드들에 전기적으로 접촉시키는 단계;
    상기 제 1 도전층 위에 제 1 절연층을 형성하는 단계; 및
    상기 제 1 절연층의 일부를 제거하여 상기 제 1 도전층을 노출시키는 단계를 또한 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  18. 제 17항에 있어서,
    상기 제 1 절연층 위에 제 2 도전층을 형성하고 상기 제 1 도전층에 전기적으로 연결시키는 단계;
    상기 제 2 도전층 위에 제 2 절연층을 형성하는 단계; 및
    상기 제 2 절연층의 일부를 제거하여 상기 제 2 도전층을 노출시키는 단계를 또한 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  19. 제 18항에 있어서,
    부착층으로 프론트-사이드 공정 캐리어를 상기 제 2 절연층에 장착시키는 단계를 또한 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  20. 제 19항에 있어서,
    상기 몰딩 화합물을 관통하여 상기 접촉 패드들로 비어들을 형성하는 단계;
    상기 비어들에 제 2 도전층을 형성하고 상기 접촉 패드들에 전기적으로 연결하는 단계;
    상기 제 2 도전층 위에 제 2 절연층을 형성하는 단계; 그리고
    상기 제 2 절연층의 일부를 제거하여 상기 제 1 도전층을 노출시키는 단계를 또한 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  21. 제 17항에 있어서,
    솔더 재료를 상기 제 1 도전층에 융착시키는 단계; 그리고
    상기 솔더 재료를 리플로어시키어 솔더 범프를 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  22. 제 16항에 있어서,
    상기 희생적 캐리어를 제거시키는 단계를 또한 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  23. 제 16항에 있어서,
    상기 제 1 반도체 다이가 솔더 범프들 또는 와이어 본드들로 상기 접촉 패드들에 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  24. 제 16항에 있어서,
    상기 다수 접촉 패드들 각각의 아래에 필라를 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1020080115303A 2007-12-26 2008-11-19 반도체 소자 및 희생적 캐리어를 이용한 반도체 소자 제조 방법 KR101533459B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/964,397 US20090170241A1 (en) 2007-12-26 2007-12-26 Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
US11/964,397 2007-12-26

Publications (2)

Publication Number Publication Date
KR20090071365A true KR20090071365A (ko) 2009-07-01
KR101533459B1 KR101533459B1 (ko) 2015-07-02

Family

ID=40798955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080115303A KR101533459B1 (ko) 2007-12-26 2008-11-19 반도체 소자 및 희생적 캐리어를 이용한 반도체 소자 제조 방법

Country Status (4)

Country Link
US (3) US20090170241A1 (ko)
KR (1) KR101533459B1 (ko)
SG (1) SG153722A1 (ko)
TW (1) TWI463573B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8456018B2 (en) 2010-11-01 2013-06-04 Samsung Electronics Co., Ltd. Semiconductor packages
KR20130111841A (ko) * 2012-04-02 2013-10-11 삼성전자주식회사 반도체 패키지
KR101390628B1 (ko) * 2010-11-15 2014-04-29 유나이티드 테스트 엔드 어셈블리 센터 엘티디 반도체 패키지 및 반도체 소자 패키징 방법
US8860079B2 (en) 2010-11-15 2014-10-14 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
CN108872756A (zh) * 2018-09-13 2018-11-23 武汉精立电子技术有限公司 一种显示面板自动翻转导通结构及测试治具

Families Citing this family (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579681B2 (en) 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
JP5592055B2 (ja) 2004-11-03 2014-09-17 テッセラ，インコーポレイテッド 積層パッケージングの改良
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7993972B2 (en) 2008-03-04 2011-08-09 Stats Chippac, Ltd. Wafer level die integration and method therefor
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
TWI356479B (en) * 2008-03-04 2012-01-11 Advanced Semiconductor Eng Package structure with embedded die and method of
US8093704B2 (en) * 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US8132321B2 (en) * 2008-08-13 2012-03-13 Unimicron Technology Corp. Method for making embedded circuit structure
KR101030356B1 (ko) * 2008-12-08 2011-04-20 삼성전기주식회사 반도체 패키지의 제조 방법
KR20100112446A (ko) * 2009-04-09 2010-10-19 삼성전자주식회사 적층형 반도체 패키지 및 그 제조 방법
TW201041054A (en) * 2009-05-11 2010-11-16 Acsip Technology Corp Electronic component manufacturing method and packaging structure thereof
TWI455215B (zh) * 2009-06-11 2014-10-01 Advanced Semiconductor Eng 半導體封裝件及其之製造方法
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8003515B2 (en) 2009-09-18 2011-08-23 Infineon Technologies Ag Device and manufacturing method
EP2337068A1 (en) 2009-12-18 2011-06-22 Nxp B.V. Pre-soldered leadless package
US8497587B2 (en) * 2009-12-30 2013-07-30 Stmicroelectronics Pte Ltd. Thermally enhanced expanded wafer level package ball grid array structure and method of making the same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8138014B2 (en) 2010-01-29 2012-03-20 Stats Chippac, Ltd. Method of forming thin profile WLCSP with vertical interconnect over package footprint
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
US10373870B2 (en) 2010-02-16 2019-08-06 Deca Technologies Inc. Semiconductor device and method of packaging
US8604600B2 (en) * 2011-12-30 2013-12-10 Deca Technologies Inc. Fully molded fan-out
US8922021B2 (en) 2011-12-30 2014-12-30 Deca Technologies Inc. Die up fully molded fan-out wafer level packaging
US9177926B2 (en) 2011-12-30 2015-11-03 Deca Technologies Inc Semiconductor device and method comprising thickened redistribution layers
US9576919B2 (en) 2011-12-30 2017-02-21 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8951839B2 (en) 2010-03-15 2015-02-10 Stats Chippac, Ltd. Semiconductor device and method of forming conductive vias through interconnect structures and encapsulant of WLCSP
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8343810B2 (en) 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
US8288201B2 (en) * 2010-08-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with discrete semiconductor components mounted under and over semiconductor die
FR2964790A1 (fr) * 2010-09-13 2012-03-16 St Microelectronics Grenoble 2 Composant et dispositif semi-conducteur munis de moyens de dissipation de chaleur
US8338945B2 (en) 2010-10-26 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Molded chip interposer structure and methods
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8835217B2 (en) * 2010-12-22 2014-09-16 Intel Corporation Device packaging with substrates having embedded lines and metal defined pads
US8492203B2 (en) 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
US10204879B2 (en) 2011-01-21 2019-02-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming wafer-level interconnect structures with advanced dielectric characteristics
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9129908B2 (en) 2011-11-15 2015-09-08 Cisco Technology, Inc. Manufacturing a semiconductor package including an embedded circuit component within a support structure of the package
US20130015557A1 (en) * 2011-07-13 2013-01-17 Zhiping Yang Semiconductor package including an external circuit element
US8597986B2 (en) 2011-09-01 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. System in package and method of fabricating same
JP2013069807A (ja) * 2011-09-21 2013-04-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
US9385009B2 (en) 2011-09-23 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming stacked vias within interconnect structure for Fo-WLCSP
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8552556B1 (en) 2011-11-22 2013-10-08 Amkor Technology, Inc. Wafer level fan out package
KR20130058340A (ko) * 2011-11-25 2013-06-04 삼성전기주식회사 인덕터 및 그 제조 방법
KR20130077400A (ko) * 2011-12-29 2013-07-09 삼성전기주식회사 박막형 코일 부품 및 그 제조 방법
KR101332916B1 (ko) * 2011-12-29 2013-11-26 주식회사 네패스 반도체 패키지 및 그 제조 방법
WO2013102146A1 (en) 2011-12-30 2013-07-04 Deca Technologies, Inc. Die up fully molded fan-out wafer level packaging
US9613830B2 (en) 2011-12-30 2017-04-04 Deca Technologies Inc. Fully molded peripheral package on package device
US10050004B2 (en) 2015-11-20 2018-08-14 Deca Technologies Inc. Fully molded peripheral package on package device
US10672624B2 (en) 2011-12-30 2020-06-02 Deca Technologies Inc. Method of making fully molded peripheral package on package device
US9831170B2 (en) 2011-12-30 2017-11-28 Deca Technologies, Inc. Fully molded miniaturized semiconductor module
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8786111B2 (en) * 2012-05-14 2014-07-22 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US8669655B2 (en) * 2012-08-02 2014-03-11 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
TWI485815B (zh) * 2012-08-10 2015-05-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9318404B2 (en) * 2013-02-05 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming stress relieving vias for improved fan-out WLCSP package
US8916474B2 (en) * 2013-02-18 2014-12-23 Infineon Technologies Ag Semiconductor modules and methods of formation thereof
US9349616B2 (en) * 2013-03-13 2016-05-24 Stats Chippac, Ltd. Semiconductor device and method of forming WLCSP with semiconductor die embedded within interconnect structure
KR20140119522A (ko) * 2013-04-01 2014-10-10 삼성전자주식회사 패키지-온-패키지 구조를 갖는 반도체 패키지
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9655253B2 (en) * 2013-07-25 2017-05-16 Cyntec Co., Ltd. Method of fabrication of encapsulated electronics devices mounted on a redistribution layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10163747B2 (en) 2013-09-25 2018-12-25 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage in reconstituted wafer
US9607965B2 (en) 2013-09-25 2017-03-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage in reconstituted wafer
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
CN103607841B (zh) * 2013-12-04 2016-06-01 江苏长电科技股份有限公司 Smt减法高密度封装多层线路板结构及其制作方法
CN103596358B (zh) * 2013-12-04 2016-11-23 江苏长电科技股份有限公司 Smt加法高密度封装多层线路板结构及其制作方法
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9653442B2 (en) 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US9768090B2 (en) 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9935090B2 (en) 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
JP6356450B2 (ja) * 2014-03-20 2018-07-11 株式会社東芝 半導体装置および電子回路装置
US20150279824A1 (en) * 2014-03-28 2015-10-01 Vijay K. Nair Electronic package and method of forming an electronic package
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
TW201543641A (zh) * 2014-05-12 2015-11-16 Xintex Inc 晶片封裝體及其製造方法
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) * 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9385110B2 (en) * 2014-06-18 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
DE112015003753T5 (de) * 2014-08-14 2017-06-29 Octavo Systems Llc Verbessertes substrat für system-in-package (sip)-vorrichtungen
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9564416B2 (en) * 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
EP3345213A4 (en) 2015-09-04 2019-04-24 Octavo Systems LLC IMPROVED SYSTEM USING A SYSTEM IN PACKAGING COMPONENTS
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
EP3168870A1 (en) * 2015-11-11 2017-05-17 Nexperia B.V. Semiconductor device and method of making a semiconductor device
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
KR102127774B1 (ko) * 2015-11-20 2020-06-29 데카 테크놀로지 잉크 전체 성형된 소형화 반도체 모듈
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9741694B2 (en) * 2015-12-31 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method of manufacturing the same
TWI672768B (zh) * 2016-01-15 2019-09-21 英屬開曼群島商鳳凰先驅股份有限公司 封裝基板
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US11502030B2 (en) 2016-09-02 2022-11-15 Octavo Systems Llc System and method of assembling a system
TWI602277B (zh) * 2016-11-04 2017-10-11 恆勁科技股份有限公司 封裝基板及其製作方法
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US11032910B2 (en) 2017-05-01 2021-06-08 Octavo Systems Llc System-in-Package device ball map and layout optimization
US10470294B2 (en) 2017-05-01 2019-11-05 Octavo Systems Llc Reduction of passive components in system-in-package devices
US11416050B2 (en) 2017-05-08 2022-08-16 Octavo Systems Llc Component communications in system-in-package systems
US10714430B2 (en) 2017-07-21 2020-07-14 Octavo Systems Llc EMI shield for molded packages
US10903136B2 (en) * 2017-11-07 2021-01-26 Tdk Taiwan Corp. Package structure having a plurality of insulating layers
US10566261B2 (en) * 2017-11-15 2020-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages with embedded heat dissipation structure
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US10340249B1 (en) 2018-06-25 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP7161904B2 (ja) 2018-10-11 2022-10-27 新光電気工業株式会社 半導体装置の製造方法
KR102555814B1 (ko) * 2018-11-05 2023-07-14 삼성전자주식회사 반도체 패키지
US11056453B2 (en) 2019-06-18 2021-07-06 Deca Technologies Usa, Inc. Stackable fully molded semiconductor structure with vertical interconnects
US20210125906A1 (en) * 2019-10-28 2021-04-29 Semiconductor Components Industries, Llc Metal on mold compound in fan-out wafer-level packaging of integrated circuits
KR20220007254A (ko) * 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
US6344401B1 (en) * 2000-03-09 2002-02-05 Atmel Corporation Method of forming a stacked-die integrated circuit chip package on a water level
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
DE10240461A1 (de) * 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
JP2004119729A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
US6838776B2 (en) * 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
US6921975B2 (en) * 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
TWI225670B (en) * 2003-12-09 2004-12-21 Advanced Semiconductor Eng Packaging method of multi-chip module
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
US7202105B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector assembly method
TWI260060B (en) * 2005-01-21 2006-08-11 Phoenix Prec Technology Corp Chip electrical connection structure and fabrication method thereof
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
KR100685177B1 (ko) * 2006-03-10 2007-02-22 삼성전기주식회사 보드 온 칩 패키지 및 그 제조 방법
KR100764164B1 (ko) * 2006-04-04 2007-10-09 엘지전자 주식회사 인쇄회로기판과 이를 사용한 패키지 및 이들의 제조방법
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
TWI313037B (en) * 2006-12-12 2009-08-01 Siliconware Precision Industries Co Ltd Chip scale package structure and method for fabricating the same
US7868445B2 (en) * 2007-06-25 2011-01-11 Epic Technologies, Inc. Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8456018B2 (en) 2010-11-01 2013-06-04 Samsung Electronics Co., Ltd. Semiconductor packages
US8921163B2 (en) 2010-11-01 2014-12-30 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same
KR101390628B1 (ko) * 2010-11-15 2014-04-29 유나이티드 테스트 엔드 어셈블리 센터 엘티디 반도체 패키지 및 반도체 소자 패키징 방법
US8829666B2 (en) 2010-11-15 2014-09-09 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8860079B2 (en) 2010-11-15 2014-10-14 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
KR20130111841A (ko) * 2012-04-02 2013-10-11 삼성전자주식회사 반도체 패키지
CN108872756A (zh) * 2018-09-13 2018-11-23 武汉精立电子技术有限公司 一种显示面板自动翻转导通结构及测试治具
CN108872756B (zh) * 2018-09-13 2024-05-28 武汉精立电子技术有限公司 一种显示面板自动翻转导通结构及测试治具

Also Published As

Publication number Publication date
TW200929388A (en) 2009-07-01
KR101533459B1 (ko) 2015-07-02
US20090170241A1 (en) 2009-07-02
SG153722A1 (en) 2009-07-29
US7923295B2 (en) 2011-04-12
US20110147926A1 (en) 2011-06-23
TWI463573B (zh) 2014-12-01
US20120217634A9 (en) 2012-08-30
US20100052135A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
KR101533459B1 (ko) 반도체 소자 및 희생적 캐리어를 이용한 반도체 소자 제조 방법
KR101523383B1 (ko) 반도체 소자 및 그 제조 방법
EP3163613B1 (en) Semiconductor device and method of forming a package of the type direct chip attach land grid array (dcalga) using a emiconductor die with micro pillars
US9401331B2 (en) Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9847324B2 (en) Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8492197B2 (en) Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8890315B2 (en) Semiconductor device and method of forming interconnect structure over seed layer on contact pad of semiconductor die without undercutting seed layer beneath interconnect structure
US9117812B2 (en) Semiconductor device and method of forming non-linear interconnect layer with extended length for joint reliability
TWI614859B (zh) 半導體裝置和形成具有扇出互連結構以減少基板複雜性之擴大的半導體裝置之方法
KR101533460B1 (ko) 반도체 장치 및 그 제조 방법
CN110828424A (zh) 针对具有暴露的管芯背面的倒装芯片封装的emi屏蔽
US20240194550A1 (en) Electronic devices with a redistribution layer and methods of manufacturing electronic devices with a redistribution layer
US20100144093A1 (en) Integrated Circuit Device and Method of Manufacturing Thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180614

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190614

Year of fee payment: 5