JP7161904B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7161904B2
JP7161904B2 JP2018192981A JP2018192981A JP7161904B2 JP 7161904 B2 JP7161904 B2 JP 7161904B2 JP 2018192981 A JP2018192981 A JP 2018192981A JP 2018192981 A JP2018192981 A JP 2018192981A JP 7161904 B2 JP7161904 B2 JP 7161904B2
Authority
JP
Japan
Prior art keywords
metal plate
sealing resin
substrate
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018192981A
Other languages
English (en)
Other versions
JP2020061503A (ja
Inventor
哲一郎 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018192981A priority Critical patent/JP7161904B2/ja
Priority to US16/594,174 priority patent/US10964553B2/en
Publication of JP2020061503A publication Critical patent/JP2020061503A/ja
Application granted granted Critical
Publication of JP7161904B2 publication Critical patent/JP7161904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置の製造方法、及び半導体装置に関する。
従来、半導体装置の外部に引き出される電極端子を形成する手法として、ＳＡＰ（Semi Additive Process）法と呼ばれるウェットプロセスが知られている。ＳＡＰ法では、基板に半導体素子を搭載し、基板、半導体素子及び基板上の電極を封止樹脂により封止し、レーザ等を用いて、基板上の電極を露出させるビアホールを封止樹脂に形成する。その後、ＳＡＰ法では、半導体素子が搭載された基板を電解液に浸して封止樹脂のビアホールにめっき等の導電性材料を充填する。これにより、半導体装置では、基板上の電極に接続され且つ先端部が封止樹脂から露出する電極端子が形成される。
米国特許出願公開第２０１２／０２１７６３４号明細書
しかしながら、ＳＡＰ法を用いて電極端子を形成する場合、以下に示す問題が発生する。
すなわち、近年、半導体装置では、半導体素子を覆う封止樹脂の厚さの増大に伴って、封止樹脂に形成されるビアホールのアスペクト比が高くなる傾向にある。ビアホールのアスペクト比が高くなると、めっき等の導電性材料がビアホールに完全に充填されない場合があり、仮に導電性材料がビアホールに充填されたとしても、充填にかかる時間が長くなる場合がある。また、電解液に対する耐性が比較的に低い半導体素子にＳＡＰ法のようなウェットプロセスが適用されると、半導体素子が損傷する虞がある。
また、ＳＡＰ法を用いて形成された電極端子は、封止樹脂により覆われる基端部と、封止樹脂から露出する先端部との境界部分に不連続な角部を有する。半導体装置では、電極端子の角部に封止樹脂が接する。電極端子の角部に封止樹脂が接する構造では、電極端子がプリント回路板（ＰＣＢ：Printed Circuits Board）に接続される場合に、角部に接する封止樹脂に応力が集中するため、封止樹脂にクラックが発生する虞がある。
開示の技術は、上記に鑑みてなされたものであって、ＳＡＰ法を用いることなく電極端子を形成することができる半導体装置の製造方法、及び半導体装置を提供することを目的とする。
本願の開示する半導体装置の製造方法は、一つの態様において、基板の第１の面に配置された第１の電極に半導体素子を搭載する工程と、本体部と前記本体部から立ち上がる突起部とを有する金属板を用意する工程と、前記基板の第１の面に配置された第２の電極に前記突起部を接合することで、前記金属板を前記基板の第１の面側に搭載する工程と、前記基板の第１の面と前記金属板の前記本体部との間に封止樹脂を充填し、前記半導体素子及び前記突起部を前記封止樹脂により封止する工程と、前記本体部のうち平面視で前記突起部と重なる部分を残すように前記本体部をエッチングすることで、前記第２の電極に接続され且つ前記封止樹脂に側面が覆われた基端部と、前記基端部と一体的に形成され且つ前記封止樹脂の表面から突出する先端部とからなる電極端子を形成する工程と、を含む。
本願の開示する半導体装置の製造方法の一つの態様によれば、ＳＡＰ法を用いることなく電極端子を形成することができる、という効果を奏する。
図１は、実施例に係る半導体装置の構成の一例を示す図である。 図２は、実施例における電極端子の構造を拡大して示す部分拡大断面図である。 図３Ａは、実施例に係る半導体装置の製造方法の流れの一例を示す説明図である。 図３Ｂは、実施例に係る半導体装置の製造方法の流れの一例を示す説明図である。 図３Ｃは、実施例に係る半導体装置の製造方法の流れの一例を示す説明図である。 図３Ｄは、実施例に係る半導体装置の製造方法の流れの一例を示す説明図である。 図３Ｅは、実施例に係る半導体装置の製造方法の流れの一例を示す説明図である。 図３Ｆは、実施例に係る半導体装置の製造方法の流れの一例を示す説明図である。 図３Ｇは、実施例に係る半導体装置の製造方法の流れの一例を示す説明図である。 図３Ｈは、実施例に係る半導体装置の製造方法の流れの一例を示す説明図である。 図３Ｉは、実施例に係る半導体装置の製造方法の流れの一例を示す説明図である。 図４Ａは、金属板を形成する工程の一例を示す説明図である。 図４Ｂは、金属板を形成する工程の一例を示す説明図である。 図４Ｃは、金属板を形成する工程の一例を示す説明図である。 図５は、変形例における放熱板の構成の一例を示す図である。
以下に、本願の開示する半導体装置の製造方法、及び半導体装置の実施例を図面に基づいて詳細に説明する。なお、この実施例により開示技術が限定されるものではない。
［実施例］
［半導体装置の構成］
図１は、実施例に係る半導体装置１の構成の一例を示す図である。以下では、図１の上側の面を適宜「表面」と呼び、図１の下側の面を適宜「裏面」と呼ぶ。
図１に示すように、半導体装置１は、基板１０と、半導体素子２０と、封止樹脂３０とを有する。
基板１０は、例えば、有機基板等である。基板１０の表面には、回路パターン１１が形成されており、基板１０の裏面には、複数の素子用電極１２及び複数の端子用電極１３が形成されている。以下、複数の素子用電極１２を区別しない場合にこれらを「素子用電極１２」と適宜表記する。同様に、複数の端子用電極１３を区別しない場合にこれらをまとめて「端子用電極１３」と適宜表記する。素子用電極１２は、第１の電極の一例であり、端子用電極１３は、第２の電極の一例である。基板１０の内部には、配線層１４が形成されている。配線層１４は、基板１０の表面に形成された回路パターン１１と、基板１０の裏面に形成された素子用電極１２又は端子用電極１３とを電気的に接続する。また、基板１０の表面には、ソルダーレジスト膜１５が選択的に形成されている。
半導体素子２０は、例えば、メモリ等の集積回路である。半導体素子２０は、基板１０の表面にワイヤボンディングにより搭載されている。すなわち、半導体素子２０は、ボンディングワイヤ２１を介して、回路パターン１１の接点パッドに接続されている。
封止樹脂３０は、例えば、エポキシ樹脂やシリコン樹脂等である。封止樹脂３０は、基板１０の表面側において、半導体素子２０及びボンディングワイヤ２１を覆っている。
半導体装置１は、さらに、半導体素子４０と、電極端子５０と、放熱板６０と、封止樹脂７０とを有する。
半導体素子４０は、例えば、プロセッサ等の集積回路である。半導体素子４０は、基板１０の裏面において、基板１０の素子用電極１２にフリップチップ実装により搭載されている。すなわち、半導体素子４０は、バンプ４５を介して、基板１０の素子用電極１２に接続されている。半導体素子４０の基板１０とは反対側の面には、熱伝導性シート４１が設けられている。熱伝導性シート４１は、半導体素子４０と放熱板６０との間に介在しており、半導体素子４０で発せられた熱を放熱板６０に伝達する。熱伝導性シート４１の基板１０とは反対側の面４１ａは、封止樹脂７０から露出している。以下では、半導体素子４０と熱伝導性シート４１とを併せて「半導体素子４０」と適宜表記する。また、以下では、熱伝導性シート４１の基板１０とは反対側の面４１ａを「半導体素子４０の背面４１ａ」と適宜表記する。
電極端子５０は、半導体装置１の外部に引き出されてプリント回路板（ＰＣＢ：Printed Circuits Board）に接続される端子であり、例えば、銅等の金属により形成される。電極端子５０は、基板１０の端子用電極１３に接続されている。本実施例では、複数の電極端子５０が、基板１０の端子用電極１３にそれぞれ接続されている。以下、複数の電極端子５０を区別しない場合にこれらを「電極端子５０」と適宜表記する。電極端子５０は、基端部５１と、先端部５２とを有する。基端部５１は、基板１０の端子用電極１３に接続され且つ封止樹脂７０に側面が覆われている。先端部５２は、基端部５１と一体的に形成され且つ封止樹脂７０の表面から突出している。電極端子５０の詳細な構造については、後述する。
放熱板６０は、半導体素子４０の背面４１ａを覆っている。半導体素子４０で発せられた熱は、熱伝導性シート４１を介して、放熱板６０に伝達され、放熱板６０から大気中に放出される。または、放熱板６０をプリント回路基板に設けた放熱用端子に接続し、プリント回路基板を介して外部に熱を放出してもよい。
封止樹脂７０は、例えば、エポキシ樹脂やシリコン樹脂等である。封止樹脂７０は、基板１０の裏面側において、電極端子５０の先端部５２と半導体素子４０の背面４１ａとが露出された状態で、素子用電極１２、半導体素子４０、端子用電極１３及び電極端子５０を覆っている。
図２は、実施例における電極端子５０の構造を拡大して示す部分拡大断面図である。図２に示すように、電極端子５０は、基板１０の端子用電極１３に接続され且つ側面５１ａが封止樹脂７０で覆われる基端部５１と、基端部５１と一体的に形成され且つ封止樹脂７０に覆われずに封止樹脂７０の表面７０ａから突出する先端部５２とを有する。先端部５２は、基端部５１側に向かって径が広くなる裾引き部５２２を有する。裾引き部５２２の斜面（側面）５２２ａは、凹曲面であり、封止樹脂７０の表面７０ａに沿って延在している。基端部５１は、先端部５２側に向かって径が広くなる裾引き部５１１を有する。裾引き部５１１の斜面（側面）５１１ａは、凹曲面であり、裾引き部５２２の斜面５２２ａの上方に位置している。すなわち、封止樹脂７０の表面７０ａと直交する方向（つまり、電極端子５０の長手方向）から見て、裾引き部５１１の斜面５１１ａは、裾引き部５２２の斜面５２２ａと重なる位置に凹曲面を形成し、且つ凹曲面において封止樹脂７０と接している。
ところで、半導体装置では、ＳＡＰ法を用いて電極端子５０が形成されることがある。ＳＡＰ法を用いて形成された電極端子５０は、封止樹脂７０により覆われる基端部５１と、封止樹脂７０から露出する先端部５２との境界部分に不連続な角部を有する。半導体装置では、電極端子５０の角部に封止樹脂７０が接する。電極端子５０の角部に封止樹脂が接する構造では、電極端子５０がＰＣＢに接続される場合に、角部に接する封止樹脂７０に応力が集中するため、封止樹脂７０にクラックが発生する虞がある。
そこで、本実施例の半導体装置１では、図２に示したように、電極端子５０の先端部５２側に向かって径が広くなる裾引き部５１１を電極端子５０の基端部５１に設け、裾引き部５１１の斜面５１１ａを凹曲面としている。これにより、裾引き部５１１の斜面５１１ａにおける凹曲面に封止樹脂７０が接する。これにより、電極端子５０がＰＣＢに接続される場合に、封止樹脂７０に対する応力の集中が抑制される。結果として、封止樹脂７０にクラックが発生することを回避することができる。
［半導体装置の製造方法］
次に、実施例に係る半導体装置１の製造方法について、図３Ａ～３Ｉを参照して説明する。図３Ａ～図３Ｉは、実施例に係る半導体装置１の製造方法の流れの一例を示す説明図である。
まず、図３Ａに示すように、表面が下方に向き且つ裏面が上方に向くように基板１０を配置し、基板１０の裏面に配置された素子用電極１２にフリップチップ実装により半導体素子４０を搭載する。すなわち、バンプ４５を介して、基板１０の素子用電極１２と半導体素子４０とを接続する。
次に、図３Ｂに示すように、本体部８１と本体部８１から立ち上がる突起部８２とを有する金属板８０を用意し、基板１０の裏面に配置された端子用電極１３に突起部８２を接合することで、金属板８０を基板１０の裏面側に搭載する。突起部８２と基板１０の端子用電極１３とは、例えば、半田や導電性ペーストを用いて、接合される。金属板８０の材料としては、例えば、銅等の金属が用いられる。金属板８０は、本体部８１及び突起部８２の他に、本体部８１において突起部８２を囲む領域から立ち上がる外縁部８３をさらに有する。金属板８０は、例えば、金属平板にハーフエッチングを施すことで、形成される。金属板８０を形成する工程については、後述する。
次に、図３Ｃに示すように、基板１０を上下反転し、基板１０の表面にワイヤボンディングにより半導体素子２０を搭載する。すなわち、ボンディングワイヤ２１を介して、回路パターン１１の接点パッド（不図示）と半導体素子２０とを接続する。
次に、図３Ｄに示すように、金属板８０の外縁部８３に金型８５を組み合わせることで、金型８５と金属板８０との間に空間を形成する。
次に、図３Ｅに示すように、金型８５と金属板８０との間の空間に封止樹脂７５を充填する。これにより、封止樹脂７５が基板１０の裏面と金属板８０の本体部８１との間に充填され、基板１０、素子用電極１２、半導体素子４０、端子用電極１３及び突起部８２が封止樹脂７５により封止される。このとき、後述する、突起部８２の裾引き部８２１が封止樹脂７５により覆われる。また、封止樹脂７５が基板１０の表面と金型８５との間に充填され、半導体素子２０及びボンディングワイヤ２１が封止樹脂７５により封止される。
次に、図３Ｆに示すように、金属板８０の外縁部８３から金型８５を取り外す。
次に、図３Ｇに示すように、本体部８１のうち平面視で突起部８２と重なる部分を残すように本体部８１をエッチングすることで、電極端子５０を形成する。すなわち、端子用電極１３に接続され且つ封止樹脂７５に側面が覆われた基端部５１と、基端部５１と一体的に形成され且つ封止樹脂７５の表面から突出する先端部５２とを有する電極端子５０が形成される。このとき、電極端子５０の先端部５２側に向かって径が広くなる裾引き部５１１が電極端子５０の基端部５１に形成され、裾引き部５１１の斜面５１１ａが凹曲面状に形成される。また、図３Ｇに示すように、本体部８１のうち平面視で半導体素子４０と重なる部分を残すように本体部８１をエッチングすることで、半導体素子４０の背面４１ａを覆う放熱板６０を電極端子５０と共に形成する。共通の金属板８０から放熱板６０が電極端子５０と共に形成されることで、放熱板６０の、基板１０とは反対側の面と、電極端子５０の先端部５２の、基板１０とは反対側の面とが同一平面上に揃えられた状態となる。
次に、図３Ｈに示すように、基板１０及び封止樹脂７５をブレード９０により切断することで、基板１０を個片に分離する。
このようにして、図３Ｉに示すように、半導体装置１が製造される。
［金属板を形成する工程］
図４Ａ～図４Ｃは、金属板８０を形成する工程の一例を示す説明図である。金属板８０を形成する工程は、例えば、突起部８２と基板１０の端子用電極１３とを接合する工程（つまり、図３Ｂに示す工程）の前に、実行される。
まず、図４Ａに示すように、金属平板１００の表面及び裏面に塗布された感光性レジストに対して露光及び現像等を施すことで、開口部を有さないレジスト層１０１、及び開口部を有するレジスト層１０２を形成する。
次に、図４Ｂに示すように、レジスト層１０２をマスクとして、金属平板１００の裏面側から突起部８２となる部分以外の部分にハーフエッチングを施すことで、本体部８１、突起部８２及び外縁部８３を形成する。このとき、突起部８２の本体部８１側に、本体部８１側に向かって径が広くなり、且つ斜面（側面）が凹曲面である裾引き部８２１が形成される。裾引き部８２１は、上述の図３Ｅに示す工程において、封止樹脂７５で覆われる部分である。
次に、図４Ｃに示すように、レジスト層１０１、１０２を剥離する。このようにして、金属板８０が形成される。
ところで、半導体装置では、ＳＡＰ法を用いて電極端子５０が形成されることがある。ＳＡＰ法を用いて電極端子５０を形成する場合、封止樹脂７５にビアホールが形成される。半導体装置では、封止樹脂７５に形成されるビアホールのアスペクト比が高くなる傾向にある。ビアホールのアスペクト比が高くなると、めっき等の導電性材料がビアホールに完全に充填されない場合があり、仮に導電性材料がビアホールに充填されたとしても、充填にかかる時間が長くなる場合がある。また、電解液に対する耐性が比較的に低い半導体素子２０及び半導体素子４０にＳＡＰ法のようなウェットプロセスが適用されると、半導体素子２０及び半導体素子４０が損傷する虞がある。
そこで、半導体装置１の製造方法では、図３Ａ～図３Ｉに示したように、金属板８０を用いて、電極端子５０を形成する。これにより、半導体装置１の製造方法は、ＳＡＰ法を用いた従来手法と比較して、電極端子５０の形成にかかる時間を短縮することができ、半導体素子２０及び半導体素子４０の損傷のリスクを回避することができる。
以上のように、実施例に係る半導体装置１の製造方法は、基板１０の裏面に配置された素子用電極１２に半導体素子４０を搭載する。次に、当該製造方法は、本体部８１と本体部８１から立ち上がる突起部８２とを有する金属板８０を用意する。次に、当該製造方法は、基板１０の裏面に配置された端子用電極１３に突起部８２を接合することで、金属板８０を基板１０の裏面側に搭載する。次に、当該製造方法は、基板１０の裏面と金属板８０の本体部８１との間に封止樹脂７５を充填し、半導体素子４０及び突起部８２を封止樹脂７５により封止する。そして、当該製造方法は、本体部８１のうち平面視で突起部８２と重なる部分を残すように本体部８１をエッチングすることで、電極端子５０を形成する。電極端子５０は、端子用電極１３に接続され且つ封止樹脂７５に側面が覆われた基端部５１と、基端部５１と一体的に形成され且つ封止樹脂７５の表面から突出する先端部５２とを有する。これにより、実施例に係る半導体装置１の製造方法は、ＳＡＰ法を用いることなく電極端子５０を形成することができる。このため、実施例に係る半導体装置１の製造方法によれば、電極端子５０の形成にかかる時間を短縮することができ、半導体素子の損傷のリスクを回避することができる。
また、実施例に係る半導体装置１の製造方法において、金属板８０は、本体部８１において突起部８２を囲む領域から立ち上がる外縁部８３をさらに有する。そして、当該製造方法において、封止する工程は、金属板８０の外縁部８３に金型８５を組み合わせることで、金型８５と金属板８０との間に空間を形成する。そして、封止する工程は、金型８５と金属板８０との間の空間に封止樹脂７５を充填する。このため、当該製造方法によれば、金属板８０を封止樹脂７５の受け皿として利用して、封止樹脂７５による封止を効率的に行うことができる。
また、実施例に係る半導体装置１の製造方法において、金属板８０を用意する工程は、金属平板１００の一方の面側から突起部８２となる部分以外の部分にハーフエッチングを施すことで金属板８０を形成する。このため、当該製造方法によれば、ハーフエッチングにより、効率的に金属板８０を形成することができる。
また、実施例に係る半導体装置１の製造方法において、電極端子５０を形成する工程は、本体部８１のうち平面視で半導体素子４０と重なる部分を残すように本体部８１をエッチングすることで、半導体素子４０の背面４１ａを覆う放熱板６０を電極端子５０と共に形成する。このため、当該製造方法によれば、効率的に放熱板６０を形成することができる。
また、実施例に係る半導体装置１において、電極端子５０は、基端部５１と、先端部５２とを有する。基端部５１は、基板１０の端子用電極１３に接続され且つ側面５１ａが封止樹脂７０で覆われる。先端部５２は、基端部５１と一体的に形成され且つ封止樹脂７０に覆われずに封止樹脂７０の表面７０ａから突出する。先端部５２は、基端部５１側に向かって径が広くなる裾引き部５２２を有する。裾引き部５２２の斜面（側面）５２２ａは、凹曲面である。基端部５１は、先端部５２側に向かって径が広くなる裾引き部５１１を有する。裾引き部５１１の斜面（側面）５１１ａは、凹曲面である。このため、実施例に係る半導体装置１によれば、電極端子５０がＰＣＢに接続される場合に、封止樹脂７０に対する応力の集中が裾引き部５１１の斜面５１１ａにおける凹曲面によって抑制される。結果として、封止樹脂７０にクラックが発生することを回避することができる。
［変形例］
上記実施例では、放熱板６０と、複数の電極端子５０とが独立している例を示したが、開示技術はこれに限られない。例えば、放熱板６０は、図５に示すように、複数の電極端子５０のうち半導体素子４０と隣り合う電極端子５０に連結されてもよい。図５は、変形例における放熱板６０の構成の一例を示す図である。変形例における放熱板６０は、半導体素子４０と隣り合う電極端子５０を介して基板１０と電気的に接続されている。これにより、放熱板６０をグランド端子や電源用端子として利用することが可能となる。
１０ 基板
１２ 素子用電極
１３ 端子用電極
４０ 半導体素子
４１ 熱伝導性シート
４１ａ 背面
５０ 電極端子
５１ 基端部
５１１ 裾引き部
５１１ａ 斜面
５２ 先端部
５２２ 裾引き部
５２２ａ 斜面
６０ 放熱板
７０、７５ 封止樹脂
８０ 金属板
８１ 本体部
８２ 突起部
８２１ 裾引き部
８３ 外縁部
８５ 金型

Claims (4)

  1. 基板の第１の面に配置された第１の電極に半導体素子を搭載する工程と、
    本体部と前記本体部から立ち上がる突起部とを有する金属板を用意する工程と、
    前記基板の第１の面に配置された第２の電極に前記突起部を接合することで、前記金属板を前記基板の第１の面側に搭載する工程と、
    前記基板の第１の面と前記金属板の前記本体部との間に封止樹脂を充填し、前記半導体素子及び前記突起部を前記封止樹脂により封止する工程と、
    前記本体部のうち平面視で前記突起部と重なる部分を残すように前記本体部をエッチングすることで、前記第２の電極に接続され且つ前記封止樹脂に側面が覆われた基端部と、前記基端部と一体的に形成され且つ前記封止樹脂の表面から突出する先端部とからなる電極端子を形成する工程と、
    を含み、
    前記金属板は、前記本体部において前記突起部を囲む領域から立ち上がる外縁部をさらに有し、
    前記封止する工程は、前記金属板の前記外縁部に金型を組み合わせることで、前記金型と前記金属板との間に空間を形成し、前記金型と前記金属板との間の空間に前記封止樹脂を充填することを特徴とする半導体装置の製造方法。
  2. 前記金属板を用意する工程は、金属平板の一方の面側から前記突起部となる部分以外にハーフエッチングを施すことで前記金属板を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記金属板を形成する工程において、前記突起部の前記本体部側に、前記本体部側に向かって径が広くなり、且つ斜面が凹曲面である裾引き部を形成し、
    前記封止樹脂により封止する工程において、前記封止樹脂で前記裾引き部を覆うことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記電極端子を形成する工程は、前記本体部のうち平面視で前記半導体素子と重なる部分を残すように前記本体部をエッチングすることで、前記半導体素子の背面を覆う放熱板を前記電極端子と共に形成することを特徴とする請求項１～３のいずれか一つに記載の半導体装置の製造方法。
JP2018192981A 2018-10-11 2018-10-11 半導体装置の製造方法 Active JP7161904B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018192981A JP7161904B2 (ja) 2018-10-11 2018-10-11 半導体装置の製造方法
US16/594,174 US10964553B2 (en) 2018-10-11 2019-10-07 Manufacturing method of semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018192981A JP7161904B2 (ja) 2018-10-11 2018-10-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020061503A JP2020061503A (ja) 2020-04-16
JP7161904B2 true JP7161904B2 (ja) 2022-10-27

Family

ID=70162344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018192981A Active JP7161904B2 (ja) 2018-10-11 2018-10-11 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10964553B2 (ja)
JP (1) JP7161904B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100224970A1 (en) 2009-03-09 2010-09-09 Asat Ltd. Leadless integrated circuit package having standoff contacts and die attach pad
US20120061814A1 (en) 2010-09-14 2012-03-15 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe Interposer Over Semiconductor Die and TSV Substrate for Vertical Electrical Interconnect
JP2014049476A (ja) 2012-08-29 2014-03-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP2018037504A (ja) 2016-08-31 2018-03-08 新光電気工業株式会社 リードフレーム及び電子部品装置とそれらの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090170241A1 (en) 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
US9202715B2 (en) * 2010-11-16 2015-12-01 Stats Chippac Ltd. Integrated circuit packaging system with connection structure and method of manufacture thereof
US10141197B2 (en) * 2016-03-30 2018-11-27 Stmicroelectronics S.R.L. Thermosonically bonded connection for flip chip packages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100224970A1 (en) 2009-03-09 2010-09-09 Asat Ltd. Leadless integrated circuit package having standoff contacts and die attach pad
US20120061814A1 (en) 2010-09-14 2012-03-15 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe Interposer Over Semiconductor Die and TSV Substrate for Vertical Electrical Interconnect
JP2014049476A (ja) 2012-08-29 2014-03-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP2018037504A (ja) 2016-08-31 2018-03-08 新光電気工業株式会社 リードフレーム及び電子部品装置とそれらの製造方法
CN107799475A (zh) 2016-08-31 2018-03-13 新光电气工业株式会社 引线框架和电子部件装置

Also Published As

Publication number Publication date
US20200118837A1 (en) 2020-04-16
JP2020061503A (ja) 2020-04-16
US10964553B2 (en) 2021-03-30

Similar Documents

Publication Publication Date Title
TWI459513B (zh) 半導體封裝及其製作方法
JP6605382B2 (ja) 半導体装置及び半導体装置の製造方法
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JP4183199B2 (ja) 半導体パッケージ及びその製造方法
US20070001297A1 (en) Circuit substrate
JP2005101268A (ja) 半導体装置の製造方法
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
TWI479580B (zh) 四方平面無導腳半導體封裝件及其製法
KR101680428B1 (ko) 반도체 패키지 제조용 ncf 및 이의 제조 방법, ncf를 이용한 반도체 패키지 제조 방법
JP6758151B2 (ja) ダイパッド、半導体装置、および、半導体装置の製造方法
US11302623B2 (en) Electronic device
JP2005019522A (ja) 半導体装置及びその製造方法
JP7161904B2 (ja) 半導体装置の製造方法
JP4312616B2 (ja) 半導体装置
JP2004207276A (ja) 回路装置およびその製造方法
US11552004B2 (en) Wiring structure having stacked first and second electrodes
US11452210B2 (en) Wiring substrate and electronic device
JP7154818B2 (ja) 半導体装置および半導体装置の製造方法
JP4620994B2 (ja) 半導体装置
JP4305674B2 (ja) 半導体装置
JP5289921B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP2002280408A (ja) 半導体装置
JP3863816B2 (ja) 回路装置
JP2024099856A (ja) 半導体装置、および、半導体装置の製造方法
JP3913622B2 (ja) 回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221017

R150 Certificate of patent or registration of utility model

Ref document number: 7161904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150