JP2018037504A - リードフレーム及び電子部品装置とそれらの製造方法 - Google Patents

リードフレーム及び電子部品装置とそれらの製造方法 Download PDF

Info

Publication number
JP2018037504A
JP2018037504A JP2016168847A JP2016168847A JP2018037504A JP 2018037504 A JP2018037504 A JP 2018037504A JP 2016168847 A JP2016168847 A JP 2016168847A JP 2016168847 A JP2016168847 A JP 2016168847A JP 2018037504 A JP2018037504 A JP 2018037504A
Authority
JP
Japan
Prior art keywords
lead frame
electrode
metal plate
electronic component
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016168847A
Other languages
English (en)
Other versions
JP6770853B2 (ja
JP2018037504A5 (ja
Inventor
真太郎 林
Shintaro Hayashi
真太郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016168847A priority Critical patent/JP6770853B2/ja
Priority to CN201710762410.3A priority patent/CN107799475B/zh
Priority to US15/690,532 priority patent/US10008437B2/en
Priority to TW106129739A priority patent/TWI741021B/zh
Publication of JP2018037504A publication Critical patent/JP2018037504A/ja
Publication of JP2018037504A5 publication Critical patent/JP2018037504A5/ja
Application granted granted Critical
Publication of JP6770853B2 publication Critical patent/JP6770853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】生産効率よく製造できると共に、接続の信頼性の高い端子部を備えた新規な構造のリードフレームを提供する。【解決手段】上端と下端とを備えた柱状の電極１４ａと、電極の下端から側面にかけて形成された金属めっき層４２とを備えた端子部１４を有するリードフレーム１と、リードフレーム１に搭載され、端子部１４の上端に接続された電子部品５０と、リードフレーム１及び電子部品５０を封止する封止樹脂６０とを有し、封止樹脂６０に端子部１４の上端が埋設されると共に、封止樹脂６０から端子部１４の下端と側面の一部が突出し、封止樹脂６０から金属めっき層４２が露出しているリードフレームとする。【選択図】図１２

Description

本発明は、リードフレーム及び電子部品装置とそれらの製造方法に関する。
従来、半導体チップなどの電子部品を実装するためのリードフレームがある。そのようなリードフレームでは、ダイパッドの上に搭載された半導体チップが周囲のリードにワイヤによって接続され、半導体チップ及びワイヤが封止樹脂で封止される。
特開２０１１−２９３３５号公報
後述する予備的事項の欄で説明するように、リードフレームを使用する電子部品装置の製造方法では、銅板を下面側からウェットエッチングしてダイパッド部及び複数の端子部を個々に分離する工程がある（図３（ｂ）及び（ｃ））。
このとき、銅板のエッチング量が比較的多いため、エッチングの処理時間が長くなり、生産効率が悪い課題がある。
また、端子部が狭ピッチ化されて下面の面積が小さくなると、はんだとの接触面積が小さくなるため、実装基板との接続強度が十分に得られなくなる。
生産効率よく製造できると共に、接続の信頼性の高い端子部を備えた新規な構造のリードフレーム及び電子部品装置とそれらの製造方法を提供することを目的とする。
以下の開示の一観点によれば、金属板の上面の突出部と、前記金属板の下面の突出部とを備えた柱状の電極と、前記電極の下端から側面にかけて形成された金属めっき層とを備えた端子部を有するリードフレームが提供される。
また、その開示の他の観点によれば、上端と下端とを備えた柱状の電極と、前記電極の下端から側面にかけて形成された金属めっき層とを備えた端子部を有するリードフレームと、前記リードフレームに搭載され、前記端子部の上端に接続された電子部品と、前記リードフレーム及び前記電子部品を封止する封止樹脂とを有し、前記封止樹脂に前記端子部の上端が埋設されると共に、前記封止樹脂から前記端子部の下端と側面の一部が突出し、前記封止樹脂から前記金属めっき層が露出している電子部品装置が提供される。
また、その開示の他の観点によれば、金属板の上面の突出部と前記金属板の下面の突出部とを備えた柱状の電極を形成する工程と、前記電極の下端から側面にかけて金属めっき層を形成して、前記電極と前記金属めっき層を備えた端子部を得る工程とを有するリードフレームの製造方法が提供される。
以下の開示によれば、リードフレームでは、金属板の上面の突出部と金属板の下面の突出部とを備えた柱状の電極が形成されている。さらに、電極の下端から下面にかけて金属めっき層が形成されている。電極と金属めっき層とにより端子部が形成される。
リードフレームの複数の端子部は金属板の連結部によって連結されている。リードフレームを使用して電子部品装置を構築する際に、連結部が下面側から貫通加工されて端子部が個々に分離される。
金属めっき層が電極の下端から側面にかけて形成されているため、端子部をはんだで実装基板に接続する際に、はんだとの接触面積が大きくなる。これにより、電子部品装置の端子部と実装基板との接続強度を高くすることができ、十分な信頼性を得ることができる。
また、金属板の下面側にも凹部を形成して電極を形成するため、連結部の厚みを薄くすることができる。よって、連結部を下面側からウェットエッチングで貫通加工して電極を分離する際に、エッチングの処理時間が短くなり、生産効率を向上させることができる。
図１（ａ）〜（ｃ）は予備的事項のリードフレームを使用した電子部品装置の製造方法を示す断面図（その１）である。 図２（ａ）〜（ｃ）は予備的事項のリードフレームを使用した電子部品装置の製造方法を示す断面図（その２）である。 図３（ａ）〜（ｃ）は予備的事項のリードフレームを使用した電子部品装置の製造方法を示す断面図（その３）である。 図４（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す断面図（その１）である。 図５（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す断面図及び平面図（その２）である。 図６（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す断面図（その３）である。 図７（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す断面図及び平面図（その４）である。 図８（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す断面図（その５）である。 図９は第１実施形態のリードフレームの製造方法を示す断面図（その６）である。 図１０は第１実施形態のリードフレームを示す断面図である。 図１１（ａ）及び（ｂ）は第１実施形態の電子部品装置の製造方法を示す断面図及び部分平面図（その１）である。 図１２（ａ）及び（ｂ）は第１実施形態の電子部品装置の製造方法を示す断面図（その２）である。 図１３は第１実施形態の電子部品装置の製造方法を示す断面図（その３）である。 図１４は第１実施形態の電子部品装置を示す断面図である。 図１５（ａ）は図１４の電子部品装置の端子部が実装基板にはんだで接続された様子を示す断面図、図１５（ｂ）は比較例である。 図１６（ａ）及び（ｂ）は第２実施形態のリードフレームの製造方法を示す断面図及び平面図（その１）である。 図１７（ａ）及び（ｂ）は第２実施形態のリードフレームの製造方法を示す断面図及び平面図（その２）である。 図１８は第２実施形態のリードフレームの製造方法を示す断面図（その３）である。 図１９は第２実施形態の電子部品装置の製造方法を示す断面図である。 図２０は第２実施形態の電子部品装置を示す断面図である。 図２１は第３実施形態のリードフレームを示す断面図である。 図２２は第３実施形態の電子部品装置の製造方法を示す断面図である。 図２３は第３実施形態の電子部品装置を示す断面図である。 図２４は第４実施形態の電子部品装置を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。
図１及び図２は、予備的事項に係るリードフレームを説明するための図である。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない技術内容を含む。
予備的事項に係るリードフレームの製造方法では、図１（ａ）に示すように、まず、銅板１００を用意する。銅板１００には、ダイパッド形成領域Ａとその周囲の端子形成領域Ｂとが画定されている。
次いで、図１（ｂ）に示すように、銅板１００の上面に、開口部１１０ａが設けられた第１レジスト層１１０を形成する。さらに、銅板１００の下面の全体に第２レジスト層１３０を形成して下面を保護する。
銅板１００のダイパッド形成領域Ａは、第1レジスト層１１０の開口部１１０ａ内に配置される。銅板１００の端子形成領域Ｂでは、端子部が配置される部分に第1レジスト層１１０のパターンが島状に配置される。
続いて、図１（ｃ）に示すように、第１レジスト層１１０の開口部１１０ａを通して銅板１００を厚みの途中までウェットエッチングして凹部Ｃを形成する。例えば、銅板１００の厚みが１２０μｍ程度の場合は、凹部Ｃの深さは９０μｍ程度に設定される。
その後に、図２（ａ）に示すように、第１レジスト層１１０及び第２レジスト層１３０を除去する。
銅板１００の表面側に凹部Ｃを形成することにより、ダイパッド部１２０とその周囲に配置される端子部１４０とが繋がった状態で区画される。
次いで、図２（ｂ）に示すように、銅板１００の上に、端子部１４０の上面に開口部１６０ａが設けられた第１めっきレジスト層１６０を形成する。また、銅板１００の下に、端子部１４０の下面になる部分に開口部１８０ａが設けられた第２めっきレジスト層１８０を形成する。
そして、同じく図２（ｂ）に示すように、銅板１００をめっき給電経路に利用する電解めっきにより、第１めっきレジスト層１６０の開口部１６０ａ内に第１金属めっき層２００を形成する。また同様に、第２めっきレジスト層１８０の開口部１８０ａ内に第２金属めっき層２２０を形成する。
その後に、図２（ｃ）に示すように、第１めっきレジスト層１６０及び第２めっきレジスト層１８０を除去する。
次いで、図３（ａ）に示すように、銅板１００のダイバッド部１２０の上に半導体チップ３００をフェイスアップで搭載する。さらに、半導体チップ３００の接続端子と、銅板１００の端子部１４０の上面の第１金属めっき層２００とをワイヤＷによって接続する。
続いて、図３（ｂ）に示すように、銅板１００、半導体チップ３００、端子部１４０及びワイヤＷを封止する封止樹脂４００を形成する。
その後に、図３（ｃ）に示すように、銅板１００の下面の第２金属めっき層２２０をマスクにして銅板１００を下面からウェットエッチングする。銅板１００の下面からのエッチング面が銅板１００の凹部Ｃに連通するまでエッチングが行われる。
これにより、銅板１００が貫通加工されてパターン化され、ダイパッド部１２０及びその周囲の端子部１４０が個々に分離される。端子部１４０は上面に第１金属めっき層２００を備え、下面に第２金属めっき層２２０を備えて形成される。第１金属めっき層２００及び第２金属めっき層２２０として、コンタクト層として機能するニッケル層／パラジウム層／金層が形成される。
以上により、ダイパッド部１２０の上に半導体チップ３００が搭載され、ワイヤＷによって半導体チップ３００が端子部１４０に電気的に接続された電子部品装置５００が構築される。
前述したように、銅板１００の厚みが１２０μｍで、凹部Ｃの深さが９０μｍの場合は、図３（ｃ）の工程での銅板１００のエッチング量は３０μｍである。このように、図３（ｃ）の工程での銅板１００の下面からのエッチング量が比較的多いため、エッチングの処理時間が長くなり、生産効率が悪い課題がある。
凹部Ｃの深さを深くすることにより、図３（ｃ）の工程での銅板１００の下面からのエッチング量を減らすことができる。しかし、端子部１４０同士の距離が狭い場合、端子部１４０間の凹部が広くなり、端子部１４０の上面の面積が十分に確保できなくなる。
また、電子部品装置５００の端子部１４０をはんだで実装基板に接続する際には、端子部１４０の下側の第２金属めっき層２２０のみにはんだが形成される。端子部１４０の側面には銅酸化物が露出しているため、はんだの濡れ性が得られないからである。
特に端子部１４０が狭ピッチ化されて下面の面積が小さくなると、第２金属めっき層２２０とはんだとの接触面積が小さくなるため、電子部品装置５００と実装基板との接続強度が十分に得られなくなる。
以下に説明する実施形態のリードフレームでは、前述した課題を解消することができる。
（第１実施形態）
図４〜図９は第１実施形態のリードフレームの製造方法を説明するための図、図１０は実施形態のリードフレームを示す図、図１１〜図１５は第１実施形態の電子部品装置を説明するための図である。
以下、リードフレーム及び電子部品装置の製造方法を説明しながら、リードフレーム及び電子部品装置の構造について説明する。
第１実施形態のリードフレームの製造方法では、まず、図４（ａ）に示すように、金属板１０を用意する。
金属板１０の好適な一例としては、銅合金からなる銅板が使用される。あるいは、４２アロイ（４２％ニッケル（Ｎｉ）−鉄（Ｆｅ））などのリードフレームとして使用できる各種の金属板を使用することができる。金属板１０の厚みは、例えば１２０μｍ程度である。
金属板１０には、ダイパッド形成領域Ａとその周囲の端子形成領域Ｂとが画定されている。リードフレームとなる一枚の金属板１０に複数の製品領域が格子状に設けられている。各製品領域に、ダイパッド形成領域Ａと端子形成領域Ｂとが設けられている。
次いで、図４（ｂ）に示すように、金属板１０の上面に第１レジスト層２１を形成し、下面に第２レジスト層２２を形成する。第1レジスト層２１及び第２レジスト層２２として、ドライフィルムレジスト又は液状レジストが使用される。
さらに、金属板１０の上面の第１レジスト層２１をフォトリソグラフィに基づいて露光、現像を行う。これにより、図５（ａ）に示すように、第１レジスト層２１がパターン化されて開口部２１ａが形成される。
図５（ｂ）は図５（ａ）の部分縮小平面図である。図５（ａ）の断面図は図５（ｂ）の平面図のＩ−Ｉに沿った断面に相当する。他の図面についても同様である。
図５（ｂ）の部分縮小平面図を加えて参照すると、第１レジスト層２１のパターンは、金属板１０の端子形成領域Ｂの各端子部になる部分に島状に配置される。そして、金属板１０のダイパッド形成領域Ａは、第１レジスト層２１の開口部２１ａに一括して露出した状態となっている。
また同様に、金属板１０の下面の第２レジスト層２２をフォトリソグラフィに基づいて露光、現像を行う。これにより、図５（ａ）に示すように、第２レジスト層２２がパターン化されて開口部２２ａが形成される。
第２レジスト層２２のパターンは、金属板１０のダイパッド形成領域Ａに一括して配置され、端子形成領域Ｂの各端子部になる部分に島状に配置される。
端子形成領域Ｂでは、第1レジスト層２１のパターンと第２レジスト層２２のパターンとが対応する位置に配置される。
続いて、図６（ａ）に示すように、金属板１０の両面側の第１レジスト層２１の開口部２１ａ及び第２レジスト層２２の開口部２２ａを通して、金属板１０を両側から厚みの途中までウェットエッチングする。
金属板１０として銅板を使用する場合は、エッチング液として、塩化第二鉄溶液、又は塩化第二銅溶液などが使用される。エッチング装置としては、スプレーエッチング装置が好適に使用される。
このとき、金属板１０の上面からのエッチング深さが、下面からのエッチング深さよりも深くなるように設定される。そのようなエッチングを行うには、図６（ｂ）の模式図に示すように、金属板１０の上面側では、エッチング領域に第１レジスト層２１の一括した開口部２１ａを配置する。一方、金属板１０の下面側では、エッチング領域に第２レジスト層２２のパターンを島状又はメッシュ状に配置して開口率を小さくする。
これにより、金属板１０の上面側では、エッチャントの供給が多くなってエッチングレートが高くなる。一方、金属板１０の下面側では、エッチャントの供給が少なくなるためエッチングレートが低くなる。
あるいは、スプレーエッチング装置によって金属板１０の両面をエッチングする際に、金属板１０の上面及び下面に供給されるエッチング液の圧力などの条件を調整することにより、金属板１０の上面側のエッチングレートを高くすることができる。
図７（ａ）には、図６（ａ）の金属板１０から第１レジスト層２１及び第２レジスト層２２が除去された状態が示されている。
図７（ａ）に示すように、金属板１０の上面のダイパッド形成領域Ａでは、金属板１０の上面から厚みの途中までエッチングされて第１凹部Ｃ１が形成される。また、金属板１０の下面のダイパッド形成領域Ａは、上記した図６（ａ）の第２レジスト層２２で保護されているため、エッチングされずに残される。
これにより、金属板１０に第１凹部Ｃ１の底板からなるダイパッド部１２が区画される。
また、金属板１０の上面の端子形成領域Ｂでは、金属板１０の上面から厚みの途中までエッチングされて第２凹部Ｃ２が形成される。
また、金属板１０の下面の端子形成領域Ｂでは、金属板１０の下面から厚みの途中までエッチングされて第３凹部Ｃ３が形成される。図７（ｂ）の部分縮小平面図を加えて参照すると、第２凹部Ｃ２と第３凹部Ｃ３は、平面視で重なる領域に対応して配置される。
このようにして、第１凹部Ｃ１、第２凹部Ｃ２及び第３凹部Ｃ３によって金属板１０の両面がパターン化されて、ダイパッド部１２及び複数の電極１４ａの各パターンが区画される。図７（ｂ）の例では、複数の電極１４ａは金属板１０の両面に円柱状に区画される。
電極１４ａは金属板１０の連結部１６の上面から上側に突出する突出部Ｅ１と、金属板１０の連結部１６の下面から下側に突出する突出部Ｅ２とを備えている。
あるいは、電極１４ａに引き出し配線が繋がったリード配線部を区画してもよい。
また、ダイパッド部１２は、一例として、平面視で矩形状に形成される。
また、上面側の第１凹部Ｃ１及び第２凹部Ｃ２と、下面側の第３凹部Ｃ３との間に金属板１０の薄板部分が残されて連結部１６となる。
そして、ダイパッド部１２と電極１４ａとが連結部１６で連結されている。また、複数の電極１４ａが連結部１６で連結されている。
以上のように、金属板１０の上面の突出部Ｅ１と金属板１０の下面の突出部Ｅ２とを備えた柱状の電極１４ａを形成する。ダイパッド部１２と複数の電極１４ａとが連結部１６で連結した状態で区画される。
例えば、金属板１０の厚みが１２０μｍの場合は、上面側の第１凹部Ｃ１及び第２凹部Ｃ２の深さＥ１は９０μｍ程度に設定され、下面側の第３凹部Ｃ３の深さＥ２は１０μｍ〜２０μｍ程度に設定される。
このように、本実施形態では、金属板１０の上面から第１凹部Ｃ１及び第２凹部Ｃ２を形成するだけではなく、金属板１０の下面から第３凹部Ｃ３を予め形成している。これにより、後述するように、金属板１０の薄板部からなる連結部１６をエッチングして電極１４ａを個々に分離する際に、予備的事項の構造よりもエッチング量を減らすことができる。
金属板１０の下面の第３凹部Ｃ３は、金属板１０の上面の第1凹部Ｃ１及び第２凹部Ｃ２と同時に形成するため、工程の増加にはならない。
次いで、図８（ａ）に示すように、図７（ａ）の構造体の上面に第１めっきレジスト層３１を形成し、下面に第２めっきレジスト層３２を形成する。第１めっきレジスト層３１及び第２めっきレジスト層３２の形成方法としては、第1〜第３凹部Ｃ１〜Ｃ３が形成された金属板１０を液状レジストに浸漬させて、金属板１０の両面にレジストを付着させる。
あるいは、電着レジストにより、第１めっきレジスト層３１及び第２めっきレジスト層３２を形成してもよい。
さらに、図８（ｂ）に示すように、金属板１０の上面の第１めっきレジスト層３１をフォトリソグラフィに基づいて露光、現像を行う。これにより、第１めっきレジスト層３１がパターン化されて開口部３１ａが形成される。第１めっきレジスト層３１の開口部３１ａは、電極１４ａの上面に配置され、電極１４ａの上面が露出した状態となる。
続いて、金属板１０の下面の第２めっきレジスト層３２をフォトリソグラフィに基づいて露光、現像を行う。これにより、第２めっきレジスト層３２がパターン化されて開口部３２ａが形成される。
第２めっきレジスト層３２の開口部３２ａは、電極１４ａの下面Ｓ１及び側面下部Ｓ２と、ダイパッド部１２の下面及び側面とを露出するように配置される。
次いで、図９に示すように、ダイパッド部１２及び電極１４ａが区画された金属板１０をめっき給電経路に利用して電解めっきを施す。これにより、第１めっきレジスト層３１の開口部３１ａ内の電極１４ａの上面に第１金属めっき層４０が形成される。
また、第２めっきレジスト層３２の開口部３２ａから露出する電極１４ａの下面Ｓ１及び側面下部Ｓ２と、ダイパッド１２の下面及び側面とに、第２金属めっき層４２が形成される。このように、電極１４ａの下端から側面にかけて第２金属めっき層４２を形成する。
これにより、電極１４ａと、電極１４ａの上面に形成された第１金属めっき層４０と、電極１４ａの下面Ｓ１及び側面下部Ｓ２に形成された第２金属めっき層４２とにより、端子部１４が構築される。
このように、本実施形態では、金属板１０に電極１４ａを区画する際に、上面側だけではなく下面側からもエッチングするため、電極１４ａの側面下部Ｓ２にも第２金属めっき層４２を形成することができる。
第１金属めっき層４０及び第２金属めっき層４２の好適な一例としては、電極１４ａ側から順に、ニッケル（Ｎｉ）層／パラジウム（Ｐｄ）層／金（Ａｕ）層からなる積層膜が使用される。例えば、Ｎｉ層の厚みが１．０μｍであり、Ｐｄ層の厚みが０．０５μｍであり、Ａｕ層の厚みが０．０１μｍ〜０．０２μｍである。金層は、金（Ａｕ）・銀（Ａｇ）合金層であってもよい。
あるいは、電極１４ａ側から順に、（Ｎｉ）層／金（Ａｕ）層からなる積層膜を使用してもよい。
さらには、第１金属めっき層４０及び第２金属めっき層４２として、銀（Ａｇ）めっき層、又は錫（Ｓｎ）めっき層を使用してよい。
このように、第１金属めっき層４０及び第２金属めっき層４２は、金又は銀などの貴金属を含んで形成される。
その後に、図１０に示すように、図９の構造体から第１めっきレジスト層３１及び第２めっきレジスト層３２を除去する。
以上により、第１実施形態のリードフレーム１が得られる。
図１０に示すように、第１実施形態のリードフレーム１は、ダイパッド部１２と、その周囲に配置された端子部１４とを備えている。
リードフレーム１では、金属板１０の上面側に第1凹部Ｃ１及び第２凹部Ｃ２が形成され、下面側に第３凹部Ｃ３が形成されている。第３凹部Ｃ３は第２凹部Ｃ２に対応する位置に配置されている。また、第1凹部Ｃ１、第２凹部Ｃ２及び第３凹部Ｃ３は金属板１０の厚みの途中まで形成されている。
ダイパッド部１２は、金属板１０の第１凹部Ｃ１の底板からなる。第１凹部Ｃ１の底板は、上面側から厚みの途中までエッチングされた金属板１０の残りの部分である。ダイパッド１２は、金属板１０の連結部１６の下面から下側に突出して設けられている。
端子部１４は、金属板１０から形成された電極１４ａを備えている。端子部１４の電極１４ａは、金属板１０の上面側に形成された第１凹部Ｃ１及び第２凹部Ｃ２と、下面側から形成された第３凹部Ｃ３とによって区画されている。
電極１４ａは金属板１０の上面及び下面から突出して設けられている。電極１４ａは金属板１０の上面の突出部Ｅ１と、金属板１０の下面の突出部Ｅ２とを備えている。
また、上面側の一つの突出部Ｅ１に対応して下面側の一つの突出部Ｅ２が設けられることで、一つの電極１４ａが設けられている。
電極１４ａの一例では、柱状に突出して形成される。柱状の例としては、円柱状、又は角柱状などがある。
また、電極１４ａは、先端の径が基部の径（金属板１０側の径）よりも小さい円錐台状に突出して形成されていてもよい。
さらに、突出した電極１４ａの側面が曲面状に形成されていてもよい。この場合、電極１４ａの側面は、柱状に突出した電極１４ａの軸方向に湾曲した曲面状に形成される。
このようにして、金属板１０の上面及び下面から柱状に突出する一つの端子部１４が設けられている。
第1凹部Ｃ１と第３凹部Ｃ３との間、及び第２凹部Ｃ２と第３凹部Ｃ３との間に金属板１０の薄板部分が残されて連結部１６となっている。
ダイパッド部１２と端子部１４の電極１４ａとが連結部１６で繋がって連結されている。また、複数の端子部１４の電極１４ａが連結部１６で繋がって連結されている。
最外に配置された端子部１４の電極１４ａが連結部１６によって外枠（不図示）に繋がって支持されている。
端子部１４の電極１４ａの上部の側面、連結部１６の上面及びダイパッド部１２の上面は第１金属めっき層４０から露出している。
また、図１０の部分拡大断面図に示すように、端子部１４の電極１４ａの上面に第１金属めっき層４０が形成されている。また、端子部１４の電極１４ａの下面Ｓ１及び側面下部Ｓ２に第２金属めっき層４２が形成されている。
第２金属めっき層４２は、電極１４ａの下面Ｓ１を被覆する下面被覆部４２ａと、電極１４ａの側面下部Ｓ２を被覆する側面被覆部４２ｂとを有する。複数の端子部１４の間で第２金属めっき層４２は分離されて形成される。
このように、第２金属めっき層４２は、電極１４ａの下端から側面にかけて形成されている。
また、ダイパッド部１２の側面上部に連結部１６が連結されており、ダイパッド部１２の側面下部が連結部１６から下側に延びて配置されている。さらに、ダイパッド部１２の下面及び側面に第２金属めっき層４２が形成されている。ダイパッド部１２と端子部１４との間で第２金属めっき層４２は分離されて形成される。
後述するように、連結部１６が下面側からウェットエッチングにより貫通加工されて、ダイパッド部１６と端子部１４とが分離されると共に、各端子部１４が分離される。
本実施形態では、金属板１０の上面に第１、第２凹部Ｃ１，Ｃ２を形成すると同時に、金属板１０の下面にも予め第３凹部Ｃ３を形成して、連結部１６の厚みを薄くしている。
例えば、金属板１０の厚みが１２０μｍの場合、予備的事項で説明した方法では、銅板１００の連結部の厚みは３０μｍである。
これに対して、本実施形態では、金属板１０を上面側から９０μｍの深さでエッチングし、金属板１０の下面側から１０〜２０μｍの深さでエッチングしている。これにより、金属板１０の連結部１６の厚みが１０μｍ〜２０μｍ（１２０μ−（９０＋（１０μｍ〜２０μｍ））となり、エッチング量を減らすことができる。
よって、連結部１６をエッチングするときの処理時間が短くなるため、生産効率を向上させることができる。
また、本実施形態では、図１０の部分拡大図に示すように、リードフレーム１の端子部１４の電極１４ａの下面Ｓ１及び側面下部Ｓ２に第２金属めっき層４２が形成されている。
後述するように、図１０のリードフレーム１を使用して電子部品装置を構築する際に、端子部１４が個々に分離され、実装基板にはんだで接続される。このとき、端子部１４の第２金属めっき層４２の下面被覆部４２ａから側面被覆部４２ｂまではんだが形成される。よって、電子部品装置の端子部１４とはんだとの接触面積が大きくすることができる。
これにより、電子部品装置の端子部１４と実装基板との接続強度を高くすることができ、電子部品装置の信頼性の向上を図ることができる。
図１０の例では、端子部１４は島状に配置されているが（図７（ｂ））、端子部１４をパッドとし、パッドに引き出し配線が繋がったリード配線部を相互に分離して形成してもよい。
次に、図１０のリードフレーム１を使用して電子部品装置を構築する方法について説明する。
図１１（ａ）に示すように、表面に接続端子５２を備えた半導体チップ５０を用意する。そして、半導体チップ５０の接続端子５２を上側に向けて、半導体チップ５０の背面をリードフレーム１のダイパッド部１２の上に接着剤５４で固定する。
図１１（ｂ）の部分縮小平面図に示すように、半導体チップ５０は、四角状のダイパッド部１２の上に搭載され、複数の端子部１４に取り囲まれた状態となる。
半導体チップ５０は電子部品の一例であり、リードフレーム１のダイパッド部１２に各種の電子部品を搭載することができる。
続いて、図１２（ａ）に示すように、ワイヤボンディング法により、半導体チップ５０の接続端子５２とリードフレーム１の端子部１４の上端の第1金属めっき層４０とをワイヤＷで接続する。ワイヤＷとして、金、アルミニウム、又は銅などからなる金属線が使用される。
さらに、図１２（ｂ）に示すように、リードフレーム１の上に、半導体チップ５０、端子部１４及びワイヤＷを封止する封止樹脂６０を形成する。封止樹脂６０の一例としては、エポキシ樹脂などの絶縁樹脂が使用される。
このとき、ダイパッド部１２及び複数の端子部１４は連結部１６で相互に連結されている。このため、リードフレーム１の下面側には封止樹脂６０は形成されず、端子部１４の下側の第２金属めっき層４２は露出したままの状態となる。
次いで、図１２（ｂ）及び図１３に示すように、端子部１４の下面の第２金属めっき層４２をマスクにして、リードフレーム１の連結部１６を下面側からウェットエッチングする。連結部１６はウェットエッチングにより貫通加工されて封止樹脂６０の下面が露出する。このように、第２金属めっき層４２をマスクにして、金属板１０の下面をエッチングして、金属板１０を除去する。
これにより、図１３に示すように、ダイパッド部１２と端子部１４とが分離されると共に、複数の端子部１４が個々に分離される。
ダイパッド部１２と各端子部１４とは、封止樹脂６０によって一体化されているため、分離されても封止樹脂６０によって支持されて状態となる。
その後に、個々の製品が得られるように、封止樹脂６０及びリードフレーム１を切断する。一枚の金属板１０に格子状に配置された複数の製品領域が個々の製品領域に分割されて、個々の電子部品装置が得られる。
以上により、図１４に示すように、第１実施形態の電子部品装置２が得られる。
図１４に示すように、第１実施形態の電子部品装置２では、金属板１０から形成されたダイパッド部１２の上に、接続端子５２を上側に向けて半導体チップ５０の背面が接着剤５４で固定されている。ダイパッド部１２の周囲には複数の端子部１４が島状に分離されて配置されている。端子部１４は、上端と下端とを備え、柱状に設けられている。柱状の端子部１４の下端側が封止樹脂６０から下側に突出して設けられている。
図１４の部分拡大断面図を加えて参照すると、端子部１４は、電極１４ａと、電極１４ａの上面に形成された第１金属めっき層４０と、電極１４ａの下面Ｓ１及び側面下部Ｓ２に形成された第２金属めっき層４２とから形成される。
また、半導体チップ５０の接続端子５２と端子部１４の上面の第１金属めっき層４０とがワイヤＷで接続されている。また、半導体チップ５０、ワイヤＷ及び端子部１２の上部を封止する封止樹脂６０が形成されている。
端子部１４の上端及び側面上部が封止樹脂６０に埋設されている。そして、封止樹脂６０から端子部１４の下端と側面の一部が突出し、封止樹脂６０から第２金属めっき層４２が露出している。
電子部品装置２の端子部１４は、前述した図１０のリードフレーム１の連結部１６が第２金属めっき層４２をマスクにして下面側からウェットエッチングされて分離される。このとき、第２金属めっき層４２の側面被覆部４２ｂから露出する連結部１６が厚み方向に等方的にエッチングされる。
図１４の部分拡大断面図を参照すると、第２金属めっき層４２の側面被覆部４２ｂは薄膜のため、連結部１６のエッチング面１６ａが側面被覆部４２ｂの内面に回り込む。
このため、電極１４ａの側面下部Ｓ２に形成された第２金属めっき層４２の側面被覆部４２ｂと電極１４ａとの間に、ウェットエッチングにより形成された隙間ＣＬが形成される。
また、連結部１６のエッチング面１６ａが、第1凹部Ｃ１及び第２凹部Ｃ２の内面と交差する。これにより、端子部１４の電極１４ａの側面に、外側に突起する側面突起Ｐが形成されている。
また、ダイパッド部１２の側面に、電極１４ａの隙間ＣＬと同様な隙間が形成されている。
本実施形態では、第２金属めっき層４２の側面被覆部４２ｂの上端から連結部１６が等方的にエッチングされ、かつ、そのエッチング量が少ない。このため、電極１４ａの細りや第２金属めっき層４２の横方向への突出量を小さく抑えることができる。よって、本実施形態の電子部品装置２は、微細な端子部１４を狭ピッチで形成する際に有利である。
図１５には、図１４の電子部品装置２の端子部１４がマザーボードなどの実装基板７０の接続電極７２にはんだ７４によって接続された様子が示されている。図１５（ａ）に示すように、本実施形態の電子部品装置２では、はんだ７４は電子部品装置２の端子部１４の第２金属めっき層４２の下面被覆部４２ａから側面被覆部４２ｂまで形成される。
これにより、端子部１４の第２金属めっき層４２とはんだ７４との接触面積を大きく確保できる。このため、電子部品装置２の端子部１４とはんだ７４との接続強度を高くすることができ、信頼性の向上を図ることができる。
端子部１４の下端側と封止樹脂６０との境界部分において、電極１４ａの側面が第２金属めっき層４２の側面被覆部４２ｂ及び封止樹脂６０から露出している。電極１４ａの側面の露出部分には銅酸化物が形成されている。よって、電極１４ａの側面の露出部分により、はんだ７４の電極１４ａの側面への過剰な這い上がりを防止することができる。
電極１４ａの側面のはんだ７４の濡れ性が第２金属めっき層４２の側面被覆部４２ｂのはんだの濡れ性よりも低いため、はんだの這い上がりを防止することができる。
図１５（ｂ）の比較例に示すように、本実施形態と違って、電極１４ａの下面のみに第２金属めっき層４２が形成されている端子部１４ｘでは、電極１４ａの側面にははんだが形成されない。このため、特に端子部１４が狭ピッチ化されて面積が小さくなると、端子部１４ｘの第２金属めっき層４２とはんだ７４との接触面積が十分に得られない。
表面が金層などから形成される第２金属めっき層４２ははんだの濡れ性が得られ、電極１４ａ（銅）の露出部分は銅酸化物が形成されているため、はんだの濡れ性が得られないためである。
（第２実施形態）
図１６〜図１８は第２実施形態のリードフレームを説明するための図、図１９及び図２０は第２実施形態の電子部品装置を説明するための図である。
第２実施形態では、リードフレームのダイパッド部が金属板の下面及び上面から突出して形成される。
第２実施形態では、図１６（ａ）及び（ｂ）に示すように、前述した図５（ａ）及び（ｂ）の工程で、金属板１０の上面のダイパッド形成領域Ａにも第１レジスト層２１のパターンを配置する。
次いで、図１７（ａ）及び（ｂ）に示すように、前述した図６（ａ）の工程と同様な方法により、第１レジスト層２１及び第２レジスト層２２をマスクにして、金属板１０を両面側から厚みの途中までウェットエッチングする。
図１７（ａ）及び（ｂ）では、第１レジスト層２１及び第２レジスト層２２を除去した後の様子が示されている。
第２実施形態では、図１７（ａ）及び（ｂ）に示すように、ダイパッド部１２が金属板１０の連結部１６の下面及び上面から突出して形成される。
続いて、図１７（ａ）の構造体に対して、前述した図８（ａ）〜図１０の工程と同じ工程を遂行する。
これにより、図１８に示すように、第２実施形態のリードフレーム１ａが得られる。第２実施形態のリードフレーム１ａが第１実施形態のリードフレーム１と異なる点は、ダイパッド部１２が金属板１０の上面から突出していることである。ダイパッド部１２の上面の高さ位置が端子部１４の電極１４ａの上面の高さ位置と同じになっている。
その他の要素は第１実施形態のリードフレーム１と同じである。
次いで、図１９に示すように、前述した図１１（ａ）の工程と同様に、図１８のリードフレーム１ａのダイパッド部１２の上に半導体チップ５０を接着剤５４で固定する。さらに、前述した図１２（ａ）の工程と同様に、半導体チップ５０の接続端子５２とリードフレーム１ａの端子部１４の第1金属めっき層４０とをワイヤＷで接続する。さらに、前述した図１２（ｂ）の工程と同様に、リードフレーム１ａの上に、半導体チップ５０、端子部１４及びワイヤＷを封止する封止樹脂６０を形成する。
次いで、図２０に示すように、前述した図１２（ｂ）及び図１３の工程と同様に、端子部１４の下面の第２金属めっき層４２をマスクにして、リードフレーム１ａの連結部１６を下面側からウェットエッチングする。
これにより、ダイパッド部１２と端子部１４とが分離されると共に、複数の端子部１４が個々に分離される。
その後に、個々の製品が得られるように、封止樹脂６０及びリードフレーム１ａを切断する。
以上により、第２実施形態の電子部品装置２ａが得られる。
第２実施形態のリードフレーム１ａ及び電子部品装置２ａは第１実施形態と同様な効果を奏する。
さらに、図２０に示すように、第２実施形態のリードフレーム１ａでは、ダイパッド部１２は加工前の金属板１０の厚みと同じで形成される。このため、第２実施形態のダイパッド部１２の体積は、第１実施形態のダイパッド部１２よりも大きくなる。
ダイパッド部１２は熱伝導性の高い銅板から形成される。よって、半導体チップ５０から発する熱をダイパッド部１２から外部に効率よく放熱できるので、電子部品装置の放熱性を向上させることができる。
また、第１実施形態と同様に、ダイパッド部１２の側面に、前述した図１４の部分拡大断面図の電極１４ａの隙間ＣＬ及び側面突起Ｐと同様な隙間及び側面突起が形成される。
（第３実施形態）
図２１〜図２３は、第３実施形態のリードフレーム及び電子部品装置を説明するための図である。第３実施形態では、リードフレームに半導体チップがフリップチップ接続される。
第３実施形では、図２１に示すように、前述した第２実施形態の図１８のリードフレーム１ａを製造する際に、ダイパッド部１２を共通端子部１３として形成する。
そして、共通端子部１３の上面に第１金属めっき層からなる複数の接続電極４０ａを形成する。電極１４ａの上面に第１金属めっき層４０を形成する工程で、共通端子部１３の上面に第１金属めっき層からなる接続電極４０ａが同時に形成される。
これにより、図２１に示すように、第３実施形態のリードフレーム１ｂが得られる。図２１に示すように、第３実施形態では、前述した第２実施形態の図１８のリードフレーム１ａのダイパッド部１２が共通端子部１３となっている。そして、共通端子部１３の上面に第１金属めっき層４０からなる複数の接続電極４０ａが形成されている。
第３実施形態では、共通端子部１３の上の接続電極４０ａは、端子部１４と同様に、半導体チップをフリップチップ接続するために形成される。接続電極４０ａは、例えば、平面視で円形のパッド状に形成される。
次に、図２２に示すように、接続端子５２を備えた半導体チップ５０を用意する。リードフレーム１ｂの端子部１４及び接続電極４０ａの配列は、半導体チップ５０の接続端子５２に対応している。
そして、半導体チップ５０の接続端子５２をはんだバンプなどの接合部５４を介して端子部１４の上端の第１金属めっき層４０と共通端子部１３の上の接続電極４０ａにフリップチップ接続する。
半導体チップ５０の接合方法は各種の方法を使用することができる。接合部５４として、はんだバンプの他に、金バンプを使用してもよい。
また、半導体チップ５０の接続端子５２に銅ピラーを形成し、銅ピラーをはんだにより端子部１４と接続電極４０ａとに接合してもよい。
その後に、同じく図２２に示すように、半導体チップ５０とリードフレーム１ｂとの間に封止樹脂６０を充填すると共に、半導体チップ５０の上面及び側面を封止樹脂６０で封止する。
さらに、図２３に示すように、前述した図１２（ｂ）及び図１３の工程と同様に、端子部１４の下面の第２金属めっき層４２をマスクにして、リードフレーム１ｂの連結部１６を下面側からウェットエッチングする。
これにより、共通端子部１３と端子部１４とが分離されると共に、複数の端子部１４が個々に分離される。
その後に、個々の製品が得られるように、封止樹脂６０及びリードフレーム１ｂを切断する。
以上により、第３実施形態の電子部品装置２ｂが得られる。
第３実施形態では、端子部１４と同様に、共通端子部１３の下端と側面の一部が封止樹脂６０から突出し、共通端子部１３の下の第２金属めっき層４２が封止樹脂６０から露出している。
第３実施形態のリードフレーム１ｂ及び電子部品装置２ｂは第１実施形態と同様な効果を奏する。
さらに、第３実施形態では、フリップチップ接続による半導体チップの搭載が可能であるため、半導体チップの多端子化に対応することができる。
また、リードフレーム１ｂの共通端子部１３は、半導体チップの複数の接続端子に対応する共通電源端子又は共通接地端子として使用することができる。このため、半導体チップのさらなる多端子化に対応可能になる。
（第４実施形態）
図２４は第４実施形態のリードフレーム及び電子部品装置を説明するための図である。
図２４に示すように、第４実施形態のリードフレーム１ｃでは、前述した第３実施形態の図２３リードフレーム１ｂにおいて、共通端子部１３の代わりに、複数の端子部１４を格子状に分割して配置している。
そして、半導体チップ５０の接続端子５２がはんだバンプなどの接合部５４を介して端子部１４の上端の第１金属めっき層４０にフリップチップ接続されている。さらに、半導体チップ５０の下面及び側面と、端子部１４の第１金属めっき層４０と電極１４の上部とが封止樹脂６０で封止されている。
各端子部１４の電極１４ａの下端と側面の一部が封止樹脂６０から突出し、第２金属めっき層４２が封止樹脂６０から露出している。
図２４の例では、半導体チップ５０の背面が封止樹脂６０から露出しているが、半導体チップ５０の背面を封止樹脂６０で封止してもよい。
図２４の電子部品装置２ｃにおいて、共通端子部１３の代わりに複数の端子部１４を配置すること以外は、第３実施形態の図２３の電子部品装置２ｂと同じである。
第４実施形態の電子部品装置２ｃは、第３実施形態の図２３の電子部品装置２ｂの製造方法と同様な方法で製造される。
第４実施形態のリードフレーム１ｃ及び電子部品装置２ｃは第１実施形態と同様な効果を奏する。
１，１ａ，１ｂ，１ｃ…リードフレーム、２，２ａ，２ｂ，２ｃ…電子部品装置、１０…金属板、１２…ダイパッド部、１３…共通端子部、１４…端子部、１４ａ…電極、１６…連結部、２１…第１レジスト層、２１ａ，２２ａ，３１ａ，３２ａ…開口部、２２…第２レジスト層、３１…第１めっきレジスト層、３２…第２めっきレジスト層、４０…第１金属めっき層、４０ａ…接続電極、４２…第２金属めっき層、４２ａ…下面被覆部、４２ｂ…側面被覆部、５０…半導体チップ、５２…接続端子、６０…封止樹脂、Ａ…ダイパッド形成領域、Ｂ…端子形成領域、Ｃ１…第１凹部、Ｃ２…第２凹部、Ｃ３…第３凹部、ＣＬ…隙間、Ｐ…側面突起、Ｅ１，Ｅ２…突出部、Ｓ１…下面、Ｓ２…側面下部、Ｗ…ワイヤ。

Claims (10)

  1. 金属板の上面の突出部と、前記金属板の下面の突出部とを備えた柱状の電極と、
    前記電極の下端から側面にかけて形成された金属めっき層と
    を備えた端子部を有することを特徴とするリードフレーム。
  2. 前記金属板にダイパッド部が形成され、前記ダイパッド部の周囲に前記端子部が配置されていることを特徴とする請求項１に記載のリードフレーム。
  3. 前記金属板及び前記電極は、銅から形成され、
    前記金属めっき層は、貴金属を含むことを特徴とする請求項1又は２に記載のリードフレーム。
  4. 上端と下端とを備えた柱状の電極と、
    前記電極の下端から側面にかけて形成された金属めっき層と
    を備えた端子部を有するリードフレームと、
    前記リードフレームに搭載され、前記端子部の上端に接続された電子部品と、
    前記リードフレーム及び前記電子部品を封止する封止樹脂と
    を有し、
    前記封止樹脂に前記端子部の上端が埋設されると共に、
    前記封止樹脂から前記端子部の下端と側面の一部が突出し、前記封止樹脂から前記金属めっき層が露出していることを特徴とする電子部品装置。
  5. 前記電極の側面と前記金属めっき層との間に隙間が設けられていることを特徴とする請求項４に記載の電子部品装置。
  6. 前記電極の側面に突起が形成されていることを特徴とする請求項４又は５に記載の電子部品装置。
  7. 金属板の上面の突出部と前記金属板の下面の突出部とを備えた柱状の電極を形成する工程と、
    前記電極の下端から側面にかけて金属めっき層を形成して、前記電極と前記金属めっき層を備えた端子部を得る工程と
    を有することを特徴とするリードフレームの製造方法。
  8. 前記電極を形成する工程において、前記金属板にダイパッド部を形成し、
    前記ダイパッド部の周囲に前記端子が配置されることを特徴とする請求項７に記載のリードフレームの製造方法。
  9. 金属板の上面の突出部と前記金属板の下面の突出部とを備えた柱状の電極を形成すると共に、前記電極の下端から側面にかけて金属めっき層を形成して、前記電極と前記金属めっき層を備えた端子部を有するリードフレームを製造する工程と、
    前記リードフレームに電子部品を搭載し、前記電子部品と前記端子部の上端とを接続する工程と、
    前記金属板の上面に、前記端子部の上端及び前記電子部品を封止する封止樹脂を形成する工程と、
    前記金属めっき層をマスクとして前記金属板の下面をエッチングして、前記金属板を除去する工程と
    を有することを特徴とする電子部品装置の製造方法。
  10. 前記リードフレームを製造する工程において、
    前記金属板にダイパッド部を形成し、前記ダイパッド部の周囲に前記端子部が配置され、
    前記リードフレームに電子部品を搭載する工程において、
    前記ダイパッド部に前記電子部品が搭載されることを特徴とする請求項９に記載の電子部品装置の製造方法。
JP2016168847A 2016-08-31 2016-08-31 リードフレーム及び電子部品装置とそれらの製造方法 Active JP6770853B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016168847A JP6770853B2 (ja) 2016-08-31 2016-08-31 リードフレーム及び電子部品装置とそれらの製造方法
CN201710762410.3A CN107799475B (zh) 2016-08-31 2017-08-30 引线框架和电子部件装置
US15/690,532 US10008437B2 (en) 2016-08-31 2017-08-30 Lead frame and electronic component device
TW106129739A TWI741021B (zh) 2016-08-31 2017-08-31 導線架及電子組件裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016168847A JP6770853B2 (ja) 2016-08-31 2016-08-31 リードフレーム及び電子部品装置とそれらの製造方法

Publications (3)

Publication Number Publication Date
JP2018037504A true JP2018037504A (ja) 2018-03-08
JP2018037504A5 JP2018037504A5 (ja) 2019-05-09
JP6770853B2 JP6770853B2 (ja) 2020-10-21

Family

ID=61243421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016168847A Active JP6770853B2 (ja) 2016-08-31 2016-08-31 リードフレーム及び電子部品装置とそれらの製造方法

Country Status (4)

Country Link
US (1) US10008437B2 (ja)
JP (1) JP6770853B2 (ja)
CN (1) CN107799475B (ja)
TW (1) TWI741021B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019075496A (ja) * 2017-10-18 2019-05-16 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置
JP2020061503A (ja) * 2018-10-11 2020-04-16 新光電気工業株式会社 半導体装置の製造方法、及び半導体装置
WO2022044567A1 (ja) * 2020-08-31 2022-03-03 ソニーセミコンダクタソリューションズ株式会社 半導体装置の製造方法、半導体装置、および電子機器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6761738B2 (ja) * 2016-11-15 2020-09-30 新光電気工業株式会社 リードフレーム及びその製造方法、電子部品装置の製造方法
CN109065518B (zh) * 2018-06-13 2020-12-25 南通通富微电子有限公司 一种半导体芯片封装阵列
US11177192B2 (en) * 2018-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including heat dissipation structure and fabricating method of the same
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
TWI736859B (zh) * 2019-03-18 2021-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
DE102020131070B4 (de) * 2020-11-24 2023-03-09 Infineon Technologies Ag Package mit einer erhöhten Leitung und einer Struktur, die sich vertikal vom Boden des Verkapselungsmittels erstreckt, elektronisches Gerät sowie Verfahren zur Herstellung eines Packages

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
WO2010052973A1 (ja) * 2008-11-05 2010-05-14 株式会社三井ハイテック 半導体装置及びその製造方法
JP2011103371A (ja) * 2009-11-11 2011-05-26 Seiko Epson Corp 半導体装置の製造方法、基板及び半導体装置のアレイ

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332491A (ja) * 1994-08-24 2003-11-21 Fujitsu Ltd 半導体装置
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
TW548843B (en) * 2001-02-28 2003-08-21 Fujitsu Ltd Semiconductor device and method for making the same
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4533875B2 (ja) * 2006-09-12 2010-09-01 株式会社三井ハイテック 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法
US7807498B2 (en) * 2007-07-31 2010-10-05 Seiko Epson Corporation Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication
JP2009164232A (ja) * 2007-12-28 2009-07-23 Mitsui High Tec Inc 半導体装置及びその製造方法並びにリードフレーム及びその製造方法
CN102224586B (zh) * 2008-09-25 2013-12-11 Lg伊诺特有限公司 多行引线框架和半导体封装的结构和制造方法
JP2010129591A (ja) * 2008-11-25 2010-06-10 Mitsui High Tec Inc リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
JP2011029335A (ja) 2009-07-23 2011-02-10 Mitsui High Tec Inc リードフレーム及びリードフレームの製造方法とこれを用いた半導体装置の製造方法
US8017447B1 (en) * 2010-08-03 2011-09-13 Linear Technology Corporation Laser process for side plating of terminals
US8076184B1 (en) * 2010-08-16 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
US8912046B2 (en) * 2010-10-28 2014-12-16 Stats Chippac Ltd. Integrated circuit packaging system with lead frame and method of manufacture thereof
US8723324B2 (en) * 2010-12-06 2014-05-13 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
TWI397964B (zh) * 2011-01-19 2013-06-01 Unisem Mauritius Holdings Ltd 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法
US8525325B2 (en) * 2011-12-14 2013-09-03 Stats Chippac Ltd. Integrated circuit packaging system with leads and method of manufacture thereof
US9312194B2 (en) * 2012-03-20 2016-04-12 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8569112B2 (en) * 2012-03-20 2013-10-29 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and leadframe etching and method of manufacture thereof
JP2016171190A (ja) * 2015-03-12 2016-09-23 イビデン株式会社 パッケージ−オン−パッケージ用プリント配線板
CN204834611U (zh) * 2015-07-29 2015-12-02 嘉盛半导体(苏州)有限公司 引线框架及其单元、半导体封装结构及其单元
JP6608672B2 (ja) * 2015-10-30 2019-11-20 新光電気工業株式会社 半導体装置及びその製造方法、リードフレーム及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
WO2010052973A1 (ja) * 2008-11-05 2010-05-14 株式会社三井ハイテック 半導体装置及びその製造方法
JP2011103371A (ja) * 2009-11-11 2011-05-26 Seiko Epson Corp 半導体装置の製造方法、基板及び半導体装置のアレイ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019075496A (ja) * 2017-10-18 2019-05-16 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置
JP7039245B2 (ja) 2017-10-18 2022-03-22 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置
JP2020061503A (ja) * 2018-10-11 2020-04-16 新光電気工業株式会社 半導体装置の製造方法、及び半導体装置
JP7161904B2 (ja) 2018-10-11 2022-10-27 新光電気工業株式会社 半導体装置の製造方法
WO2022044567A1 (ja) * 2020-08-31 2022-03-03 ソニーセミコンダクタソリューションズ株式会社 半導体装置の製造方法、半導体装置、および電子機器

Also Published As

Publication number Publication date
JP6770853B2 (ja) 2020-10-21
TWI741021B (zh) 2021-10-01
CN107799475A (zh) 2018-03-13
TW201813034A (zh) 2018-04-01
US20180061746A1 (en) 2018-03-01
CN107799475B (zh) 2023-04-28
US10008437B2 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
JP6770853B2 (ja) リードフレーム及び電子部品装置とそれらの製造方法
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
KR0183412B1 (ko) 반도체 장치 및 그 제조방법
JP4032063B2 (ja) 半導体装置の製造方法
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
JP5930843B2 (ja) リードフレーム及びその製造方法
JP2018037504A5 (ja)
JP5784280B2 (ja) 電子デバイスパッケージ及び製造方法
TWM512215U (zh) 半導體基板結構與半導體封裝結構
JP6608672B2 (ja) 半導体装置及びその製造方法、リードフレーム及びその製造方法
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
JP6761738B2 (ja) リードフレーム及びその製造方法、電子部品装置の製造方法
JP2010103161A (ja) 半導体装置及び電子部品
JP2007048978A (ja) 半導体装置及びその製造方法
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5264640B2 (ja) 積層型半導体装置及びその製造方法
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP2007109914A (ja) 半導体装置の製造方法
JP2023092969A (ja) リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
JP5943386B2 (ja) リードフレーム及びその製造方法
JP2020080396A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2010283147A (ja) 半導体装置の製造方法、基板の製造方法及び基板
JP2009141139A (ja) 半導体装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200928

R150 Certificate of patent or registration of utility model

Ref document number: 6770853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150