JP2019075496A - リードフレーム及びその製造方法と電子部品装置 - Google Patents

リードフレーム及びその製造方法と電子部品装置 Download PDF

Info

Publication number
JP2019075496A
JP2019075496A JP2017201843A JP2017201843A JP2019075496A JP 2019075496 A JP2019075496 A JP 2019075496A JP 2017201843 A JP2017201843 A JP 2017201843A JP 2017201843 A JP2017201843 A JP 2017201843A JP 2019075496 A JP2019075496 A JP 2019075496A
Authority
JP
Japan
Prior art keywords
lead terminal
resin layer
die pad
lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017201843A
Other languages
English (en)
Other versions
JP7039245B2 (ja
Inventor
真太郎 林
Shintaro Hayashi
真太郎 林
金子　健太郎
Kentaro Kaneko
健太郎 金子
元 中西
Hajime Nakanishi
元 中西
美沙季 今井
Misaki Imai
美沙季 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017201843A priority Critical patent/JP7039245B2/ja
Priority to US16/160,012 priority patent/US10818579B2/en
Publication of JP2019075496A publication Critical patent/JP2019075496A/ja
Application granted granted Critical
Publication of JP7039245B2 publication Critical patent/JP7039245B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】製造工程での変形が防止される新規な構造のリードフレームを提供する。【解決手段】ダイパッドＤと、ダイパッドＤの周囲に配置されたリード端子Ｔと、ダイパッドＤとリード端子Ｔとを固定する樹脂層２２とを含み、樹脂層２２はリード端子Ｔの側面から下面に延在して形成され、かつ、リード端子Ｔの下面に樹脂層２２の開口部２２ｘが配置されている。【選択図】図１５

Description

本発明は、リードフレーム及びその製造方法と電子部品装置に関する。
従来、半導体チップなどの電子部品を実装するためのリードフレームがある。そのようなリードフレームでは、ダイパッドの上に搭載された半導体チップが周囲のリードにワイヤによって接続され、半導体チップ及びワイヤが封止樹脂で封止される。
特開平９−３０７０４３号公報 特開２０１２−１６４８７７号公報
従来、ＱＦＮ(Quad Flat Non-Lead package)型のリードフレームがある。そのようなリードフレームは、厚みが０．１ｍｍ〜０．２５ｍｍ程度の薄板状の金属板をエッチングしてダイパッドやリードなどのパターンを形成し、金属めっきを施すことにより製造される。
このように、ＱＦＮ型のリードフレームは、薄板状の金属板から形成されるため、製造工程でパターンの変形が発生しやすく、信頼性よくリードフレームを製造できない場合がある。
製造工程での変形が防止される新規な構造のリードフレーム及びその製造方法と電子部品装置を提供することを目的とする。
以下の開示の一観点によれば、ダイパッドと、前記ダイパッドの周囲に配置されたリード端子と、前記ダイパッドと前記リード端子とを固定する樹脂層とを有し、前記樹脂層は前記リード端子の側面から下面に延在して形成され、かつ、前記リード端子の下面に前記樹脂層の開口部が配置されているリードフレームが提供される。
また、その開示の他の観点によれば、ダイパッドと、前記ダイパッドの周囲に配置されたリード端子と、前記ダイパッドと前記リード端子とを固定する樹脂層とを有し、前記リード端子の下部の周囲に前記樹脂層の開口部が配置され、前記リード端子の下面及び側面が前記樹脂層から露出しているリードフレームが提供される。
また、その開示の他の観点によれば、金属板の第１面から第１凹部を形成して、ダイパッド領域及びリード端子領域を区画する工程と、前記第１凹部からリード端子領域に延在し、前記リード端子領域に開口部が配置された樹脂層を形成する工程と、前記金属板の第２面から第１凹部に接するように第２凹部を形成することにより、前記ダイパッド領域からダイパッドを得ると共に、前記リード端子領域からリード端子を得る工程とを有するリードフレームの製造方法が提供される。
さらに、その開示の他の観点によれば、金属板の第１面から第１凹部を形成して、ダイパッド領域及びリード端子領域を区画する工程と、前記第１凹部に樹脂層を形成する工程であって、前記リード端子領域の周囲に前記樹脂層の開口部が配置され、前記リード端子の先端面及び側面が前記樹脂層から露出する工程と、前記金属板の第２面から第１凹部に接するように第２凹部を形成することにより、前記ダイパッド領域からダイパッドを得ると共に、前記リード端子領域からリード端子を得る工程とを有するリードフレームの製造方法が提供される。
以下の開示によれば、リードフレームを製造する際には、金属板の第１面に第１凹部を形成して、ダイパッド領域及びリード端子領域を区画する。さらに、第１凹部に樹脂層を形成して、ダイパッド領域及びリード端子領域を樹脂層で固定する。
その後に、金属板の第２面側から第１凹部に接するように第２凹部を形成して、ダイパッド領域及びリード端子領域からダイパッド及びリード端子をそれぞれ得る。
このように、製造工程で金属板が樹脂層によって補強されるため、薄板状の金属板を使用してもリードフレームが変形することが防止される。
また、樹脂層をパターン化して形成することにより、樹脂層がリード端子の側面から下面に延在した状態で、リード端子の下面に樹脂層の開口部を配置することができる。
これにより、樹脂層の開口部にはんだボールなどの導電性ボールを位置決めして配置することができるため、リード端子に信頼性よく導電性ボールを接続することができる。
あるいは、リード端子の下部の周囲に樹脂層の開口部が配置され、リード端子の下面及び側面が樹脂層から露出していてもよい。
この態様では、リード端子を、金属接合材を介して実装基板に接続する際に、接合面積が増えるため、実装基板との接続の信頼性を向上させることができる。
図１（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す平面図及び断面図（その１）である。 図２は第１実施形態のリードフレームの製造方法を示す断面図（その２）である。 図３は第１実施形態のリードフレームの製造方法を示す断面図（その３）である。 図４（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す断面図（その４）である。 図５は第１実施形態のリードフレームの製造方法を示す平面図（その５）である。 図６は第１実施形態のリードフレームの製造方法を示す平面図（その６）である。 図７（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す断面図及び平面図（その７）である。 図８は第１実施形態のリードフレームの製造方法を示す断面図（その８）である。 図９（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す断面図及び平面図（その９）である。 図１０は第１実施形態のリードフレームの製造方法を示す断面図（その１０）である。 図１１は第１実施形態のリードフレームの製造方法を示す断面図（その１１）である。 図１２（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す断面図及び平面図（その１２）である。 図１３（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す断面図及び平面図（その１３）である。 図１４は第１実施形態のリードフレームの製造方法を示す断面図（その１４）である。 図１５は第１実施形態のリードフレームを示す断面図である。 図１６は図１５のリードフレームを上面側からみた平面図である。 図１７は図１５のリードフレームを下面側からみた平面図である。 図１８は第１実施形態の電子部品装置の製造方法を示す断面図（その１）である。 図１９は第１実施形態の電子部品装置の製造方法を示す断面図（その２）である。 図２０は第１実施形態の電子部品装置を示す断面図である。 図２１は第１実施形態のその他の電子部品装置を示す断面図である。 図２２は第２実施形態のリードフレームの製造方法を示す断面図及び平面図（その１）である。 図２３は第２実施形態のリードフレームの製造方法を示す断面図（その２）である。 図２４は第２実施形態のリードフレームの製造方法を示す断面図及び平面図（その３）である。 図２５は第２実施形態のリードフレームの製造方法を示す断面図（その４）である。 図２６は第２実施形態のリードフレームを示す断面図である。 図２７は図２６のリードフレームを上面側からみた平面図である。 図２８は図１６のリードフレームを下面側からみた平面図である。 図２９は第２実施形態の電子部品装置を示す断面図である。 図３０は第３実施形態のリードフレームの製造方法を示す断面図である。 図３１は第３実施形態の電子部品装置を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
（第１実施形態）
図１〜図１４は第１実施形態のリードフレームの製造方法を説明するための図、図１５〜図１７は第１実施形態のリードフレームを説明するための図、図１８〜図２１は第１実施形態の電子部品装置を説明するための図である。
以下、リードフレームの製造方法を説明しながら、リードフレーム及び電子部品装置の構造について説明する。
第１実施形態のリードフレームの製造方法では、図１（ａ）に示すように、まず、金属板１０を用意する。金属板１０には、複数のブロック領域Ｂが区画され、各ブロック領域Ｂに複数の製品領域Ｒがそれぞれ区画されている。図１（ｂ）は、図１（ａ）の金属板１０のブロック領域Ｂ内の一つの製品領域ＲのＸ１−Ｘ１に沿った部分拡大断面図である。
以下の製造方法では、図１（ｂ）の金属板１０の一つの製品領域Ｒの断面部分を示して説明する。金属板１０は、厚みが０．１ｍｍ〜０．２５ｍｍ程度の薄板状の銅合金板などからなる。
金属板１０は第１面Ｓ１とその反対側の第２面Ｓ２とを備え、金属板１０がパターン化されてリードフレームとなる。金属板１０の第１面Ｓ１がリードフレームの下面側となり、第２面Ｓ２がリードフレームの上面側になる。
次いで、図２に示すように、金属板１０の第１面Ｓ１に、開口部１２ａが設けられた第１レジスト層１２を形成する。第１レジスト層１２の開口部１２ａは、フォトリソグラフィに基づいて第１レジスト層１２を露光、現像することにより形成される。さらに、金属板１０の第２面Ｓ２の全体に第２レジスト層１４を形成する。
続いて、図３に示すように、第１レジスト層１２の開口部１２ａを通して、金属板１０を第１面Ｓ１側から厚み方向の途中までウェットエッチングすることにより第１凹部Ｃ１を形成する。例えば、第１凹部Ｃ１の深さは金属板１０の厚みの半分程度に設定され、銅板１００の厚みが０．２ｍｍ程度の場合は、第１凹部Ｃ１の深さは０．１ｍｍ程度に設定される。
金属板１０が銅合金からなる場合は、ウェットエッチング液として、塩化第二銅溶液、又は塩化第二鉄溶液などが使用される。
その後に、図４（ａ）に示すように、第１レジスト層１２及び第２レジスト層１４を除去する、図４（ｂ）には、図４（ａ）の金属板１０を上下反転させて、第１凹部Ｃ１が形成された第１面Ｓ１を上側に向けた状態が示されている。
図５は、図４（ｂ）の金属板１０の第１凹部Ｃ１により区画されるパターンを上側からみた縮小平面図である。図５には図１（ａ）の横方向に並んだ２つの製品領域Ｒに対応する部分が示されており、図４（ｂ）は図５のＸ２−Ｘ２に沿った断面に相当する。
図５には、サポートバー及びソーイングバーが省略されたリードフレームを製造する場合の金属板１０の第１凹部Ｃ１によって区画されるパターンが示されている。
この場合は、図４（ｂ）に図５の平面図を加えて参照すると、各製品領域Ｒの中央部に第１凹部Ｃ１によって四角状のダイパッド領域Ｄｘが区画される。また、ダイパッド領域Ｄｘの周囲に第１凹部Ｃ１によって複数のリード端子領域Ｔｘが並んで区画される。
後述するように、図４（ｂ）の金属板１０は、第２面Ｓ２側から第１凹部Ｃ１と同じパターンでエッチングされ、そのエッチング面が第１凹部Ｃ１に接することで金属板１０が貫通加工される。これにより、図５のダイパッド領域Ｄｘからダイパッドが得られ、リード端子領域Ｔｘからリード端子が得られる。
次に、本発明の変形例のリードフレームを製造する場合の態様について説明する。変形例のリードフレームは、サポートバー及びソーイングバーを備えて製造される。
図６には、変形例のリードフレームを製造する場合の金属板の第１凹部Ｃ１によって区画されるパターンが示されている。図６に示すように、変形例のリードフレームを製造する場合は、ダイパッド領域Ｄｘの周囲には、枠状のソーイングバー領域Ｂ１ｘが区画され、ソーイングバー領域Ｂ１ｘに複数のリード端子領域Ｔｘが繋がって区画される。
また、ダイパッド領域Ｄｘの四隅にサポートバー領域Ｂ２ｘが繋がって区画され、サポートバー領域Ｂ２ｘはソーイングバー領域Ｂ１ｘの四隅の内側に繋がって区画される。
図６においても、同様に、図４（ｂ）の金属板１０が第２面Ｓ２側からエッチングされ、ソーイングバー領域Ｂ１ｘからリード端子を支持するソーイングバーが得られ、サポートバー領域Ｂ２ｘからダイパッドを支持するサポートバーが得られる。
ソーイングバー領域Ｂ１ｘ及びサポートバー領域Ｂ２ｘは、電解めっきの給電経路となるソーイングバー及びサポートバーを得るために形成される。ソーイングバー及びサポートバーは、電解めっきのめっき給電経路として機能すればよく、ダイパッドやリード端子を支持するための機械的強度は必ずしも必要としない。
後述するように、金属板１０を貫通加工してダイパッド及びリード端子を形成した後に、電解めっきによって金属めっき層又ははんだ層などを形成する際に、ダイパッド及びリード端子に電気接続されるソーイングバー及びサポートバーが必要になる。
図５と図６を比較すると、図５では、図６のソーイングバー領域Ｂ１ｘとサポートバー領域Ｂ２ｘとが省略されている。
本実施形態では、図４（ｂ）の金属板１０を第２面Ｓ２側からエッチングして貫通加工する前に、金属板１０の第１面Ｓ１に形成された第１凹部Ｃ１に樹脂層を形成して金属板１０を固定する。このため、金属板１０を第２面Ｓ２側からエッチングして貫通加工する際に、ソーイングバー及びサポートバーがなくても、ダイパッド及びリード端子は樹脂層で固定される。
このため、図５では、ソーイングバー領域Ｂ１ｘ及びサポートバー領域Ｂ２ｘが省略されている。リードフレームからソーイングバー及びサポートバーを省略することにより、ダイパッドの周囲の領域を有効活用することができる。
これにより、リードフレームのリード端子などの製品パターンの配置領域が増えるため、リードフレームの設計の自由度を高めることができる。
また、リードフレームからソーイングバーを省略することにより、ソーイングバーを切断する際のバリの発生を阻止できると共に、切削装置の切削ブレードの寿命を長くすることができる。
以下の製造方法では、ソーイングバー及びサポートバーが省略されたリードフレームの製造方法を説明するため、前述した図５の金属板１０の第１凹部Ｃ１のパターンを使用する。
なお、本実施形態は、ソーイングバー及びサポートバーを備えたリードフレームの製造に適用してもよい。
続いて、図７（ａ）及び図７（ｂ）に示すように、スクリーンマスク２０を用意する。図７（ｂ）は図７（ａ）のスクリーンマスク２０を上側からみた部分縮小平面図である。
図７（ａ）及び（ｂ）に示すように、スクリーンマスク２０は、ステンレスなどからなるメッシュ２０ａと、メッシュ２０ａの所定位置に配置された第１乳剤層２０ｘと第２乳剤層２０ｙとを備えている。第１、第２乳剤層２０ｘ，２０ｙは、感光性樹脂がフォトリソグラフィによってパターン化されて形成される。
スクリーンマスク２０の第１乳剤層２０ｘは、図５のダイパッド領域Ｄｘに対応する部分に配置され、第２乳剤層２０ｙはリード端子領域Ｔｘの中央部に対応する部分に配置されている。
そして、図７（ａ）に示すように、図４（ｂ）の金属板１０の第１凹部Ｃ１が形成された第１面Ｓ１にスクリーンマスク２０を配置する。さらに、スクリーンマスク２０の上に液状又はペースト状の樹脂材２２ａを配置し、スキージ２４で樹脂材２２ａを横方向に移動させる。
このとき、第１、第２乳剤層２０ｘ，２０ｙが配置されていないメッシュ２０ａの開口部２０ｂから下側に樹脂材２２ａが押し出されて配置される。一方、第１、第２乳剤層２０ｘ，２０ｙは樹脂材２２ａの形成を阻止するマスクとして機能するため、第１、第２乳剤層２０ｘ，２０ｙが配置された領域には樹脂材２２ａは形成されない。
樹脂材２２ａとしては、エポキシ樹脂やアクリル樹脂などの各種の絶縁樹脂を使用することができる。樹脂材２２ａの好適な一例としては、ソルダレジストが使用される。
これにより、図８に示すように、金属板１０の第１面Ｓ１の第１凹部Ｃ１内からリード端子領域Ｔｘの上面の中央部を除く領域に樹脂材２２ａが充填されて形成される。
その後に、図９（ａ）に示すように、金属板１０からスクリーンマスク２０を取り外す。さらに、金属板１０に形成された樹脂材２２ａを加熱処理することにより、樹脂材２２ａを硬化させて樹脂層２２を得る。
図９（ｂ）の縮小平面図に示すように、樹脂層２２はダイパッド領域Ｄｘの外周から周囲の領域の第１凹部Ｃ１に一体的に充填されて形成される。
また、樹脂層２２は第１凹部Ｃ１からリード端子領域Ｔｘに延在して配置され、リード端子領域Ｔｘの中央部に樹脂層２２の開口部２２ｘが配置される。樹脂層２２の開口部２２ｘは、リード端子領域Ｔｘ上の接続部になる任意の部分に配置することができる。
リード端子領域Ｔｘは樹脂層２２で被覆され、リード端子領域Ｔｘの一部が樹脂層２２の開口部２２ｘから露出する。また、ダイパッド領域Ｄｘが樹脂層２２から露出する。
このようにして、ダイパッド領域Ｄｘとリード端子領域Ｔｘとが樹脂層２２で一体的に固定された状態となる。これにより、剛性の弱い薄板状の金属板１０を使用するとしても、金属板１０が樹脂層２２で補強されるため、後の製造工程で金属板１０が変形することが防止される。
上記した図７（ａ）のスキージ２４による印刷では、印刷面を上側に向けて処理するが、その他のエッチング工程やめっき工程では、処理面を上側、下側、又は側方のいずれかの方向に向けて処理してもよい。
図１０及び図１１には、樹脂層２２の別の形成方法が示されている。前述した図７（ａ）〜図９（ｂ）の方法では、スクリーンマスク２０とスキージ２４を使用して樹脂層２２をパターン化して形成している。
この方法の他に、感光性樹脂層をフォトリソグラフィによってパターン化して樹脂層２２を形成してもよい。感光性樹脂層として、エポキシ樹脂やアクリル樹脂などが使用される。
さらに説明すると、図１０に示すように、まず、金属板１０の第１凹部Ｃ１が形成された第１面Ｓ１に感光性樹脂層２２ｂを形成する。次いで、フォトマスク（不図示）を介して感光性樹脂層２２ｂを露光し、現像した後に、パターニングされた感光性樹脂層２２ｂを加熱処理して硬化させる。
これにより、図１１に示すように、上記した図９（ａ）と同じパターンの樹脂層２２が形成される。ネガ型の感光性樹脂層２２ｂを使用する場合は、露光部分が架橋して残り、未露光部分が現像液で除去されてパターニングされる。あるいは、ポジ型の感光性樹脂層２２ｂを使用する場合は、露光部分が現像液で除去され、未露光部分がパターンとして残される。
なお、スクリーンマスク２０を介してスキージ２４によって樹脂層２２をパターン化して形成する手法は、感光性樹脂層と露光装置とを使用するフォトリソグラフィよりもコスト低減を図ることができる。
次いで、図１２（ａ）に示すように、前述した図９（ａ）の金属板１０を上下反転させ、金属板１０の第２面Ｓ２に第１金属めっき層３０ａ及び第２金属めっき層３０ｂをパターン化して形成する。
図１２（ａ）に図１２（ｂ）の縮小平面図を加えて参照すると、第１金属めっき層３０ａは、金属板１０の第１面Ｓ１のダイパッド領域Ｄｘに対応する第２面Ｓ２の領域に配置される。また、第２金属めっき層３０ｂは、金属板１０の第１面Ｓ１のリード端子領域Ｔｘに対応する第２面Ｓ２の領域の内側部分に配置される。
第１、第２金属めっき層３０ａ，３０ｂの形成方法としては、まず、金属板１０の第２面Ｓ２の上に開口部が設けられためっきレジスト層（不図示）形成する、さらに、金属板１０をめっき給電経路に利用する電解めっきにより、第１、第２金属めっき層３０ａ，３０ｂを形成する。その後に、めっきレジスト層が除去される。
第１、第２金属めっき層３０ａ，３０ｂとしては、銀（Ａｇ）層からなる単層膜、又は、下から順に、ニッケル（Ｎｉ）層／パラジウム（Ｐｄ）層／金（Ａｕ）層からなる積層膜などが使用される。
なお、図１２（ａ）において、樹脂層２２の開口部２２ｘから露出するリード端子領域Ｔｘの表面に金属めっき層を形成してもよい。これにより、樹脂層２２の開口部２２ｘから露出するリード端子にはんだボールを搭載する際に、はんだボールの接合性が向上する。
続いて、図１３（ａ）に示すように、金属板１０の第２面Ｓ２の上に、第３レジスト層１６をパターン化して形成する。第３レジスト層１６は、ダイパッド領域Ｄｘに対応する第１パターンＰ１と、リード端子領域Ｔｘに対応する第２パターンＰ２とを備えて形成される。第３レジスト層１６は、前述した図２の第１レジスト層１２と同じパターンで形成される。
図１３（ｂ）の縮小平面図を加えて参照すると、第３レジスト層１６の第１パターンＰ１は、ダイパッド領域Ｄｘに対応する領域に配置された第１金属めっき層３０ａと同じパターンで形成される。
一方、第３レジスト層１６の第２パターンＰ２は、第２金属めっき層３０ｂを被覆した状態で、第２金属めっき層３０ｂから外側に延在して配置される。
さらに、金属板１０の第１面Ｓ１の全体に第４レジスト層１８を形成する。
続いて、図１４に示すように、第３レジスト層１６の開口領域を通して、金属板１０を第２面Ｓ２から厚み方向にウェットエッチングする。
このとき、金属板１０の第２面Ｓ２からのエッチング面が第１凹部Ｃ１内の樹脂層２２に達するまでエッチングが行われる。そして、金属板１０の第２面Ｓ２からのエッチング部分が第２凹部Ｃ２となる。第２凹部Ｃ２は、平面視で第１凹部Ｃ１と同じパターンで形成される。
このようにして、金属板１０の第１面Ｓ１に形成された第１凹部Ｃ１に第２面Ｓ２から形成された第２凹部Ｃ２が接することにより、金属板１０が厚み方向に貫通加工される。これにより、ダイパッド領域ＤｘからダイパッドＤが得られ、リード端子領域Ｔｘからリード端子Ｔが得られる。
その後に、図１５に示すように、第３レジスト層１６及び第４レジスト層１８を除去する。図１５では、ダイパッドＤを支持するサポートバー及びリード端子Ｔを支持するソーイングバーを有していない。しかし、ダイパッドＤ及びリード端子Ｔは、樹脂層２２で固定されているため、金属板１０が貫通加工されてもばらばらに分離することはない。
さらに、ダイパッドＤ及びリード端子Ｔは樹脂層２２で固定されているため、リードフレームが変形することが防止される。
なお、前述した形態では、金属板１０の第２面Ｓ２に第１、第２金属めっき層３０ａ，３０ｂを形成した後に、第２凹部Ｃ２を形成している。
これとは逆に、金属板１０の第２面Ｓ２に第２凹部Ｃ２を形成した後に、第１、第２金属めっき層３０ａ，３０ｂを形成してもよい。
この場合は、前述した図６の変形例のリードフレームを製造する場合の金属板１０を使用し、ダイパッドＤ及びリード端子Ｔに連結されるソーイングバー及びサポートバーを形成する。そして、ソーイングバー及びサポートバーをめっき給電経路として利用する電解めっきにより、第１、第２金属めっき層３０ａ，３０ｂを形成する。
以上により、図１５に示すように、第１実施形態のリードフレーム１が得られる。図１５のリードフレーム１の説明では、第１面Ｓ１を下面とし、第２面Ｓ２を上面として説明する。
図１６は、図１５のリードフレーム１を上面側からみた平面図である。図１５は、図１６の平面図のＸ３−Ｘ３に沿った断面に相当する。また、図１７は図１５のリードフレーム１を下面側からみた平面図である。
図１５及び図１６に示すように、第１実施形態のリードフレーム１は、外枠（不図示）の内側領域に複数の製品領域Ｒが区画されている。各製品領域Ｒの中央部にダイパッドＤが配置されている。ダイパッドＤは、上面に第１金属めっき層３０ａを備えている。
さらに、各製品領域Ｒのダイパッド２２の周囲に複数のリード端子Ｔが配置されている。図１６の例では、ダイパッド２２の４辺の外側領域に５本のリード端子Ｔがそれぞれ配置されている。各リード端子ＴはダイパッドＤの周囲から外側に向かって延在している。各リード端子Ｔは、上面に第２金属めっき層３０ｂを備えている。第２金属めっき層３０ｂは、ダイパッドＤ側のリード端子Ｔの内側端部に配置されている。
ダイパッドＤ及びリード端子Ｔは、金属板１０の下面側から形成された第１凹部Ｃ１と金属板１０の上面側から形成された第２凹部Ｃ２とが接することで貫通加工されて区画される。
これにより、ダイパッドＤ及びリード端子Ｔの各側面の高さ方向の途中に、外側に突き出る突起ＰＸが形成されている。突起ＰＸは、半円状の第１凹部Ｃ１の内面と、半円状の第２凹部Ｃ２の内面とが接する部分に配置される。
後述するように、ダイパッドＤの第１金属めっき層３０ａの上に電子部品が搭載され、電子部品とリード端子Ｔの第２金属めっき層３０ｂとが金属ワイヤによって接続される。
また、図１５及び図１７に示すように、ダイパッドＤの下面の周囲の第１凹部Ｃ１に樹脂層２２が一体的に充填されて形成されている。樹脂層２２は、ダイパッドＤ及びリード端子Ｔの各側面の突起ＰＸの下側領域の第１凹部Ｃ１に形成されている。また、樹脂層２２はダイパッドＤの下面の位置から下側に突出している。
これにより、ダイパッドＤとリード端子Ｔとが樹脂層２２で固定されている。また、樹脂層２２は、第１凹部Ｃ１内からリード端子Ｔの下面に延在している。そして、リード端子Ｔの下面の接続部に樹脂層２２の開口部２２ｘが配置されている。
リード端子Ｔは樹脂層２２で被覆され、リード端子Ｔの一部が樹脂層２２の開口部２２ｘから露出している。また、ダイパッドＤが樹脂層２２の開口部２２ｘから露出している。
このように、樹脂層２２はリード端子Ｔの側面から下面に延在して形成され、かつ、リード端子Ｔの下面に樹脂層２２の開口部２２ｘが配置されている。リード端子Ｔの接続部に配置された樹脂層２２の開口部２２ｘは、はんだボールなどの導電性ボールを位置決めして搭載するために配置される。
前述した製造方法で説明したように、金属板１０の下面に第１凹部Ｃ１を形成してダイパッド領域Ｄｘ及びリード端子領域Ｔｘを区画した後に、第１凹部Ｃ１に樹脂層２２を形成して金属板１０を固定している。
そして、金属板１０の上面に第２凹部Ｃ２を形成して金属板１０を貫通加工することにより、ダイパッドＤ及びリード端子Ｔを得ている。
このような手法を採用することにより、薄板状の金属板１０を使用してもリードフレームが製造工程で変形することが防止される。これにより、板厚の薄いＱＦＮ型のリードフレームを信頼性よく製造することができる。
また、ダイパッドＤの下面の周囲の領域に形成された樹脂層２２は、リード端子Ｔの下面を被覆し、リード端子Ｔの下面の接続部に絶縁層２２の開口部２２ｘが配置されている。これにより、リード端子Ｔの下面の絶縁層２２の開口部２２ｘにはんだボールなどの導電性ボールを位置決めして搭載できるため、リード端子Ｔに導電性ボールを信頼性よく接続することができる。
さらに、前述した製造方法で説明したように、金属板１０の下面に形成した第１凹部Ｃ１に樹脂層２２を形成して金属板１０を固定するため、サポートバーやソーイングバーを省略することができる。
これにより、リード端子Ｔなどの製品パターンの配置領域が増えるため、リードフレームの設計の自由度を高めることができる。
また、ソーイングバーを省略することにより、ソーイングバーを切断してリード端子Ｔ同士を分離させる必要がなくなる。よって、切断部でのバリの発生を抑止できると共に、切削装置の切削ブレードの寿命を長くすることができ、コスト低減を図ることができる。
次に、図１５のリードフレーム１を使用して、電子部品装置を製造する方法について説明する。図１８に示すように、上面に接続端子４２を備えた半導体チップ４０を用意する。
そして、半導体チップ４０の背面を接着剤４４でリードフレーム１のダイパッドＤの第１金属めっき層３０ａに接着して搭載する。半導体チップ４０は電子部品の一例であり、各種の電子部品を使用することができる。
さらに、半導体チップ４０の接続端子４２とリードフレーム１のリード端子Ｔの第２金属めっき層３０ｂとをワイヤボンディング法による金属ワイヤＷで接続する。
通常、ワイヤボンディングを行う際には、リードフレームを製品領域ごとに押え冶具で固定した状態で行われる。しかし、リードフレームの各製品領域が小面積になって高密度で区画される場合は、製品領域ごとに押え冶具で固定することは困難である。
このため、リードフレームの十分に固定されない製品領域では、ワイヤボンディングを行う際にリード端子が横方向に振動するため、金属ワイヤをリード端子に信頼性よく接合できなくなる。
本実施形態では、リードフレーム１のリード端子Ｔが樹脂層２２で固定されているため、押え冶具で十分に固定されない製品領域においても、リード端子Ｔの振動が抑えられるため、ワイヤボンディングを安定して行うことができる。
次いで、図１９に示すように、リードフレーム１、半導体チップ４０及び金属ワイヤＷをエポキシ樹脂などの封止樹脂５０で封止する。リードフレーム１の上面側に封止樹脂５０が形成される。
一般的なＱＦＮ型のリードフレームの製造方法では、ワイヤボンディング工程や封止樹脂５０の形成工程は、リードフレームの開口部からの樹脂漏れを防止するためにモールドテープをリードフレームの下面に貼付した状態で行われる。
本実施形態では、リードフレーム１の下面側の第１凹部Ｃ１に樹脂層２２が充填されて開口部が封止されているため、モールドテープを貼付する必要がなく、組み立て作業を簡易にすることができる。
そして、図２０に示すように、製品領域Ｒごとに封止樹脂５０、リード端子Ｔ及び樹脂層２２を厚み方向に切断する。さらに、樹脂層２２の開口部２２ｘ内のリード端子Ｔの接続部にはんだボール５２を搭載することにより、個々の電子部品装置２を得る。
はんだボール５２は図１９の構造体を切断する前に搭載してもよい。あるいは、はんだボール５２は、図１５のリードフレーム１に半導体チップ４０を搭載する前に、搭載してもよい。はんだボール５２は導電性ボールの一例であり、他の金属ボールを使用してもよい。
以上により、図２０に示すように、第１実施形態の電子部品装置２が製造される。第１実施形態の電子部品装置２では、前述したように、薄板状のリードフレームであっても変形が防止されるため、薄型の電子部品装置を信頼性よく構築することができる。また、リードフレームからソーイングバーやサポートバーを省略できるため、設計の自由度を高めることができる。
また、リード端子Ｔの下面にはんだボール５２を搭載するための樹脂層２２の開口部２２ｘが配置されている。これにより、樹脂層２２の開口部２２ｘにはんだボール５２を位置決めした状態でリード端子Ｔの接続部に信頼性よく接続することができる。
さらに、樹脂層２２を感光性樹脂から形成することにより、樹脂層２２の厚みを容易に調整することができる。これにより、樹脂層２２の開口部２２ｘの高さをはんだボールのサイズなどを考慮して最適に調整できるため、はんだボールを使用する各種の実装基板との接続を信頼性よく行うことができる。
図２１には、第１実施形態のその他の電子部品装置２ｘが示されている。図２１に示すように、その他の電子部品装置２ｘでは、前述した図１９の構造体の封止樹脂５０及び樹脂層２２のみが積層された部分（リード端子Ｔの外側部分）を切断することにより得られる。
この態様の場合、リード端子Ｔの切断が不要になるため、リード端子Ｔの切断によるバリの発生が防止される。また、樹脂よりも硬い金属からなるリード端子Ｔの切断が不要になるため、切削ブレードの寿命を長くすることができる。
さらには、リード端子Ｔの側面全体が封止樹脂５０及び樹脂層２２で被覆されるため、リード端子Ｔと、封止樹脂５０及び樹脂層２２との界面から電子部品装置の内部に水分が侵入することが防止される。これにより、電子部品装置の信頼性を向上させることができる。
（第２実施形態）
図２２〜図２５は第２実施形態のリードフレームの製造方法を示す図、図２６〜図２８は第２実施形態のリードフレームを示す図、図２９は第２実施形態の電子部品装置を示す図である。
第２実施形態のリードフレームでは、樹脂層の開口部をリード端子の側面から離れた周囲に配置し、リード端子の下面から側面にかけてはんだ層を形成する。第２実施形態では、第１実施形態と同一工程及び同一要素の詳しい説明は省略する。
第２実施形態のリードフレームの製造方法では、図２２に示すように、前述した第１実施形態の図７（ａ）及び（ｂ）の工程と同様に、金属板１０の第１凹部Ｃ１が形成された第１面Ｓ１にスクリーンマスク２０を配置する。
第２実施形態では、スクリーンマスク２０の第１乳剤層２０ｘは、第１実施形態と同様に、前述した図５のダイパッド領域Ｄｘに対応するする部分に配置される。一方、スクリーンマスク２０の第２乳剤層２０ｙは、リード端子領域Ｔｘの上にその平面サイズよりも一回り大きな平面サイズで配置される。
図２２の部分平面図に示すように、平面視で、第２乳剤層２０ｙのリング状の周縁部がリード端子領域Ｔｘの外周からはみ出すようにして配置される。
さらに、前述した第１実施形態の図７（ａ）と同様に、スクリーンマスク２０の上に液状又はペースト状の樹脂材２２ａを配置し、スキージ２４で樹脂材２２ａを横方向に移動させる。
これにより、図２３に示すように、第１、第２乳剤層２０ｘ，２０ｙが配置されていないメッシュ２０ａの開口部２０ｂから下側に樹脂材２２ａが押し出されて配置される。一方、第１、第２乳剤層２０ｘ，２０ｙが配置された領域には樹脂材２２ａは形成されない。
このとき、第２乳剤層２０ｙは柔軟性を有するため、スキージ２４で第２乳剤層２０ｙが押圧されて金属板１０のリード端子領域Ｔｘに当接する際に、第２乳剤層２０ｙの周縁部がリード端子領域Ｔｘの側面を被覆して保護する。この状態で、第１凹部Ｃ１内に樹脂材２２ａが充填されるため、リード端子領域Ｔｘの側面には樹脂材２２ａが形成されない。
このため、図２４に示すように、図２３の金属板１０からスクリーンマスク２０を取り外すると、リード端子領域Ｔｘの側面と樹脂材２２ａの側壁との間に空間ＣＬが設けられる。さらに、樹脂材２２ａを加熱処理して硬化されることにより樹脂層２２を得る。
図２４の部分平面図に示すように、平面視で矩形状のリード端子領域Ｔｘの周囲に、リード端子領域Ｔｘよりも一回り大きな平面サイズの樹脂層２２の開口部２２ｘが配置される。このようにして、リード端子領域Ｔｘの側面と樹脂材２２ａの側壁との間にリング状の空間ＣＬが配置される。
空間ＣＬの幅は、例えば、２０μｍ〜３０μｍ程度に設定される。所望の幅の空間ＣＬが得られるように、スクリーンマスク２０の第２乳剤層２０ｙのサイズや厚み、及びスキージ２４による滑動条件などが調整される。
前述した第１実施形態の図１０及び図１１で説明したように、感光性樹脂層をフォトリソグラフィによってパターン化することにより、図２４と同じパターンの樹脂層２２を形成してもよい。
次いで、図２５に示すように、前述した第１実施形態の図１２（ａ）〜図１５と同様な工程を遂行することにより、金属板１０を貫通加工してダイパッドＤ及びリード端子Ｔを得る。ダイパッドＤは、上面に第１金属めっき層３０ａを備えて形成される。また、リード端子Ｔは、ダイパッドＤ側の上面の内側端部に第２金属めっき層３０ｂを備えて形成される。
さらに、図２６に示すように、樹脂層２２の開口部２２ｘ内のリード端子Ｔの下面（先端面）から側面にかけてはんだ層３２を形成する。はんだ層３２の厚みは、例えば、５μｍ〜１０μｍである。
はんだ層３２は、はんだペーストを塗布することにより形成される。はんだ層３２は金属接合材の一例であり、はんだ層３２の他に、銀ペーストなどの導電性ペーストを使用してもよい。
また同時に、樹脂層２２の開口部２２ｘ内のダイパッドＤの下面（先端面）から側面にかけてはんだ層３２が形成される。ダイパッドＤの下面を接続部として使用しない場合は、ダイパッドＤの下面及び側面を樹脂層２２で被覆してもよい。
あるいは、電解めっきによりはんだ層３２を形成してもよい。この場合は、前述した図６の変形例のリードフレームを製造する場合の金属板１０を使用し、ダイパッドＤ及びリード端子Ｔに連結されるソーイングバー及びサポートバーを形成する。そして、ソーイングバー及びサポートバーをめっき給電経路として利用する電解めっきにより、はんだめっき層を形成する。
以上により、図２６に示すように、第２実施形態のリードフレーム１ａが製造される。図２７は図２６のリードフレーム１ａを上側からみた平面図、図２８は図２６のリードフレーム１を下側からみた平面図である。
図２６及び図２７の上面側の平面図に示すように、第２実施形態のリードフレーム１ａは、第１実施形態のリードフレーム１と同様にダイパッドＤとリード端子Ｔとが樹脂層２２で固定されている。
第２実施形態では、図２６及び図２８の下面側の平面図に示すように、樹脂層２２の開口部２２ｘの平面サイズはリード端子Ｔの平面サイズよりも大きく設定され、リード端子Ｔの側面と樹脂層２２の開口部２２ｘの側壁との間に空間ＣＬが設けられている。
このように、リード端子Ｔの下部の周囲に樹脂層２２の開口部２２ｘが配置され、リード端子Ｔの下面及び側面が樹脂層２２から露出している。リード端子Ｔは、空間ＣＬを空けて樹脂層２２の開口部２２ｘの側壁で取り囲まれた状態となっている。
また、図２６に示すように、第１実施形態のリードフレーム１と同様に、リード端子Ｔ及びダイパッドＤの各側面の高さ方向の途中に突起ＰＸが形成されている。そして、突起ＰＸの下側領域の第１凹部Ｃ１に樹脂層２２が形成されている。
また、樹脂層２２の開口部２２ｘ内のリード端子Ｔの下面から側面にかけてはんだ層３２が形成されている。リード端子Ｔは表面のはんだ層３２を含んで形成される。
図２６及び図２８の下面側の平面図の例では、リード端子Ｔの側面と樹脂層２２の開口部２２ｘの側壁との間に空間ＣＬが残るように、はんだ層３２が形成されている。この態様の他に、リード端子Ｔの側面との樹脂層２２の開口部２２ｘの側壁との間の空間ＣＬがはんだ層３２で埋め込まれるようにしてもよい。
続いて、図２９に示すように、前述した第１実施形態の図１８〜図２０と同様な工程を遂行することにより、第２実施形態の電子部品装置２ａを得る。
第２実施形態の電子部品装置２ａでは、上記したように、リード端子Ｔの下面から側面にかけてはんだ層３２が形成されている。
このため、図２９の電子部品装置２ａのリード端子Ｔをマザーボードなどの実装基板の接続電極に接続する際に、リード端子Ｔの側面から裾を引くようにはんだ層３２が配置される。よって、電子部品装置２ａのリード端子Ｔと実装基板の接続電極とのはんだ層３２による接合面積が大きくなるため、電気接続の信頼性を向上させることができる。
また、電子部品装置２ａのリード端子Ｔと実装基板の接続電極との接続強度を強化することができる。
（第３実施形態）
図３０は第３実施形態のリードフレームの製造方法を説明するための図、図３１は第３実施形態の電子部品装置を示す図である。第３実施形態では、リードフレームの第１凹部のみに樹脂層が形成される。第３実施形態では、第１実施形態と同一工程及び同一要素の詳しい説明は省略する。
第３実施形態のリードフレームの製造方法では、図３０に示すように、前述した第１実施形態の図７（ａ）〜図９（ｂ）の樹脂層２２を形成する工程で、金属板１０の第１凹部Ｃ１のみに樹脂層２２が充填されて形成される。
図３０の例のように、樹脂層２２の上面と金属板１０の第１面Ｓ１とが面一になって形成されてもよいし、あるいは、樹脂層２２の上面が金属板１０の第１面Ｓ１から多少突出していてもよい。
前述した図７（ａ）のスクリーンマスク２０の第２乳剤層２０ｙをリード端子領域Ｔｘと同じパターンで形成し、同様にスクリーンマスク２０を介してスキージ２４で樹脂材２２ａを第１凹部Ｃ１に充填すればよい。
あるいは、樹脂層２２を感光性樹脂から形成してもよい。この場合は、金属板１０の第１面Ｓ１に第１凹部Ｃ１を埋め込むようにポジ型の感光性樹脂層を形成し、第１凹部Ｃ１内の感光性樹脂層が未露光部となるように全面露光し、現像する。これにより、金属板１０の第１凹部Ｃ１のみに樹脂層２２が充填された構造が得られる。
次いで、図３１に示すように、前述した第１実施形態の図１２〜図２０と同様な工程を遂行することにより、第３実施形態のリードフレーム１ｂを使用する電子部品装置２ｂが得られる。第３実施形態の電子部品装置２ｂでは、リードフレーム１ｂの樹脂層２２から露出するリード端子Ｔの下面全体及びダイパッドＤの下面全体にはんだ層３２が形成される。
第３実施形態の電子部品装置２ｂにおいても、薄板状の金属板１０に第１凹部Ｃ１を形成した後に樹脂層２２で金属板１０を固定するため、製造工程でのリードフレームの変形が防止される。また、ソーイングバーやサポートバーを省略できるため、設計の自由度を高めることができる。
１，１ａ，１ｂ…リードフレーム、２，２ａ，２ｂ，２ｘ…電子部品装置、１０…金属板、１２…第１レジスト層、１４…第２レジスト層、１２ａ，２２ｘ，２０ｂ…開口部、１６…第３レジスト層、１８…第４レジスト層、２０…スクリーンマスク、２０ａ…メッシュ、２０ｘ…第１乳剤層、２０ｙ…第２乳剤層、２２…樹脂層、２２ａ…樹脂材、２２ｂ…感光性樹脂層、２４…スキージ、３０ａ…第１金属めっき層、３０ｂ…第２金属めっき層、３２…はんだ層、４０…半導体チップ、４２…接続端子、４４…接着剤、５０…封止樹脂、５２…はんだボール、Ｂ…ブロック領域、Ｂ１ｘ…ソーイングバー領域、Ｂ２ｘ…サポートバー領域、Ｃ１…第１凹部、Ｃ２…第２凹部、ＣＬ…空間、Ｄ…ダイパッド、Ｄｘ…ダイパッド領域、Ｐ１…第１パターン、Ｐ２…第２パターン、ＰＸ…突起、Ｒ…製品領域、Ｓ１…第１面、Ｓ２…第２面、Ｔ…リード端子、Ｔｘ…リード端子領域、Ｗ…金属ワイヤ。

Claims (10)

  1. ダイパッドと、
    前記ダイパッドの周囲に配置されたリード端子と、
    前記ダイパッドと前記リード端子とを固定する樹脂層と
    を有し、
    前記樹脂層は前記リード端子の側面から下面に延在して形成され、かつ、前記リード端子の下面に前記樹脂層の開口部が配置されていることを特徴とするリードフレーム。
  2. ダイパッドと、
    前記ダイパッドの周囲に配置されたリード端子と、
    前記ダイパッドと前記リード端子とを固定する樹脂層と
    を有し、
    前記リード端子の下部の周囲に前記樹脂層の開口部が配置され、前記リード端子の下面及び側面が前記樹脂層から露出していることを特徴とするリードフレーム。
  3. 前記ダイパッド及び前記リード端子は各側面の高さ方向の途中に突起を有し、
    前記樹脂層は、前記突起の下側領域に形成されていることを特徴とする請求項１又は２に記載のリードフレーム。
  4. 前記リード端子の下面から側面にかけて金属接合材が形成されていることを特徴とする請求項２に記載のリードフレーム。
  5. ダイパッドと、
    前記ダイパッドの周囲に配置されたリード端子と、
    前記ダイパッドと前記リード端子とを固定する樹脂層と
    を有し、
    前記樹脂層は前記リード端子の側面から下面に延在して形成され、かつ、前記リード端子の下面に前記樹脂層の開口部が配置されたリードフレームと、
    前記ダイパッドの上に配置され、前記リード端子に金属ワイヤで接続された電子部品と、
    前記リードフレーム、前記電子部品及び金属ワイヤを封止する封止樹脂と、
    前記樹脂層の開口部に配置され、前記リード端子に接続された導電性ボールと
    を有することを特徴とする電子部品装置。
  6. ダイパッドと、
    前記ダイパッドの周囲に配置されたリード端子と、
    前記ダイパッドと前記リード端子とを固定する樹脂層と
    を有し、
    前記リード端子の下部の周囲に前記樹脂層の開口部が配置され、前記リード端子の下面及び側面が前記樹脂層から露出しており、
    前記リード端子の下面から側面にかけて金属接合材が形成されたリードフレームと、
    前記ダイパッドの上に配置され、前記リード端子に金属ワイヤで接続された電子部品と、
    前記リードフレーム、前記電子部品及び金属ワイヤを封止する封止樹脂と
    を有することを特徴とする電子部品装置。
  7. 金属板の第１面から第１凹部を形成して、ダイパッド領域及びリード端子領域を区画する工程と、
    前記第１凹部からリード端子領域に延在し、前記リード端子領域に開口部が配置された樹脂層を形成する工程と、
    前記金属板の第２面から第１凹部に接するように第２凹部を形成することにより、前記ダイパッド領域からダイパッドを得ると共に、前記リード端子領域からリード端子を得る工程と
    を有することを特徴とするリードフレームの製造方法。
  8. 金属板の第１面から第１凹部を形成して、ダイパッド領域及びリード端子領域を区画する工程と、
    前記第１凹部に樹脂層を形成する工程であって、前記リード端子領域の周囲に前記樹脂層の開口部が配置され、前記リード端子の先端面及び側面が前記樹脂層から露出する工程と、
    前記金属板の第２面から第１凹部に接するように第２凹部を形成することにより、前記ダイパッド領域からダイパッドを得ると共に、前記リード端子領域からリード端子を得る工程と
    を有することを特徴とするリードフレームの製造方法。
  9. 前記ダイパッド及び前記リード端子を得る工程の後に、
    前記リード端子の先端面から側面にかけて金属接合材を形成する工程を有することを特徴とする請求項８に記載のリードフレーム。
  10. 前記樹脂層を形成する工程において、
    前記樹脂層は、樹脂材をスキージによってマスクを介して形成するか、あるいは、感光性樹脂から形成することを特徴とする請求項７乃至９のいずれか一項に記載のリードフレームの製造方法。
JP2017201843A 2017-10-18 2017-10-18 リードフレーム及びその製造方法と電子部品装置 Active JP7039245B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017201843A JP7039245B2 (ja) 2017-10-18 2017-10-18 リードフレーム及びその製造方法と電子部品装置
US16/160,012 US10818579B2 (en) 2017-10-18 2018-10-15 Lead frame and electronic component device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017201843A JP7039245B2 (ja) 2017-10-18 2017-10-18 リードフレーム及びその製造方法と電子部品装置

Publications (2)

Publication Number Publication Date
JP2019075496A true JP2019075496A (ja) 2019-05-16
JP7039245B2 JP7039245B2 (ja) 2022-03-22

Family

ID=66095963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017201843A Active JP7039245B2 (ja) 2017-10-18 2017-10-18 リードフレーム及びその製造方法と電子部品装置

Country Status (2)

Country Link
US (1) US10818579B2 (ja)
JP (1) JP7039245B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023228898A1 (ja) * 2022-05-23 2023-11-30 大日本印刷株式会社 リードフレーム及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10700018B2 (en) * 2018-11-06 2020-06-30 Semiconductor Components Industries, Llc Reinforced semiconductor die and related methods

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332145A (ja) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法
JP2003110058A (ja) * 2001-10-01 2003-04-11 Dainippon Printing Co Ltd 半導体パッケージ及びその製造方法体装置用回路部材
JP2005277001A (ja) * 2004-03-24 2005-10-06 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2007048981A (ja) * 2005-08-10 2007-02-22 Mitsui High Tec Inc 半導体装置の製造方法
JP2009055015A (ja) * 2007-07-31 2009-03-12 Seiko Epson Corp 基板及びその製造方法、並びに半導体装置及びその製造方法
US20090174053A1 (en) * 2007-12-11 2009-07-09 Dai Nippon Printing Co., Ltd. Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device
JP2010087221A (ja) * 2008-09-30 2010-04-15 Toppan Printing Co Ltd リードフレーム型基板とその製造方法、及び半導体装置
JP2018037504A (ja) * 2016-08-31 2018-03-08 新光電気工業株式会社 リードフレーム及び電子部品装置とそれらの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307043A (ja) 1996-05-10 1997-11-28 Dainippon Printing Co Ltd リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
US7348663B1 (en) * 2005-07-15 2008-03-25 Asat Ltd. Integrated circuit package and method for fabricating same
US7875988B2 (en) * 2007-07-31 2011-01-25 Seiko Epson Corporation Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same
JP5813335B2 (ja) 2011-02-08 2015-11-17 新光電気工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332145A (ja) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法
JP2003110058A (ja) * 2001-10-01 2003-04-11 Dainippon Printing Co Ltd 半導体パッケージ及びその製造方法体装置用回路部材
JP2005277001A (ja) * 2004-03-24 2005-10-06 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2007048981A (ja) * 2005-08-10 2007-02-22 Mitsui High Tec Inc 半導体装置の製造方法
JP2009055015A (ja) * 2007-07-31 2009-03-12 Seiko Epson Corp 基板及びその製造方法、並びに半導体装置及びその製造方法
US20090174053A1 (en) * 2007-12-11 2009-07-09 Dai Nippon Printing Co., Ltd. Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device
JP2009164594A (ja) * 2007-12-11 2009-07-23 Dainippon Printing Co Ltd 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法
JP2010087221A (ja) * 2008-09-30 2010-04-15 Toppan Printing Co Ltd リードフレーム型基板とその製造方法、及び半導体装置
US20110163435A1 (en) * 2008-09-30 2011-07-07 Toppan Printing Co., Ltd. Lead frame substrate and method of manufacturing the same, and semiconductor device
CN102165585A (zh) * 2008-09-30 2011-08-24 凸版印刷株式会社 引线框基板及其制造方法、半导体器件
JP2018037504A (ja) * 2016-08-31 2018-03-08 新光電気工業株式会社 リードフレーム及び電子部品装置とそれらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023228898A1 (ja) * 2022-05-23 2023-11-30 大日本印刷株式会社 リードフレーム及びその製造方法

Also Published As

Publication number Publication date
JP7039245B2 (ja) 2022-03-22
US10818579B2 (en) 2020-10-27
US20190115288A1 (en) 2019-04-18

Similar Documents

Publication Publication Date Title
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
JP2008306128A (ja) 半導体装置およびその製造方法
US8390105B2 (en) Lead frame substrate, manufacturing method thereof, and semiconductor apparatus
JP2004119863A (ja) 回路装置およびその製造方法
CN205609512U (zh) 半导体封装体
JP6838104B2 (ja) 半導体装置用基板および半導体装置
JP2004071898A (ja) 回路装置およびその製造方法
US20130320527A1 (en) Semiconductor device and semiconductor device manufacturing method
JP7039245B2 (ja) リードフレーム及びその製造方法と電子部品装置
JP6927634B2 (ja) 半導体素子搭載用基板及びその製造方法
JP2008227410A (ja) 半導体装置およびその製造方法
JP2004207276A (ja) 回路装置およびその製造方法
JP2022168143A (ja) 半導体装置用基板、および半導体装置
CN108155170B (zh) 引线框
JP6610927B2 (ja) 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP2017188604A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP3467410B2 (ja) リードフレームの製造方法
JP6626639B2 (ja) 半導体装置用基板の製造方法
JP2018088512A (ja) 半導体装置用配線部材
US20220077028A1 (en) Lead frame, semiconductor device, and manufacturing method of lead frame
JP2023060010A (ja) 半導体装置用基板及び半導体装置
JP6562493B2 (ja) 半導体装置用基板及びその製造方法
JP5943386B2 (ja) リードフレーム及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180320

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220309

R150 Certificate of patent or registration of utility model

Ref document number: 7039245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150