JP2005277001A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP2005277001A
JP2005277001A JP2004086555A JP2004086555A JP2005277001A JP 2005277001 A JP2005277001 A JP 2005277001A JP 2004086555 A JP2004086555 A JP 2004086555A JP 2004086555 A JP2004086555 A JP 2004086555A JP 2005277001 A JP2005277001 A JP 2005277001A
Authority
JP
Japan
Prior art keywords
resin film
conductive pattern
conductive
circuit device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004086555A
Other languages
English (en)
Other versions
JP4446772B2 (ja
Inventor
Jun Sakano
純 坂野
Yukitsugu Takahashi
幸嗣 高橋
Yuusuke Igarashi
優助 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004086555A priority Critical patent/JP4446772B2/ja
Priority to TW094104283A priority patent/TW200536441A/zh
Priority to CNB2005100558019A priority patent/CN100356822C/zh
Priority to KR1020050022175A priority patent/KR100613791B1/ko
Priority to US11/085,287 priority patent/US7329957B2/en
Publication of JP2005277001A publication Critical patent/JP2005277001A/ja
Application granted granted Critical
Publication of JP4446772B2 publication Critical patent/JP4446772B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Abstract

【課題】 低コストで導電パターンの位置精度が高い回路装置およびその製造方法を提供する。
【解決手段】 本形態の回路装置の製造方法では、導電箔１０を用意する工程と、導電箔１０の表面に分離溝１２を形成することにより導電パターン１３を凸状に形成する工程と、導電箔１０の表面を樹脂膜１５で被覆して、１２分離溝を被覆する樹脂膜１５の厚さを導電パターン１３の上面を被覆する樹脂膜１５よりも厚く形成する工程と、樹脂膜１５を除去することにより前記導電パターンの上面を樹脂膜１５から露出させる工程と、樹脂膜１５から露出する導電パターン１３と回路素子とを電気的に接続する工程と、回路素子が封止されるように封止樹脂２０を形成する工程と、導電パターン１３同士が分離されるまで導電箔１０の裏面を除去する工程を具備する。
【選択図】 図４

Description

本発明は、回路装置およびその製造方法に関し、特に、導電パターンの露出部の位置精度を高めることができる回路装置およびその製造方法に関するものである。
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
例えば、回路装置として半導体装置を例にして述べると、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等の大きさの回路装置が開発されている。
しかしながら、一般的なＣＳＰは、ガラスエポキシ基板をインターポーザとして用いており、このことがＣＳＰの小型化および薄型化を阻害していた。この問題を解決すべく本出願人は、図１３と図１４に示すような実装基板を不要にした回路装置の製造方法を開発した（例えば、特許文献１を参照）。
図１３および図１４を参照して、上記した回路装置の製造方法を説明する。図１３（Ａ）を参照して、導電箔１１０を用意してその表面にエッチングレジスト１１１を所望の形状にパターンニングする。次に、図１３（Ｂ）を参照して、ハーフエッチングを行うことにより導電箔１０の表面に分離溝１１２を形成する。次に、図１３（Ｃ）を参照して、エッチングレジスト１１１を剥離した後に、導電箔の表面に樹脂膜１１５を塗布する。次に、図１３（Ｄ）を参照して、導電パターン１３３の表面に開口部１３０を形成する。この開口部１３０の形成は、レーザーまたはリソグラフィ工程等の除去方法により行うことが出来る。ここでは、開口部１３０を形成する際の誤差が考慮されて、開口部１３０の周辺部と導電パターン１３３の周辺部とは所定の距離αにより離間されている。
図１４（Ａ）を参照して、半導体素子１１６およびチップ素子１１７を、導電パターン１３３に電気的に接続してから、封止樹脂１２０の形成を行う。続いて、図１４（Ｂ）を参照して、導電箔１１０の裏面を除去することにより、各導電パターン１３３を電気的に分離する。続いて、図１４（Ｃ）を参照して、導電パターン１３３の裏面に外部電極１２１を形成して、被覆樹脂１２２を形成する。以上の工程で従来型の回路装置を形成することが出来る。
特開２００３−１５５５９１号公報
しかしながら、上述した回路装置およびその製造方法は以下のような問題を有していた。
図１３（Ｄ）を参照して、開口部１１５を形成する際の誤差を考慮した冗長設計を行っていたために、平面的な導電パターン１３３の大きさは必要以上に大きく形成されていた。このことが、回路装置全体の大型化を招いていた。更に、正確な位置に開口部１３０を形成するためには、精度が高い高価な露光機やレーザー照射器が必要とされる。このことが製造コストを押し上げていた。
更に、樹脂膜１１５の開口部に、チップ素子１１７等を接着させるための接着剤が形成されていたので、接着剤の形状が括れを有する形状と成っていた。このことが、熱応力に対する信頼性を阻害していた。
本発明は上記した問題を鑑みて成されたものであり、本発明の主な目的は、低コストで導電パターンの位置精度が高い回路装置およびその製造方法を提供することにある。
本発明の回路装置は、導電パターンと、前記導電パターンと電気的に接続された回路素子と、前記導電パターン同士の間に形成されて前記導電パターンの側面を被覆する樹脂膜と、前記導電導電パターンの上面および側面に接触して前記回路素子を前記回路素子と固着させる接着剤と、前記回路素子を封止する封止樹脂とを具備することを特徴とする。
更に本発明の回路装置は、前記接着剤は、導電性あるいは絶縁性の接着剤であることを特徴とする。
更に本発明の回路装置は、前記接着剤の側面は、滑らかな曲面を描くことを特徴とする置。
更に本発明の回路装置は、前記導電パターンは、多層の配線構造を有することを特徴とする。
更に本発明の回路装置は、前記回路素子は、フリップチップで実装される半導体素子であることを特徴とする。
本発明の回路装置の製造方法は、導電パターンを構成する工程と、前記導電パターンが被覆されるように樹脂膜を形成する工程と、前記樹脂膜から前記導電パターンの上面を露出させる工程と、前記導電パターンに接着剤を介して回路素子を電気的に接続する工程と、前記回路素子を被覆する工程とを具備することを特徴とする。
更に本発明の回路装置の製造方法は、導電箔を用意する工程と、前記導電箔の表面に分離溝を形成することにより導電パターンを凸状に形成する工程と、前記導電箔の表面を樹脂膜で被覆して、前記分離溝を被覆する前記樹脂膜の厚さを前記導電パターンの上面を被覆する前記樹脂膜よりも厚く形成する工程と、前記樹脂膜を除去することにより前記導電パターンの上面を前記樹脂膜から露出させる工程と、前記樹脂膜から露出する前記導電パターンと回路素子とを電気的に接続する工程と、前記回路素子が封止されるように封止樹脂を形成する工程と、前記導電パターン同士が分離されるまで前記導電箔の裏面を除去する工程とを具備することを特徴とする。
更に本発明の回路装置の製造方法は、前記樹脂膜を均一にエッチングすることで、前記導電パターンの上面を前記樹脂膜から露出させることを特徴とする。
更に本発明の回路装置の製造方法は、前記回路素子は、フェイスダウンで実装される半導体素子を含むことを特徴とする。
更に本発明の回路装置の製造方法は、前記導電パターンの裏面は、外部電極を構成することを特徴とする。
更に本発明の回路装置の製造方法は、前記樹脂膜の露光を行ってから、前記樹脂膜の除去を行うことを特徴とする。
更に本発明の回路装置の製造方法は、前記樹脂膜の形成は、フィルム状の前記樹脂膜を真空プレスで前記導電箔に積層させることで行うことを特徴とする。
更に本発明の回路装置の製造方法は、前記樹脂膜の形成は、液状あるいは半固形状の樹脂を前記導電箔の表面に塗布することで行うことを特徴とする。
更に本発明の回路装置の製造方法は、前記導電パターンの側面が部分的に露出するまで、前記樹脂膜の除去を行うことを特徴とする。
本発明の回路装置によれは、接着剤の側面を滑らかな曲面の形状に形成することが可能なため、この接着剤の熱応力に対する信頼性を向上させることが可能となる。
本発明の回路装置の製造方法によれば、従来のような露出部の形成を省いて導電パターンを部分的に露出させることが出来る。従って、露出する部分の導電パターンの位置精度を飛躍的に向上させることができる。更に、露光機やレーザー照射器を用いないで、導電パターンを部分的に露出させることが出来る。このことから、回路装置の製造に斯かるコストを低減させることが可能になる。
＜第1の実施の形態＞
図１から図５を参照して本形態の回路装置の製造方法を説明する。本形態の回路装置の製造方法では、導電箔１０を用意する工程と、導電箔１０の表面に分離溝１２を形成することにより導電パターン１３を凸状に形成する工程と、導電箔１０の表面を樹脂膜１５で被覆して、分離溝１２を被覆する樹脂膜１５の厚さを導電パターン１３の上面を被覆する樹脂膜１５よりも厚く形成する工程と、樹脂膜１５を除去することにより前記導電パターンの上面を樹脂膜１５から露出させる工程と、樹脂膜１５から露出する導電パターン１３と回路素子とを電気的に接続する工程と、回路素子が封止されるように封止樹脂２０を形成する工程と、導電パターン１３同士が分離されるまで導電箔１０の裏面を除去する工程を具備する。以下では、上述した回路素子の一例として、半導体素子１６とチップ素子１７との組み合わせを採用している。このような各工程を以下にて詳述する。
本形態の第１の工程は、図１に示すように、導電箔１０を用意して、導電箔１０の表面に分離溝１２を形成することにより導電パターン１３を凸状に形成することにある。
本工程では、まず図１（Ａ）の如く、シート状の導電箔１０を用意する。この導電箔１０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましい。
続いて、導電箔１０の表面に、耐エッチングマスクであるエッチングレジスト１１を形成し、導電パターン１３となる領域を除いた導電箔１０が露出するようにエッチングレジスト１１をパターニングする。
更に、図１（Ｂ）を参照して、エッチングを行うことにより分離溝１２を形成する。エッチングにより形成された分離溝１２の深さは、例えば５０μｍであり、その側面は、粗面となるため後の工程で封止樹脂２０や樹脂膜１５との接着性が向上される。ここで使用するエッチャントは、塩化第二鉄または塩化第二銅が主に採用され、導電箔１０は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。また、図１（Ｃ）を参照して、エッチングが終了した後に、エッチングレジスト１１は剥離されて除去される。
本形態の第２の工程は、図２に示すように、導電箔１０の表面を樹脂膜１５で被覆して、分離溝１２を被覆する樹脂膜１５の厚さを導電パターン１３の上面を被覆する樹脂膜１５よりも厚く形成することにある。
導電箔１０の表面に樹脂膜１５を形成する方法は２つの方法が考えられる。第１の方法は、シート状の樹脂シート１４を導電箔１０の表面に密着させることで、樹脂膜１５の形成を行う方法である。第２の方法は、液状または半固形状の樹脂材料を導電箔１０の表面に塗布した後に、その樹脂材料を硬化させることで、樹脂膜１５の形成を行う方法である。どちらの方法でも樹脂膜１５を形成することは可能であるが、ここでは樹脂シート１４を用いた方法を説明する。
図２（Ａ）を参照して、導電箔１０の表面に樹脂シート１４を圧着させる。具体的には、交互に積層された導電箔１０と樹脂シート１４とを、上下方向から加圧することにより両者を密着させる。この密着は、真空に近い雰囲気でプレスを行う真空プレスにより行っても良い。また、樹脂膜１５の形成が終了した後に、露光または加熱を行うことにより、樹脂の硬化や安定化を行っても良い。
図２（Ｂ）を参照して、上記方法により樹脂膜１５がその表面に形成された導電箔１０の断面を説明する。ここでは、分離溝１２も含めた導電箔１０の表面の実質全域が樹脂膜１５により被覆されている。
図２（Ｃ）を参照して、形成された樹脂膜１５の詳細を説明する。分離溝１２の箇所に形成される樹脂膜１５の厚さは、導電パターン１３の上面を被覆する樹脂膜１５よりも厚く形成される。更に、分離溝１２の下部を被覆する樹脂膜１５の厚さを、分離溝１２上部を被覆する樹脂膜１５よりも厚く形成しても良い。上記した樹脂シート１３を用いた方法でも、液状の樹脂材を用いた方法でも、このように分離溝１２の箇所に形成される樹脂膜１５を厚く形成することができる。樹脂シート１３を用いた樹脂膜１５の形成方法では、樹脂シート１４が加圧されることにより、樹脂材が分離溝１２の箇所に集中することで、分離溝１２を被覆する樹脂膜１５が厚く形成される。また、液状の樹脂材を用いた方法では、分離溝１２の箇所に優先的に樹脂材が行き渡ることで、分離溝１２を被覆する樹脂膜１５は厚く形成される。
本形態の第３の工程は、樹脂膜１５を除去することにより前記導電パターンの上面を樹脂膜１５から露出させることにある。
具体的には図３（Ａ）を参照して、導電箔１０の表面に形成された樹脂膜１５の実質全面的な除去を行うことにより、導電パターン１３の上面を樹脂膜１５から露出させる。ここでは、レーザーやリソグラフィ工程を用いずに、全面的な樹脂膜１５のエッチングを行うことにより、導電パターン１３の上面を樹脂膜１５から露出させている。上述したように、導電パターン１３の上面を被覆する樹脂膜１５は、分離溝１２を被覆する樹脂膜１５よりも薄く形成されている。従って、マスク無しで一様に樹脂膜１５のエッチングを行った場合は、樹脂膜１５が薄く形成されている導電パターン１３の上面が優先的に露出する。本形態では、導電パターン１３の上面が露出した時点で、樹脂膜１５のエッチングをストップさせている。このことで、分離溝１２の領域には樹脂膜１５を残存させて、導電パターン１３の上面を樹脂膜１５から露出させることが可能となる。樹脂膜１５をエッチングするエッチャントとしては、樹脂膜１５には化学的に反応して、導電箔１０の材料には反応しない化学薬品が採用される。具体的には、強アルカリ性の薬品をこのエッチャントとして採用することができる。
図３（Ｂ）を参照して、導電パターン１３の露出を行った後の断面を説明する。樹脂膜１５のエッチングを行うことで、導電パターン１３の上面が露出されると共に、分離溝１２の上部側面も樹脂膜１５から露出させても良い。このように分離溝１２の上部側面を樹脂膜１５から露出するまでエッチングを行うことで、エッチングの進行にバラツキが有った場合でも、導電パターン１３上面の露出を確実に行うことができる。
本形態の第４の工程は、図４に示すように、樹脂膜１５から露出する導電パターン１３と回路素子とを電気的に接続することにある。
図４（Ａ）を参照して、ここでは、回路素子の一例として半導体素子１６とチップ素子１７とが採用されている。半導体素子１６はロウ材１８を介して導電パターン１３の上面に固着され、金属細線１９を介して半導体素子１６と導電パターン１３とは電気的に接続される。チップ素子１７の両端の電極は、ロウ材１８を介して導電パターン１３に固着されている。ここでは、回路素子としては、受動素子と能動素子とを全般的に採用することができる。また、樹脂封止型のパッケージまたはＣＳＰを回路素子として採用することが可能である。
図４（Ｂ）を参照して、ロウ材１８を介して接続されるチップ素子１７の実装構造を説明する。ロウ材１８は、導電パターン１３の上面および側面の一部分を被覆するように形成されている。また、ロウ材１８の側面は連続して滑らかな曲面を呈している。従来例と比較すると、図１３（Ｄ）に示される開口部１３０のような段差が無いことから、本形態のロウ材１８の側面の形状は滑らかに形成される。ロウ材１８の側面が滑らかに形成されることにより、ロウ材１８の熱応力に対する強度を向上させることが出来る。また、ロウ材１８が導電パターン１３の側面部を部分的に覆うことによって、ロウ材１８と導電パターン１３との接続強度を向上させることが出来る。更に、分離溝１２は、樹脂膜１５により覆われているので、ロウ材１８が過度に広がることによる導電パターン１３同士の短絡は抑止される。
本形態の第５の工程は、図５に示すように、回路素子が封止されるように封止樹脂２０を形成して、導電パターン１３同士が分離されるまで導電箔１０の裏面を除去することにある。
図５（Ａ）を参照して、封止樹脂２０は回路素子および複数の導電パターン１３を被覆し、導電パターン１３間の分離溝１２には封止樹脂２０が充填される。そして封止樹脂２０により導電パターン１３が支持されている。本工程では、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
本工程の利点は、封止樹脂２０を被覆するまでは、導電パターン１３となる導電箔１０が支持基板となることである。従来では、本来必要としない支持基板を採用して導電路を形成しているが、本形態では、支持基板となる導電箔１０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
図５（Ｂ）を参照して、分離溝１２に充填された封止樹脂２０が露出するまで導電箔１０の裏面を除去して、各導電パターン１３の分離を行う。本工程は、導電箔１０の裏面を化学的および／または物理的に除き、導電パターン１３として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
図５（Ｃ）を参照して、封止樹脂２０から露出する導電パターン１３の裏面を被覆樹脂２２で被覆し、所望の箇所に外部電極２１を形成する。また、マトリックス状に形成された各回路装置の境界部の封止樹脂２０をダイシングライン２３でダイシングすることにより、個別の回路装置に分割する。上記工程を経て、本形態に斯かる回路装置が製造される。
＜第２の実施の形態＞
本形態では、図６と図７を参照して、内蔵される回路素子としてフェイスダウンの半導体素子を採用した場合の回路装置の製造方法を説明する。本形態の回路装置の基本的な製造方法は上述した第1の実施の形態と同様であるので、相違点を中心に以下の説明は行う。
先ず、図６（Ａ）および図６（Ｂ）を参照して、導電箔１０の表面に分離溝１２を形成することにより導電パターン１３を凸状に形成する。ここでは、導電パターン１３は、フェイスダウンで配置される素子との接続パッドを主に形成する。分離溝１２の形成が終了した後は、エッチングレジスト１１は剥離する。
次に、図６（Ｃ）を参照して、樹脂膜１５を導電箔１０の表面に形成して、樹脂膜１５のエッチングを行うことにより、樹脂膜１５から導電パターン１３の上面を露出させる。この方法の詳細は、第１の実施の形態と同様である。
次に、図６（Ｄ）を参照して、半導体素子２４をフェイスダウンで配置する。半導体素子の電極と導電パターン１３とは、ロウ材１８を介して電気的に接続される。ここでも、ロウ材１８の側面は連続して滑らかな曲面となるので、熱応力に対するロウ材１８の強度は強い。更に、上述したように、導電パターン１３の位置精度が非常に高いので、ファインピッチの多数個の端子を有する半導体素子２４にも対応することが出来る。半導体素子２４の固着が終了した後に、半導体素子２４の下方に樹脂から成るアンダーフィル材を充填しても良い。更に、図７（Ａ）を参照して、封止樹脂２０による半導体素子２４の被覆を行う。
次に、図７（Ｂ）を参照して、各導電パターン１３が分離されるまで導電箔１０の裏面を除去する。ここでは、導電箔１０の裏面に選択的にエッチングレジスト２５を形成して、エッチングを行っている。本工程のエッチングを行うことにより分離される導電パターン１３の裏面の露出面は、回路装置の実装を行うためのロウ材が付着される電極を形成する。従って、樹脂膜１５から露出する導電パターン１３の上面の面積よりも、装置の外部に露出する導電パターン１３の下面の面積の方が大きい。
次に、図７（Ｃ）を参照して、裏面に露出する導電パターン１３を被覆樹脂２２で部分的に被覆して、導電パターン１３の裏面にロウ材から成る外部電極２１を形成する。以上の工程で、フェイスダウンで配置される半導体素子２４を内蔵する回路装置が製造される。
＜第３の実施の形態＞
本形態では、上述した実施の形態で製造可能な回路装置の一例を説明する。図８（Ａ）は回路装置９の平面図であり、図８（Ｂ）はその断面図である。この図に示す回路装置９では、複数個の回路素子が内蔵され、各々が金属細線１９または導電パターン１３を介して電気的に接続されている。
導電パターン１３は裏面を露出させて封止樹脂２０に埋め込まれた構造になっており、分離溝１２により電気的に分離されている。また、外部に露出する導電パターン１３の裏面には半田等のロウ材から成る外部電極２１が設けられている。更に、装置の裏面で外部電極２１が設けられない箇所は、被覆樹脂２２で被覆されている。
図８（Ａ）を参照して、導電パターン１３の平面的な形状を更に説明する。同図では、導電パターンの上面１３Ａを実線で示し、導電パターンの下面１３Ｂを点線で示している。導電パターンの上面１３Ａは、回路素子が実装されるダイパッドの領域と、金属細線が接続するボンディングパッドの領域を形成している。上述したように本願の導電パターン１３の位置精度は非常に高い。従って、導電パターン１３の平面的位置がずれてしまうことによる導電パターン１３同士の短絡を防止することが出来る。
回路素子としては、半導体素子１６およびチップ部品１７が採用される。これらの回路素子は、導電パターン１３から成るアイランド上に固着されている。
封止樹脂２０は、導電パターン１３および導電パターン１３の裏面を露出させて回路素子、金属細線１９および導電パターン１３を被覆している。封止樹脂２０としては、熱硬化性樹脂または熱可塑性樹脂を全般的に採用することができる。また、各導電パターン１３を分離する分離溝１２には封止樹脂２０が充填されている。更に、本形態の回路装置１０Ａは、封止樹脂２０により全体が支持されている。
本形態では、導電パターンの上面１３Ａと導電パターンの下面１３Ｂとの平面的形状を異ならせることができる。従って、一つの導電パターン１３に複数の導電パターンの上面１３Ａを形成することができる。このことから、より複雑な電気回路を回路装置９に内蔵させることが出来る。
＜第４の実施の形態＞
本実施の形態では、多層の配線構造を有する回路装置の構成および製造方法を説明する。本形態でも、露光マスクを用いた露光の工程を省いて、導電パターンの露出を行っている。各工程の詳細を以下にて説明する。
本形態の第１の工程は、図９（Ａ）に示すように、第１の導電膜４０と第２の導電膜４１を絶縁樹脂４２に接着した絶縁樹脂シートを準備することにある。
絶縁樹脂シートの表面は、実質全域に第１の導電膜４０が形成され、裏面にも実質全域に第２の導電膜４１が形成されるものである。また絶縁樹脂４２の材料は、ポリイミド樹脂またはエポキシ樹脂等の高分子から成る絶縁材料で成る。また、第１の導電膜４０および第２の導電膜４１は、好ましくは、Ｃｕを主材料とするもの、または公知のリードフレームの材料であり、メッキ法、蒸着法またはスパッタ法で絶縁樹脂４２に被覆されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。
また絶縁樹脂シートは、キャスティング法で形成されても良い。以下に簡単にその製造方法を述べる。まず平膜状の第１の導電膜４０の上に糊状のポリイミド樹脂を塗布し、また平膜状の第２の導電膜４１の上にも糊状のポリイミド樹脂を塗布する。そして両者のポリイミド樹脂を半硬化させた後に貼り合わせると絶縁樹脂シートができあがる。
絶縁樹脂４２は、ポリイミド樹脂、エポキシ樹脂等が好ましい。ペースト状のものを塗ってシートとするキャスティング法の場合、その膜厚は、１０μｍ〜１００μｍ程度である。またシートとして形成する場合、市販のものは２５μｍが最小の膜厚である。また熱伝導性が考慮され、中にフィラーが混入されても良い。
本形態の第２の工程は、図９（Ｂ）および図９（Ｃ）に示す如く、絶縁樹脂シートの所望個所に第１の導電膜４０および絶縁樹脂４２に貫通孔５２を形成し、第２の導電膜４１を選択的に露出することにある。
先ず、図９（Ｂ）に示すように第1の導電箔４０の表面にホトレジスト５０を全面的に塗布した後に、パターニングを行って第1の導電箔４０を部分的に露出される。具体的には、二つの導電箔を電気的に接続する部分が露出されるようにホトレジスト５０のパターニングを行う。
続いて、図９（Ｃ）に示す如く、このホトレジストを介して第１の導電膜４０をエッチングする。第１の導電膜４０はＣｕを主材料とするものであるので、エッチング液は、塩化第２鉄または塩化第２銅を用いてケミカルエッチングを行う。貫通孔５２の開口径は、ホトリソグラフィーの解像度により変化するが、ここでは５０〜１００μｍ程度である。
次に、図９（Ｄ）を参照して、ホトレジストを取り除いた後、第１の導電膜４０をマスクにして、レーザーにより貫通孔５２の真下の絶縁樹脂４２を取り除き、貫通孔５２の底に第２の導電膜４１の裏面を露出させる。レーザーとしては、炭酸ガスレーザーが好ましい。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングし、この残査を取り除く。
本形態の第３の工程は、図１０（Ａ）に示す如く、貫通孔５２に接続手段４６を形成し、第１の導電膜４０と第２の導電膜４１を電気的に接続することにある。
貫通孔５２を含む第１の導電膜４０全面に第２の導電膜４１と第１の導電膜４０の電気的接続を行う接続手段４６であるメッキ膜を形成する。このメッキ膜は無電解メッキと電解メッキの両方で形成され、ここでは、無電解メッキにより約２μｍのＣｕを少なくとも貫通孔５２を含む第１の導電膜４０全面に形成する。これにより第１の導電膜４０と第２の導電膜４１が電気的に導通するため、再度この第１および第２導電膜４０，４１を電極にして電解メッキを行い、約２０μｍのＣｕをメッキする。これにより貫通孔５２はＣｕで埋め込まれ、接続手段４６が形成される。
本形態の第４の工程は、図１０（Ｂ）から図１０（Ｄ）に示す如く、第１の導電膜４０、および第２の導電膜４１を所望のパターンにエッチングして第１の導電パターン４３、第２の導電パターン４４を形成することにある。
第１の導電膜４０上および第２の導電箔４１の表面に所望のパターンのホトレジスト５０で被覆し、ケミカルエッチングによりパターニングを行う。導電膜はＣｕを主材料とするものであるので、エッチング液は、塩化第２鉄または塩化第２銅を用いれば良い。
本形態の第５の工程は、図１１を参照して、第1の導電パターン４３を樹脂膜４８で被覆してから、第1の導電パターン４３の表面を樹脂膜４３から露出させることにある。
先ず、図１１（Ａ）を参照して、第1の導電パターン４３が被覆されるように樹脂膜４８を形成する。この樹脂膜４８の形成は、液化した状態の樹脂膜の塗布あるいは、シート状の樹脂膜の積層により行うことが科可能である。積層により樹脂膜４８の形成を行う場合は、図２を参照して説明した方法と同様の方法で行うことが出来る。本形態でも、第1の導電パターン４３の上面を被覆する樹脂膜４８の厚みは、絶縁樹脂４２を直に被覆する樹脂膜４８よりも薄くなる。
次に、図１１（Ｂ）を参照して、樹脂膜４８の表面を全面的にエッチングを行うことで、第1の導電パターン４３の上面を露出させる。本工程では、露光マスクを用いずに樹脂膜４８のエッチングを行うので、露光を省いた簡素化された方法でパターンの上面を露出させることが可能となる。また、露光マスクを省いた方法であることから、このマスクの合わせ精度を無視して全体の設計を行うことが可能となる。従って、パターン密度を向上させることが出来る。また、第1の導電パターン４３の上面を確実に露出させるために、第1の導電パターン４３の側面が部分的に露出するまで、樹脂膜４８のエッチングを行っても良い。
本形態の第６の工程は、図１２に示す如く、回路素子４５の固着を行って更にその封止を行うことに有る。
先ず、図１２（Ａ）を参照して、第１の導電パターン４３上に回路素子４５を固着する。ここでは、第1のパターン４３の表面に回路素子を固着して、必要に応じてボンディングワイヤー１９による電気的接続を行う。回路素子４５としては、能動素子および受動素子の両方を全面的に採用することが出来る。
次に、図１２（Ｂ）を参照して、回路素子４５およびボンディングワイヤー１９が被覆されるように封止樹脂４７による封止を行う。更に、図１２（Ｃ）に示すように裏面から露出する第２の導電パターン４４の裏面処理を行う。具体的には、外部電極５３が形成される箇所を除いて半田レジスト５５による被覆を行う。更に、半田電極である外部電極５３の形成を行って、多層配線を有する回路装置が完成する。
本発明の回路装置の製造方法を説明する断面図（Ａ）−（Ｃ）である。 本発明の回路装置の製造方法を説明する断面図（Ａ）−（Ｃ）である。 本発明の回路装置の製造方法を説明する断面図（Ａ）−（Ｂ）である。 本発明の回路装置の製造方法を説明する断面図（Ａ）−（Ｂ）である。 本発明の回路装置の製造方法を説明する断面図（Ａ）−（Ｃ）である。 本発明の回路装置の製造方法を説明する断面図（Ａ）−（Ｄ）である。 本発明の回路装置の製造方法を説明する断面図（Ａ）−（Ｃ）である。 本発明の回路装置の製造方法により製造される回路装置の一例を説明する平面図（Ａ）、断面図（Ｂ）である。 本発明の回路装置の製造方法を説明する断面図（Ａ）−（Ｄ）である。 本発明の回路装置の製造方法を説明する断面図（Ａ）−（Ｄ）である。 本発明の回路装置の製造方法を説明する断面図（Ａ）−（Ｂ）である。 本発明の回路装置の製造方法を説明する断面図（Ａ）−（Ｃ）である。 従来の回路装置の製造方法を説明する断面図（Ａ）−（Ｄ）である。 従来の回路装置の製造方法を説明する断面図（Ａ）−（Ｃ）である。
符号の説明
９ 回路装置
１０ 導電箔
１１ エッチングレジスト
１２ 分離溝
１３ 導電パターン
１４ 樹脂シート
１５ 樹脂膜
１６ 半導体素子
１７ チップ素子
１８ ロウ材
１９ 金属細線
２０ 封止樹脂

Claims (14)

  1. 導電パターンと、
    前記導電パターンと電気的に接続された回路素子と、
    前記導電パターン同士の間に形成されて前記導電パターンの側面を被覆する樹脂膜と、
    前記導電導電パターンの上面および側面に接触して前記回路素子を前記回路素子と固着させる接着剤と、
    前記回路素子を封止する封止樹脂とを具備することを特徴とする回路装置。
  2. 前記接着剤は、導電性あるいは絶縁性の接着剤であることを特徴とする請求項１記載の回路装置。
  3. 前記接着剤の側面は、滑らかな曲面を描くことを特徴とする請求項１記載の回路装置。
  4. 前記導電パターンは、多層の配線構造を有することを特徴とする請求項１記載の回路装置。
  5. 前記回路素子は、フリップチップで実装される半導体素子であることを特徴とする請求項１記載の回路装置。
  6. 導電パターンを構成する工程と、
    前記導電パターンが被覆されるように樹脂膜を形成する工程と、
    前記樹脂膜から前記導電パターンの上面を露出させる工程と、
    前記導電パターンに接着剤を介して回路素子を電気的に接続する工程と、
    前記回路素子を被覆する工程とを具備することを特徴とする回路装置の製造方法。
  7. 導電箔を用意する工程と、
    前記導電箔の表面に分離溝を形成することにより導電パターンを凸状に形成する工程と、
    前記導電箔の表面を樹脂膜で被覆して、前記分離溝を被覆する前記樹脂膜の厚さを前記導電パターンの上面を被覆する前記樹脂膜よりも厚く形成する工程と、
    前記樹脂膜を除去することにより前記導電パターンの上面を前記樹脂膜から露出させる工程と、
    前記樹脂膜から露出する前記導電パターンと回路素子とを電気的に接続する工程と、
    前記回路素子が封止されるように封止樹脂を形成する工程と、
    前記導電パターン同士が分離されるまで前記導電箔の裏面を除去する工程とを具備することを特徴とする回路装置の製造方法。
  8. 前記樹脂膜を均一にエッチングすることで、前記導電パターンの上面を前記樹脂膜から露出させることを特徴とする請求項６または請求項７記載の回路装置の製造方法。
  9. 前記回路素子は、フェイスダウンで実装される半導体素子を含むことを特徴とする請求項６または請求項７記載の回路装置の製造方法。
  10. 前記導電パターンの裏面は、外部電極を構成することを特徴とする請求項７記載の回路装置の製造方法。
  11. 前記樹脂膜の露光を行ってから、前記樹脂膜の除去を行うことを特徴とする請求項６または請求項７記載の回路装置の製造方法。
  12. 前記樹脂膜の形成は、フィルム状の前記樹脂膜を真空プレスで前記導電箔に積層させることで行うことを特徴とする請求項６または請求項７記載の回路装置の製造方法。
  13. 前記樹脂膜の形成は、液状あるいは半固形状の樹脂を前記導電箔の表面に塗布することで行うことを特徴とする請求項６または請求項７記載の回路装置の製造方法。
  14. 前記導電パターンの側面が部分的に露出するまで、前記樹脂膜の除去を行うことを特徴とする請求項６または請求項７記載の回路装置の製造方法。
JP2004086555A 2004-03-24 2004-03-24 回路装置およびその製造方法 Expired - Fee Related JP4446772B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004086555A JP4446772B2 (ja) 2004-03-24 2004-03-24 回路装置およびその製造方法
TW094104283A TW200536441A (en) 2004-03-24 2005-02-15 Circuit device and manufacturing method thereof
CNB2005100558019A CN100356822C (zh) 2004-03-24 2005-03-16 电路装置及其制造方法
KR1020050022175A KR100613791B1 (ko) 2004-03-24 2005-03-17 회로 장치 및 그 제조 방법
US11/085,287 US7329957B2 (en) 2004-03-24 2005-03-21 Circuit device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004086555A JP4446772B2 (ja) 2004-03-24 2004-03-24 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005277001A true JP2005277001A (ja) 2005-10-06
JP4446772B2 JP4446772B2 (ja) 2010-04-07

Family

ID=34990516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004086555A Expired - Fee Related JP4446772B2 (ja) 2004-03-24 2004-03-24 回路装置およびその製造方法

Country Status (5)

Country Link
US (1) US7329957B2 (ja)
JP (1) JP4446772B2 (ja)
KR (1) KR100613791B1 (ja)
CN (1) CN100356822C (ja)
TW (1) TW200536441A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055015A (ja) * 2007-07-31 2009-03-12 Seiko Epson Corp 基板及びその製造方法、並びに半導体装置及びその製造方法
JP2019075496A (ja) * 2017-10-18 2019-05-16 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490680B1 (ko) * 2003-05-12 2005-05-19 주식회사 젯텍 사이드플래시에 절취홈을 갖는 반도체 패키지 및 그형성방법, 그리고 이를 이용한 디플래시 방법
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP4592413B2 (ja) * 2004-12-27 2010-12-01 三洋電機株式会社 回路装置
US20070138240A1 (en) * 2005-12-15 2007-06-21 Aleksandra Djordjevic Method for forming leadframe assemblies
JPWO2008069260A1 (ja) * 2006-11-30 2010-03-25 三洋電機株式会社 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
US7872350B2 (en) * 2007-04-10 2011-01-18 Qimonda Ag Multi-chip module
WO2011093504A1 (ja) * 2010-02-01 2011-08-04 古河電気工業株式会社 車載電気接続箱用メタルコア基板
JP5941787B2 (ja) * 2012-08-09 2016-06-29 日立オートモティブシステムズ株式会社 パワーモジュールおよびパワーモジュールの製造方法
KR102042822B1 (ko) * 2012-09-24 2019-11-08 한국전자통신연구원 전자회로 및 그 제조방법
US9824958B2 (en) * 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
JP5918809B2 (ja) * 2014-07-04 2016-05-18 株式会社イースタン 配線基板の製造方法および配線基板
KR20170023310A (ko) * 2015-08-20 2017-03-03 에스케이하이닉스 주식회사 임베디드 회로 패턴을 가지는 패키지 기판, 제조 방법 및 이를 포함하는 반도체 패키지
US11444048B2 (en) * 2017-10-05 2022-09-13 Texas Instruments Incorporated Shaped interconnect bumps in semiconductor devices
TWI661476B (zh) * 2018-02-14 2019-06-01 頎邦科技股份有限公司 半導體基板及其加工方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595071A (ja) * 1991-10-01 1993-04-16 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
JPH08250641A (ja) * 1995-03-09 1996-09-27 Fujitsu Ltd 半導体装置とその製造方法
JPH08340069A (ja) * 1995-06-13 1996-12-24 Hitachi Cable Ltd リードフレーム及びこれを用いた半導体装置
JPH09321173A (ja) * 1996-05-27 1997-12-12 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JP2001077277A (ja) * 1999-09-03 2001-03-23 Sony Corp 半導体パッケージおよび半導体パッケージ製造方法
JP2003046054A (ja) * 2001-07-31 2003-02-14 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
JP2003155591A (ja) * 2001-11-15 2003-05-30 Sanyo Electric Co Ltd 板状体の製造方法およびそれを用いた回路装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
EP1143509A3 (en) * 2000-03-08 2004-04-07 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
JP3639514B2 (ja) * 2000-09-04 2005-04-20 三洋電機株式会社 回路装置の製造方法
JP3945968B2 (ja) * 2000-09-06 2007-07-18 三洋電機株式会社 半導体装置およびその製造方法
CN1265451C (zh) * 2000-09-06 2006-07-19 三洋电机株式会社 半导体装置及其制造方法
JP2002083904A (ja) * 2000-09-06 2002-03-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002110717A (ja) 2000-10-02 2002-04-12 Sanyo Electric Co Ltd 回路装置の製造方法
JP3520039B2 (ja) * 2000-10-05 2004-04-19 三洋電機株式会社 半導体装置および半導体モジュール
CN1184684C (zh) * 2000-10-05 2005-01-12 三洋电机株式会社 半导体装置和半导体模块
JP3963655B2 (ja) 2001-03-22 2007-08-22 三洋電機株式会社 回路装置の製造方法
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
TW538658B (en) * 2001-08-27 2003-06-21 Sanyo Electric Co Manufacturing method for circuit device
DE10341186A1 (de) * 2003-09-06 2005-03-31 Martin Michalk Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
JP2005129900A (ja) * 2003-09-30 2005-05-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7235877B2 (en) * 2004-09-23 2007-06-26 International Rectifier Corporation Redistributed solder pads using etched lead frame

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595071A (ja) * 1991-10-01 1993-04-16 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
JPH08250641A (ja) * 1995-03-09 1996-09-27 Fujitsu Ltd 半導体装置とその製造方法
JPH08340069A (ja) * 1995-06-13 1996-12-24 Hitachi Cable Ltd リードフレーム及びこれを用いた半導体装置
JPH09321173A (ja) * 1996-05-27 1997-12-12 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JP2001077277A (ja) * 1999-09-03 2001-03-23 Sony Corp 半導体パッケージおよび半導体パッケージ製造方法
JP2003046054A (ja) * 2001-07-31 2003-02-14 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
JP2003155591A (ja) * 2001-11-15 2003-05-30 Sanyo Electric Co Ltd 板状体の製造方法およびそれを用いた回路装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055015A (ja) * 2007-07-31 2009-03-12 Seiko Epson Corp 基板及びその製造方法、並びに半導体装置及びその製造方法
JP2019075496A (ja) * 2017-10-18 2019-05-16 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置
JP7039245B2 (ja) 2017-10-18 2022-03-22 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置

Also Published As

Publication number Publication date
KR100613791B1 (ko) 2006-08-22
CN100356822C (zh) 2007-12-19
CN1674758A (zh) 2005-09-28
KR20060043743A (ko) 2006-05-15
US7329957B2 (en) 2008-02-12
JP4446772B2 (ja) 2010-04-07
TW200536441A (en) 2005-11-01
US20050214981A1 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
KR100613791B1 (ko) 회로 장치 및 그 제조 방법
JP5584011B2 (ja) 半導体パッケージの製造方法
KR101011882B1 (ko) 회로 장치 및 회로 장치의 제조 방법
JP5249173B2 (ja) 半導体素子実装配線基板及びその製造方法
JP2006278929A (ja) フレキシブル回路基板の製造方法
JP5784775B2 (ja) 半導体パッケージ及びその製造方法
US20090309231A1 (en) Semiconductor device and method of manufacturing the same
US20100078813A1 (en) Semiconductor module and method for manufacturing the semiconductor module
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
US20090039514A1 (en) Semiconductor device and method for manufacturing the same
JP5734624B2 (ja) 半導体パッケージの製造方法
JP4170266B2 (ja) 配線基板の製造方法
KR100658022B1 (ko) 회로 장치의 제조 방법
JP2004119727A (ja) 回路装置の製造方法
JP2019057590A (ja) 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
JP7111457B2 (ja) 半導体装置及びその製造方法
KR100639737B1 (ko) 회로 장치의 제조 방법
JP4438389B2 (ja) 半導体装置の製造方法
JP4663172B2 (ja) 半導体装置の製造方法
JP2004207278A (ja) 回路装置およびその製造方法
JP2005158999A (ja) 半導体装置
JP5880036B2 (ja) 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
JP2005026636A (ja) 半導体装置及びその製造方法
JP2006253253A (ja) フレキシブル回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees