KR100490680B1 - 사이드플래시에 절취홈을 갖는 반도체 패키지 및 그형성방법, 그리고 이를 이용한 디플래시 방법 - Google Patents

사이드플래시에 절취홈을 갖는 반도체 패키지 및 그형성방법, 그리고 이를 이용한 디플래시 방법 Download PDF

Info

Publication number
KR100490680B1
KR100490680B1 KR10-2003-0029786A KR20030029786A KR100490680B1 KR 100490680 B1 KR100490680 B1 KR 100490680B1 KR 20030029786 A KR20030029786 A KR 20030029786A KR 100490680 B1 KR100490680 B1 KR 100490680B1
Authority
KR
South Korea
Prior art keywords
flash
semiconductor package
encapsulation
irradiation
cutout groove
Prior art date
Application number
KR10-2003-0029786A
Other languages
English (en)
Other versions
KR20040097478A (ko
Inventor
정재송
Original Assignee
주식회사 젯텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 젯텍 filed Critical 주식회사 젯텍
Priority to KR10-2003-0029786A priority Critical patent/KR100490680B1/ko
Priority to TW092132347A priority patent/TWI236114B/zh
Priority to SG200306882A priority patent/SG117465A1/en
Priority to JP2003399102A priority patent/JP2004343038A/ja
Priority to US10/731,943 priority patent/US7060527B2/en
Priority to CNB2003101194364A priority patent/CN1295767C/zh
Publication of KR20040097478A publication Critical patent/KR20040097478A/ko
Application granted granted Critical
Publication of KR100490680B1 publication Critical patent/KR100490680B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체의 제조공정 중 수지성형에 의한 봉지(封止)공정 후 도금공정 전에 도금할 부위의 플래시(Flash)를 미리 제거하기 위한 반도체패키지의 디플래시(Deflash) 기술에 관한 것으로, 특히 디플래시가 어려운 부위로서 리드프레임의 측방에 형성된 사이드플래시(Side Flash)를 제거하기 위하여 사이드플래시에 절취홈을 갖는 반도체 패키지 및 그 형성방법 그리고 이를 이용한 디플래시 방법에 관한 것이다.
본 발명에 의하면, 기존에 있어서 초고압 워터젯(Waterjet)이나 메디아(Media) 등에 의한 디플래시 방식에 의하여도 깨끗하게 제거가 되지 아니하고, 레이저빔(Laser Beam)의 이동조사(移動照射)에 의한 디플래시방식으로서는 기술의 적용이 용이하지 않아 제거가 어려운 부위로서 리드프레임의 사이드플래시 중 일부에 레이저빔을 포함한 조사매체(照射媒體)에 의하여 리드부까지 절취홈을 갖는 반도체 패키지 및 그 형성방법, 그리고 이를 이용한 디플래시방법을 제공하여 일단 절취홈이 형성된 사이드디플래시는 비교적 용이하게 제거가 가능하게 되어 디플래시의 효율이나 품질을 향상시키기 적합하도록 함에 그 특징이 있다.

Description

사이드플래시에 절취홈을 갖는 반도체 패키지 및 그 형성방법, 그리고 이를 이용한 디플래시 방법{The Semi-Conductor Package having Grooves in the Side Flash, the above Grooving Method and the Deflashing Method thereof}
본 발명은 반도체의 제조공정 중 수지성형에 의한 봉지(封止)공정 후 도금공정 전에 도금할 부위에 대하여 미리 플래시(Flash)를 제거하기 위한 반도체패키지의 디플래시(Deflash) 기술에 관한 것으로, 특히 디플래시가 어려운 부위로서 리드프레임의 측방에 형성된 사이드플래시(Side Flash)를 제거하기 위하여 사이드플래시에 절취홈을 갖는 반도체 패키지 및 그 형성방법, 그리고 이를 이용한 디플래시 방법에 관한 것이다.
일반적으로 기존에 있어서 반도체의 제조공정 중 반도체 패키지로부터 플래시를 제거하기 위하여 활용되는 디플래시 방식은 고압 워터젯이나 메디아 등에 의한 디플래시 방식과 레이저 빔의 조사에 의한 디플래시 방식이 대부분 보편적으로 알려져 있다.
그 중 분사되는 고압 워터젯이나 기타 메디아 등에 의한 디플래시 방식은 도1 내지 도3에 예시한 바와 같이, 반도체패키지(1)에 있어서 수지 몰딩에 의한 봉지공정(封止工程) 중에 봉지부(12) 주변으로서 리드프레임(10)에 부분적으로 이물질인 플래시(3)가 부착되게 되고, 이를 제거하여야만 다음 공정인 도금공정이 이루어질수 있기 때문에 통상적으로 고압으로 분사되는 워터젯이나 메디아 등에 의한 디플래시 공정이 수행되는 경우 도2와 같이 예시된 디플래시 전 상태에서 도3에 예시한 공정 후의 상태로 디플래시 공정이 수행되게 된다.
그러나, 고압으로 분사되는 워터젯이나 메디아 등에 의한 디플래시 공정이 이루어지더라도 도3에 예시한 바와 같이 봉지부(12) 일측과 리드부(14)의 일측에 동시에 걸쳐 부착되어 있던 구석부위에 잔존하게 되는 사이드플래시(30)는 쉽사리 떨어져 나가지 아니하여 디플래시 공정상 해결하기 대단히 어려운 문제로 대두되고 있다.
물론, 워터젯이나 메디아 등의 분사압력을 보다 높여서 전체 사이드플래시(3)를 제거하는 방법을 고려하여 볼 수 있겠으나 무조건 분사압력만을 높이는 것이 능사는 아니고, 정도 이상의 초고압으로 워터젯이나 메디아 등을 분사하는 경우엔 분사압이 너무 커서 봉지부(12)나 리드부(14) 자체에도 훼손이 발생하는 등 악영향을 끼치게 되어 또 다른 문제를 야기시킬 수 있으며, 더우기 이와 같이 더욱 압력을 높힌 초고압 상태로 워터젯의 분사압력을 높히기 위하여는 그러한 분사압력의 사양에 알맞도록 펌프 등을 포함한 부대 설비의 확충이 필요하고, 이에 따라 수반되는 기술적으로 극복하여야 하는 여러가지 문제를 추가적으로 발생시키게 되므로 적용이 대단히 어려운 현실이다.
또한, 레이저빔의 조사(照射)에 의한 디플래시 방식은 주로 통상 금속으로 이루어진 방열판이 표면에 위치하도록 채택하는 형태의 반도체 패키지를 제조하는 과정 중 봉지공정에서 방열판의 표면에 부착되는 플래시를 제거할 목적으로 활용하고 있으나, 이러한 방식은 방열판의 면적이 비교적 크고 이 방열판 전체에 걸쳐 골고루 레이저 빔의 조사가 이루어져야만 하므로, 번거롭고 그 효과가 떨어질 수 밖에 없으며, 게다가 자칫 실수에 의하여 방열판을 제외한 봉지부에 레이저 빔의 조사가 이루어지게 되면 봉지부 자체에도 손상을 가져올 수 있는 폐단이 있으며, 직접 사이드플래시의 제거를 위한 목적으로 활용하기엔 부적합한 점이 있다.
또한, 방열판의 표면에 부착되어 있던 이물질의 형태나 부착되어 있는 두께 등이 각양각색이어서 레이저 빔의 조사세기를 그때 그때마다 조절하기가 용이하지 않은 관계로, 레이저빔을 활요하는 본 기술의 적용이 용이하지 않아 실용화엔 어려움이 있으며, 이러한 이유로 인하여 고압으로 분사되는 워터젯이나 메디아 등에 의한 디플래시 방식이 대부분 적용되고 있는 실정인 것이다.
본 발명은 이와 같은 종래의 문제점을 해소하기 위하여 반도체 패키지 경우 봉지공정에서 발생되는 플래시 중 제거가 어려운 부위로서 봉지부와 리드부에 동시에 부착이 이루어지게 되는 구석 부위에 위치하는 리드부의 사이드플래시를 기존보다 용이하고도 완전하게 제거하기 위하여는, 일단 이와 같이 제거가 어려운 부위로서 리드부와 봉지부에 동시에 부착되어 있는 상태로 구석 부위에 위치한 플래시를 봉지부와 우선 분리시키기 위한 목적으로 리드부에 이르기까지 먼저 절취하여 절취홈을 형성하게 되면 절취홈을 제외하고 다른 부위에 남아 있는 상태로 위치하는 플래시는 봉지부와는 분리되고 단지 리드부에만 부착되어 있는 상태를 유지하게 되므로 절취홈를 형성하기 전 보다는 아주 용이하게 사이드플래시를 제거하는 디플래시공정이 이루어질 수 있겠다는 사실을 기초로 하여 본 발명의 연구 개발이 이루어졌다.
본 발명의 목적은 반도체 패키지에 있어서 봉지부와 리드부에 동시에 부착되어 제거가 어려운 부위로서 구석 부위에 위치하는 사이드플래시 중 봉지부와 인접한 위치에 위치하는 사이드플래시에 절취홈를 형성하여 이루어지는 반도체패키지와 이러한 절취홈를 형성하는 방법을 제공하여, 보다 효과적으로 디플래시 과정이 수행될 수 있도록 하고 반도체 제조 공정상 보다 품질을 향상시킬수 있도록 하는데 있다.
본 발명의 다른 목적은 위와 같이 절취홈을 형성한 반도체 패키지를 이용하여 디플래시공정을 수행하는 경우에 미리 절취홈이 형성되어 있던 사이드플래시는 일단 봉지부와는 분리된 상태로서 단지 리드부에만 부착되어 지탱할 수 있는 지지력만을 갖게 되고, 워터젯이나 기타 메디아 등에 의한 디플래시 공정에 의하여 종래보다는 저압의 분사압력을 유지하더라도 제거가 용이하게 이루어져 디플래시의 효율을 향상시키면서, 디플래시 과정에서 절취홈을 형성하는 전처리 공정과 실제로 디플래시 공정을 수행하는 후처리 공정의 역할을 효율적으로 분담하여 보다 경제적으로 운용이 가능하도록 하고자 함에 있다.
본 발명은 이와 같은 목적들을 달성하기 위하여, 반도체의 제조공정 중 수지성형에 의한 봉지공정 후에 도금공정을 수행하기에 앞서 도금할 부위에 대하여 미리 플래시를 제거하기 위한 목적으로 사용되는 디플래시용 반도체패키지에 있어서, 봉지공정 후에 반도체패키지의 봉지부와 리드부에 동시에 부착되어 제거가 어려운 구석 부위에 위치하는 사이드플래시 중 상기봉지부와 인접된 위치에 위치하는 부위에 절취홈을 형성하여 이루어지는 반도체패키지를 제공한다.
또한, 반도체의 제조공정 중 수지성형에 의한 봉지공정 후에 도금공정을 수행하기에 앞서 도금할 부위에 대하여 미리 플래시를 제거하기 위한 목적으로 사용되는 디플래시용 반도체패키지에 있어서, 봉지공정 후에 반도체패키지의 봉지부와 리드부에 동시에 부착되어 제거가 어려운 부위에 위치하는 사이드플래시 중 상기봉지부와 인접된 위치에 위치하는 부위에 레이저빔을 포함하는 조사매체에 의하여 절취홈을 형성하되, 반도체패키지를 급송하는 상태에서 상기 조사매체는 고정된 위치에서 조사하거나, 아니면 반도체패키지는 고정위치한 상태에서 상기 조사매체를 이동시켜 절취홈을 형성하는 방법을 제공한다.
또한, 상기 조사매체의 조사방향은 반도체패키지의 일측 방향에서 이루어지도록 하거나 아니면 반도체패키지의 양측 방향에서 이루어지되 서로 정면으로 마주하는 것이 아니라 서로 엇갈리게 교번된 위치에서 각각 조사가 이루어지도록 하여 절취홈을 형성하는 방법이 제공된다.
더우기, 본 발명은 위와 같이 제거가 어려운 부위에 위치한 사이드플래시에 절취홈을 형성한 다음에, 이와같이 미리 형성한 상기 절취홈에 의하여 제거가 용이한 상태를 유지하는 사이드플래시를 포함하여 제거를 위한 디플래시공정이 이루어지는 반도체 패키지의 디플래시 방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명에 대한 바람직한 실시예를 중심으로 각각 살펴보기로 한다.
우선, 본 발명에서 플래시를 제거하기 위한 디플래시공정의 특징적인 기술을 설명하기 위하여 적용되는 반도체 패키지의 일례를 살펴보면, 도4의 맨 첫번째 도면으로 예시한 형태의 경우에서와 같이 봉지부(12)의 주변으로서 리드프레임(10)에 불규칙적으로 부착되어 있는 이물질인 플래시(3)중 도4의 두번째 도면으로 예시한 형태의 경우에서와 같이, 봉지부(12)와 리드부(14)에 동시에 부착되어 있는 부위에 해당하는 사이드플래시(30)에 절취홈(20)을 형성하는데 그 주안점을 두고 실행이 이루어졌다.
즉, 반도체의 제조공정 중 수지성형에 의한 봉지공정 후에 도금공정을 수행하기에 앞서 도금할 부위에 대하여 미리 플래시를 제거하기 위한 목적으로 사용되는 디플래시용 반도체패키지에 있어서, 봉지공정 후에 반도체패키지(1)의 봉지부(12)와 리드부(14)에 동시에 부착되어 제거가 어려운 부위에 위치하는 사이드플래시(30) 중 상기 봉지부(12)와 인접된 위치에 위치하는 부위에 절취홈(20)를 형성하여 본 발명인 반도체패키지가 이루어지게 된다.
또한, 반도체의 제조공정 중 수지성형에 의한 봉지공정 후에 도금공정을 수행하기에 앞서 도금할 부위에 대하여 미리 플래시를 제거하기 위한 목적으로 사용되는 디플래시용 반도체패키지에 있어서, 봉지공정 후에 반도체패키지(1)의 봉지부(12)와 리드부(14)에 동시에 부착되어 제거가 어려운 부위에 위치하는 사이드플래시(30) 중 상기 봉지부(12)와 인접된 위치에 위치하는 부위에 절취홈(20)을 레이저빔을 포함하는 조사매체에 의하여 형성하되, 반도체패키지(1)를 급송하는 상태에서 상기 조사매체는 고정된 정위치에서 조사하거나 아니면 반대로 반도체패키지(1)는 고정 위치한 상태에서 상기 조사매체를 이동시켜 절취홈(20)을 형성하는 방법을 제공한다.
또한, 그 중 반도체패키지(1)를 급송하는 상태에서 상기 조사매체는 고정된 정위치에서 조사하는 경우에, 상기 조사매체의 조사방향은 도5에 예시한 바와 같이, 반도체패키지(1)의 일측 방향에서 이루어지도록 하거나 아니면 도6 및 도7에 예시한 바와 같이, 반도체패키지(1)의 양측 방향에서 이루어지되 서로 정면으로 마주하는 것이 아니라 서로 엇갈리게 교번된 위치에서 각각 조사가 이루어지도록 하여 절취홈(20)을 형성할 수 있다.
더우기, 본 발명은 위와 같이 제거가 어려운 부위에 위치한 사이드플래시(30)에 절취홈(20)을 형성한 다음에 상기 절취홈(20)에 의하여 비교적 제거가 용이한 상태를 유지하는 사이드플래시(30)를 포함한 디플래시공정이 이루어지는 반도체 패키지의 디플래시 방법이 제공된다.
즉, 본 발명인 디플래시 방법으로서, 위와 같이 제거가 어려운 부위에 위치한 사이드플래시(30)를 전술한 바와 같이 레이저빔을 포함한 조사매체에 의하여 절취홈(20)을 형성하는 공정에 의하여 1차적으로 처리를 행한 다음에는 그 이외 나머지 부위에 위치하고 비교적 제거가 용이한 나머지 플래시(32)를 포함하여 디플래시 고정이 2차적으로 이루어지도록 하되, 도4의 세번째 도면에 예시한 형태의 경우에서와 같이 디플래시가 이루어지도록 분사되는 워터젯이나 기타 메디아 등에 의한 디플래시공정이 추가로 이루어지도록 하여 완전하게 제거가 이루어지도록 함이 바람직하다.
이때, 도5에 예시한 바와같이, 반도체패키지(1)를 중심으로 살펴볼 때, 일측 방향에서만 레이저빔을 포함한 조사매체의 조사가 이루어지더라도 절취홈(20)을 형성할 수 있겠으나, 도6 및 도7에 예시한 바와 같이, 반도체패키지(1)를 중심으로 살펴 볼 때, 양측방향에서 교번된 위치에서 레이저빔을 포함한 조사매체의 조사가 이루어지는 경우에는 먼저 일측에서 절취홈(20)을 형성하기 위한 조사매체의 조사가 이루어졌음에도 불구하고 일부가 남아 있거나 아니면 위의 절취홈(20)을 제외하고 리드부(14)의 전면 또는 배면에 위치한 나머지 플래시도 제거가 이루어질 수 있는 장점을 가질수 있게 된다.
물론, 레이저빔을 포함한 조사매체의 경우, 전술한 바와 같이 교번된 위치가 아니라 서로 마주하는 위치에서 동시에 조사가 이루어지는 경우에는 조사매체가 서로 충돌 내지 부디치게 되어 상호간 손상을 줄 수 있는 위험성이 있기 때문에 이는 바람직하지 아니하다.
본 발명의 바람직한 일례로서, 실제로 반도체패키지(1)의 봉지부(12)와 리드부(14)에 동시에 부착되어 제거가 어려운 부위에 위치하는 사이드플래시(30)를 레이저빔에 의하여 제거하되, 반도체패키지(1)가 5m/min의 급송 속도로 급송되는 상태에서 고정위치에서 조사되는 레이저빔에 의하여 레이저빔 조사부로부터 사이드플래시(30)까지 이격된 거리를 20mm 이하로 유지한 상태로 반도체 패키지(1)의 일측에서만 레이저빔의 조사가 이루어지도록 하여 절취홈(20)이 이루어지도록 실행하여 본 바, 실제로 절취홈(20)이 확실하게 이루어짐을 확인하였다.
또한, 실제로 반도체 패키지(1)의 봉지부(12)와 리드부(14)에 동시에 부착되어 제거가 어려운 부위에 위치하는 사이드플래시(30)를 레이저빔에 의하여 제거하되, 반도체패키지(1)가 5m/min의 급송 속도로 급송되는 상태에서 고정위치에서 조사되는 레이저빔에 의하여 레이저빔 조사부로부터 사이드플래시(30)까지 이격된 거리를 20mm 이하로 유지한 상태로 반도체 패키지(1)의 양측에서 교번적으로 레이저빔의 조사가 순차적으로 이루어지도록 하여 플래시의 제거가 이루어지도록 실행하여 본 바, 절취홈(20)은 물론 이 절취홈(20)과 인접된 전,후면에 위치하였던 플래시까지 확실하게 제거가 이루어짐을 확인하였다.
더우기, 전술한 바와 같이 1차적으로 절취홈(20)을 형성한 반도체패키지(1)를 이용하여 2차적인 후처리공정으로서 디플래시공정을 수행하되, 300㎏/㎠의 압력하에서 양측에서 교번적으로 고정 위치한 4개의 노즐에서 분사되는 워터젯을 이용하여 반도체패키지(1)가 5m/min의 급송 속도로 급송이 이루어지는 상태에서 2차적인 워터젯 디플래시공정을 수행하여 본 바, 상기 절취홈(20)의 형성 후 남아 있던 플래시(32)의 제거가 확실하게 이루어짐을 직접 확인할 수 있었다.
이상 살펴본 바와 같이, 본 발명인 디플래시방법에 의하면, 반도체패키지(1)에 있어서 봉지부(12)와 리드부(14)에 동시에 부착되어 제거가 어려운 부위로서 구석 부위에 위치하는 사이드플래시(30)에 절취홈(20)을 형성하여 이루어지는 반도체패키지와 이러한 절취홈(20)을 형성하는 방법을 제공하여, 보다 효과적으로 디플래시 과정이 수행될 수 있게 되고, 반도체의 제조 공정상 생산되는 제품의 품질을 보다 향상시킬수 있게 된다.
또한, 이와같이 절취홈(20)을 형성한 반도체패키지를 이용하여 디플래시공정을 수행하는 경우에 미리 절취홈(20)이 형성되어 있던 사이드플래시는 일단 봉지부(12)와는 분리된 상태로서 단지 리드부(14)에만 부착되어 지탱할 수 있는 지지력만을 갖게 되고, 워터젯이나 기타 메디아 등에 의한 디플래시공정에 의하여 종래보다는 저압의 분사압력에 의하여도 디플래시(32)의 제거가 용이하게 이루어져 디플래시의 효율을 향상시키면서, 디플래시 과정에서 절취홈(20)을 형성하는 전처리 공정과 실제로 디플래시 공정을 수행하는 후처리 공정의 역할을 효율적으로 분담하여 보다 경제적으로 운용이 가능하게 되는 등의 우수한 효과를 갖는다.
도1은 일반적인 반도체 패키지의 일례를 보여주는 일부 생략 평면도,
도2 및 도3은 종래의 디플래시 방식중 분사되는 워터젯이나 메디아 등에 의한 디플래시방식을 설명하고자 도1에 예시한 반도체 패키지의 요부를 확대하여 나타낸 것으로서,
도2는 디플래시 공정이 이루어지기 전 상태로서 플래시가 부착되어 있는 상태를 예시한 확대 평면도,
도3은 디플래시 공정이 이루어진 후에도 사이드플래시의 제거가 확실하게 이루어지지 아니하여 제품의 불량 상태가 지속되는 예를 설명하기 위한 요부 확대 평면도,
도4는 본 발명에 의한 디플래시 방법중 바람직한 일례를 설명하기 위한 과정을 설명하기 위한 요부 공정도,
도5는 매체의 조사(照射)에 의한 절취홈의 형성 방안 중 일측에서만 조사가 이루어지는 개념을 보여주기 위한 측면도,
도6 및 도7은 매체의 조사방식 중 양측에서 조사(照射)가 이루어지되, 교번된 위치에서 조사가 이루어지는 것을 나타낸 것으로서,
도6은 일부 생략 측면도,
도7은 일부 생략 정면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 반도체 패키지, 3: 플래시
10: 리드프레임, 12: 봉지부,
14: 리드부, 20: 절취홈,
30: 사이드 플래시

Claims (6)

  1. 반도체의 제조공정 중 수지성형에 의한 봉지공정 후에 도금공정을 수행하기에 앞서 도금할 부위에 대하여 미리 플래시를 제거하기 위한 목적으로 사용되는 디플래시용 반도체패키지에 있어서,
    상기 봉지공정 후에 반도체패키지의 봉지부와 리드부에 동시에 부착되어 제거가 어려운 구석부위에 위치하는 사이드플래시 중 상기 봉지부와 인접된 위치에 위치하는 부위에 절취홈을 형성하여 이루어지는 것을 특징으로 하는 사이드플래시에 절취홈을 갖는 반도체패키지.
  2. 반도체의 제조공정 중 수지성형에 의한 봉지공정 후에 도금공정을 수행하기에 앞서 도금할 부위에 대하여 미리 플래시를 제거하기 위한 목적으로 사용되는 디플래시용 반도체패키지에 있어서,
    상기 봉지공정 후에 반도체패키지의 봉지부와 리드부에 동시에 부착되어 제거가 어려운 부위에 위치하는 사이드플래시 중 상기 봉지부와 인접된 위치에 위치하는 부위에 레이저빔을 포함하는 조사매체에 의하여 절취홈을 형성하되, 반도체패키지를 급송하는 상태에서 상기 조사매체는 고정된 위치에서 조사하여 상기 절취홈을 형성하는 것을 특징으로 하는 사이드플래시에 절취홈을 형성하는 방법.
  3. 제2항에 있어서,
    상기 봉지공정 후에 반도체패키지의 봉지부와 리드부에 동시에 부착되어 제거가 어려운 부위에 위치하는 사이드플래시 중 상기 봉지부와 인접된 위치에 위치하는 부위에 레이저빔을 포함하는 조사매체에 의하여 절취홈을 형성하되, 반도체패키지는 고정 위치한 상태에서 상기 조사매체를 이동시켜 상기 절취홈을 형성하는 것을 특징으로 하는 사이드플래시에 절취홈을 형성하는 방법.
  4. 제2항에 있어서,
    상기 조사매체의 조사방향은 반도체패키지의 일측 방향에서 이루어지도록 하여 상기 절취홈을 형성하는 것을 특징으로 하는 사이드플래시에 절취홈을 형성하는 방법.
  5. 제2항에 있어서
    상기 조사매체의 조사방향은 반도체패키지의 양측 방향에서 이루어지되, 서로 정면으로 마주하는 것이 아니라 서로 엇갈리게 교번된 위치에서 각각 조사가 이루어지도록 하여 상기 절취홈을 형성하는 것을 특징으로 하는 사이드플래시에 절취홈을 형성하는 방법.
  6. 반도체의 제조공정 중 수지성형에 의한 봉지공정 후에 도금공정을 수행하기에 앞서 도금할 부위에 대하여 미리 플래시를 제거하기 위한 목적으로 사용되는 디플래시용 반도체패키지에 있어서,
    제거가 어려운 부위에 위치한 사이드플래시에 절취홈을 형성한 다음에 상기 절취홈에 의하여 비교적 제거가 용이한 상태를 유지하는 사이드플래시를 포함하여 분사되는 워터젯이나 메디아 등에 의하여 일괄적으로 제거되는 디플래시공정이 추가로 이루어지는 것을 특징으로 하는 반도체 패키지의 디플래시 방법.
KR10-2003-0029786A 2003-05-12 2003-05-12 사이드플래시에 절취홈을 갖는 반도체 패키지 및 그형성방법, 그리고 이를 이용한 디플래시 방법 KR100490680B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2003-0029786A KR100490680B1 (ko) 2003-05-12 2003-05-12 사이드플래시에 절취홈을 갖는 반도체 패키지 및 그형성방법, 그리고 이를 이용한 디플래시 방법
TW092132347A TWI236114B (en) 2003-05-12 2003-11-18 Semiconductor package having grooves formed at side flash, its groove forming method and its deflashing method using the same
SG200306882A SG117465A1 (en) 2003-05-12 2003-11-26 Semiconductor package having grooves formed at side flash, groove forming method, and deflashing method using semiconductor package formed with grooves
JP2003399102A JP2004343038A (ja) 2003-05-12 2003-11-28 サイドフラッシュに切取溝を有する半導体パッケージおよびその切取溝の形成方法、並びに切取溝を有する半導体パッケージにおけるデフラッシュ方法
US10/731,943 US7060527B2 (en) 2003-05-12 2003-12-10 Semiconductor package having grooves formed at side flash, groove forming method, and deflashing method using semiconductor package formed with grooves
CNB2003101194364A CN1295767C (zh) 2003-05-12 2003-12-22 半导体封装及切割槽的形成方法及其去残渣方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0029786A KR100490680B1 (ko) 2003-05-12 2003-05-12 사이드플래시에 절취홈을 갖는 반도체 패키지 및 그형성방법, 그리고 이를 이용한 디플래시 방법

Publications (2)

Publication Number Publication Date
KR20040097478A KR20040097478A (ko) 2004-11-18
KR100490680B1 true KR100490680B1 (ko) 2005-05-19

Family

ID=36648962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0029786A KR100490680B1 (ko) 2003-05-12 2003-05-12 사이드플래시에 절취홈을 갖는 반도체 패키지 및 그형성방법, 그리고 이를 이용한 디플래시 방법

Country Status (6)

Country Link
US (1) US7060527B2 (ko)
JP (1) JP2004343038A (ko)
KR (1) KR100490680B1 (ko)
CN (1) CN1295767C (ko)
SG (1) SG117465A1 (ko)
TW (1) TWI236114B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070163109A1 (en) * 2005-12-29 2007-07-19 Hem Takiar Strip for integrated circuit packages having a maximized usable area
JP2008252005A (ja) * 2007-03-30 2008-10-16 Sanyo Electric Co Ltd バリ取り方法および半導体装置の製造方法
JP6753086B2 (ja) * 2016-03-14 2020-09-09 富士電機株式会社 除去方法および製造方法
TWI661476B (zh) * 2018-02-14 2019-06-01 頎邦科技股份有限公司 半導體基板及其加工方法
CN108831873A (zh) * 2018-06-28 2018-11-16 长电科技（宿迁）有限公司 一种全封闭式引线框架及其封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190736A (ja) * 1992-01-13 1993-07-30 Ibiden Co Ltd 電子部品搭載用基板の製造方法
JPH06112244A (ja) * 1992-09-30 1994-04-22 Nec Kyushu Ltd 外部リード異物除去装置
JPH06140448A (ja) * 1992-10-27 1994-05-20 Nec Kyushu Ltd 半導体装置の製造装置
KR20020081758A (ko) * 2001-04-19 2002-10-30 주식회사 이오테크닉스 레이저를 이용하여 집적회로 패키지의 플래쉬를 제거하는장치

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4627159A (en) * 1984-10-01 1986-12-09 Kurt Waldner Apparatus and method for processing a semiconductor lead frame
JPS62149140A (ja) * 1985-12-23 1987-07-03 Mitsubishi Electric Corp 樹脂封止型半導体装置の製造方法
JPS62247553A (ja) * 1986-04-18 1987-10-28 Mitsubishi Electric Corp 半導体装置の製造方法
JPS63124537A (ja) * 1986-11-14 1988-05-28 Ideya:Kk 樹脂封止型半導体装置の余剰樹脂の除去方法
JPH0271535A (ja) * 1988-05-12 1990-03-12 Sanken Electric Co Ltd 樹脂封止型電子部品の樹脂バリ除去方法
JPH03106063A (ja) * 1989-09-20 1991-05-02 Sony Corp 半導体装置の樹脂封止方法
JPH04213841A (ja) * 1990-12-11 1992-08-04 Fuji Electric Co Ltd 樹脂封止型半導体素子のレジンカット方法および装置
US5403695A (en) * 1991-04-30 1995-04-04 Kabushiki Kaisha Toshiba Resist for forming patterns comprising an acid generating compound and a polymer having acid decomposable groups
JPH05243296A (ja) * 1992-02-27 1993-09-21 Nippon Denki Laser Kiki Eng Kk Ｉｃリードのモールド材除去方法
JPH0684981A (ja) * 1992-09-01 1994-03-25 Nec Kyushu Ltd 半導体装置の製造方法
JPH07102510A (ja) * 1993-10-08 1995-04-18 Nippon Road Co Ltd:The シート舗装
JP2818536B2 (ja) * 1993-12-20 1998-10-30 日本電気株式会社 樹脂バリ除去装置
JPH07201898A (ja) * 1993-12-28 1995-08-04 Towa Kk ゲート処理方法及び装置
US5518579A (en) * 1994-01-18 1996-05-21 Matsushita Electric Industrial Co., Ltd. Method for forming a fine pattern
JP3388856B2 (ja) * 1994-01-27 2003-03-24 ローム株式会社 合成樹脂パッケージ型半導体部品におけるバリ取り方法
KR100206910B1 (ko) * 1996-06-14 1999-07-01 구본준 반도체 패키지의 디플래쉬 방법
JPH10135259A (ja) * 1996-11-01 1998-05-22 Makoo Kk Ｉｃリードの形成方法
JP3829411B2 (ja) * 1997-06-09 2006-10-04 富士通株式会社 樹脂ばりの除去方法及び除去装置
US6230719B1 (en) * 1998-02-27 2001-05-15 Micron Technology, Inc. Apparatus for removing contaminants on electronic devices
JP2000012757A (ja) * 1998-06-19 2000-01-14 Ricoh Co Ltd リードフレーム及びそれを用いた半導体装置
JP3492212B2 (ja) * 1998-08-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージ及びその製造方法
SG84519A1 (en) * 1998-12-07 2001-11-20 Advanced Systems Automation Method and apparatus for removal of mold flash
US6507095B1 (en) * 1999-03-25 2003-01-14 Seiko Epson Corporation Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument
KR100363700B1 (ko) * 2000-06-30 2002-12-05 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
JP2002270721A (ja) * 2001-03-12 2002-09-20 Fujitsu Ltd 半導体装置及びその製造方法
SG96648A1 (en) * 2001-10-01 2003-06-16 Inst Data Storage Method and apparatus for deflashing of integrated circuit packages
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190736A (ja) * 1992-01-13 1993-07-30 Ibiden Co Ltd 電子部品搭載用基板の製造方法
JPH06112244A (ja) * 1992-09-30 1994-04-22 Nec Kyushu Ltd 外部リード異物除去装置
JPH06140448A (ja) * 1992-10-27 1994-05-20 Nec Kyushu Ltd 半導体装置の製造装置
KR20020081758A (ko) * 2001-04-19 2002-10-30 주식회사 이오테크닉스 레이저를 이용하여 집적회로 패키지의 플래쉬를 제거하는장치

Also Published As

Publication number Publication date
US7060527B2 (en) 2006-06-13
CN1295767C (zh) 2007-01-17
CN1551314A (zh) 2004-12-01
JP2004343038A (ja) 2004-12-02
KR20040097478A (ko) 2004-11-18
SG117465A1 (en) 2005-12-29
US20040229397A1 (en) 2004-11-18
TWI236114B (en) 2005-07-11
TW200425437A (en) 2004-11-16

Similar Documents

Publication Publication Date Title
EP0623957B1 (en) Lead frame manufacturing method
CN105702628A (zh) 晶片的加工方法
EP1634673A4 (en) METHOD FOR PRODUCING A LASER-TREATED PRODUCT AND AN ADHESIVE SHEET FOR A LASER TREATMENT USED FOR THIS PRODUCT
KR100490680B1 (ko) 사이드플래시에 절취홈을 갖는 반도체 패키지 및 그형성방법, 그리고 이를 이용한 디플래시 방법
JP2005527394A (ja) マルチチップダイヤモンドを備えたダイヤモンド工具
CN102473651A (zh) 半导体器件的制造方法
CN102918642A (zh) 用于改善晶圆单一化的方法及装置
KR20160092900A (ko) 기판을 구비한 디바이스의 제조 방법
JP2008537511A (ja) 制御された切断端面（ｃｕｔｅｄｇｅ）で製品（ｐｒｏｄｕｃｔ）を分離する方法および装置、並びにこれにより分離された製品
CN109128532B (zh) 一种多工位即时清洗的激光阵列微孔加工方法
JP2007048995A (ja) 半導体装置の製造方法
KR101396989B1 (ko) 유리 기판의 스크라이브 방법
KR20170096415A (ko) 레이저 클리닝 방법과, 이를 이용한 레이저 가공방법 및 장치
JP2007172473A (ja) メモリーカードの製造方法
CN108381042A (zh) 晶片加工系统及晶片加工方法
JPS62172735A (ja) バリ取り方法
KR100537494B1 (ko) 계면활성제 도포 방법을 이용한 실리콘 웨이퍼의 레이저 절단 방법
KR100968530B1 (ko) 반도체 패키지 기판 고정용 척 테이블 및 이를 포함하는 반도체 패키지 절단장치
KR20200059066A (ko) 웨이퍼 절단 방법 및 절단 장치
JP6017373B2 (ja) 半導体デバイスの製造方法
CN208879228U (zh) 一种大规格晶片的清洗装置
JPH03106063A (ja) 半導体装置の樹脂封止方法
CN117794875A (zh) 形成部分涂膜的utg的激光切割以及后处理方法
KR20170095594A (ko) 레이저 디플래쉬 방법과, 이를 이용한 레이저 가공 방법 및 장치
KR101643288B1 (ko) 유리 단면부의 에지 크랙을 방지하기 위한 레이저 스팟 형상 변경부재 및 이를 구비하는 표면 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081211

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee