JPH03106063A - 半導体装置の樹脂封止方法 - Google Patents

半導体装置の樹脂封止方法

Info

Publication number
JPH03106063A
JPH03106063A JP1243668A JP24366889A JPH03106063A JP H03106063 A JPH03106063 A JP H03106063A JP 1243668 A JP1243668 A JP 1243668A JP 24366889 A JP24366889 A JP 24366889A JP H03106063 A JPH03106063 A JP H03106063A
Authority
JP
Japan
Prior art keywords
lead frame
burrs
lead
laser beam
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1243668A
Other languages
English (en)
Inventor
Kenji Osawa
健治 大沢
Haruhiko Makino
晴彦 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1243668A priority Critical patent/JPH03106063A/ja
Publication of JPH03106063A publication Critical patent/JPH03106063A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の樹脂封止方法、特に半導体装置
の樹脂パッケージへのモールド時に生じる樹脂パッケー
ジ周辺の不要なバリの除去に好適な半導体装置の附脂封
止方法に関する。
〔発明の概要〕
本発明は、半導体装置の樹脂封止、特に半導体装置の樹
脂パッケージへのモールド時に生じる樹脂パッケージ周
辺の不要なバリの除去に際し、リードフレームに、ビー
ム焦点と上記リードフレームとの距離を離すことにより
ディフォーカスさせたレーザビームを連続的に照射して
上記不要なバリを除去することにより、非接触でバリ 
(リードフレームの外部リード間のダムバリ及びリード
表面の薄バリ)の除去を可能にして、ファインピッチ化
及び多種多様化されたリードフレームの使用を実現でき
るようにしたものである。
〔従来の技術〕
一般に、半導体装置の樹脂封止過程において、半導体装
置の樹脂パッケージへのモールド時、樹脂パッケージ周
辺に不要なバリが発生する。このバリは第2図に示すよ
うに、リードフレームの外部リード(21)間に生じる
ダムバリ(22)と外部リード(2l)の表面に生じる
薄バU(23)とがある。そして、上記ダムバIJ(2
2)を取り除く方法としては、金型プレス加工により打
ち抜く方法が主流となっている。また、薄バIJ(23
)は、金型ブレス加工による除去方法ではその除去が不
可能なため、別の工程、即ち電解脱脂処理(トップクリ
ーン液中に浸し、5A/dm2の電解を20分かける)
で薄バリ(23)を浮かしたのち、水による高圧洗浄(
100kg/cm)か又は水と研磨材とを混合させた溶
液を高圧噴射<3kg/cal)  、所謂液体ホーニ
ングさせて薄バリを除去するようにしている。
〔発明が解決しようとする課題〕
しかしながら、従来の半導体装置の樹脂封止過程におけ
るバリの除去、特にダムバ!j (22)の除去におい
ては、上述の如くダムバ!J (22>を金型プレス加
工で抜き落とすようにしているため、リードピッチがQ
, 5mm以下のファインピッチを有するリードフレー
ムの外部リード(2l)間に生じたダムバ’J(22)
を除去することは困難である。これは、ダムバIJ(2
2)の材料が基本的にはエポキシ樹脂中にSin2等の
フィラーを含有しており、耐薬品性及び機械的強度が高
いこと、金型の設計上の問題並びにプレス加工の位置合
せ精度の問題に起因するからである。また、上記の如く
、バリの機械的強度が高いことから、金型の摩耗がはげ
しく、頻繁に新しいものと取り替えなければならないと
いう不都合があった。
そこで、リードフレームの外部リード(21)間に生じ
たダムバIJ(22)をレーザビームで除去するという
方法が提案されている(特開昭59−117223号及
び特開昭62−172734号公報参照)特開昭59−
117223号については、マスクを介してレーザビー
ムを照射する。あるいはプログラムにより照射位置が制
御されたレーザビームを照射してダムバIJ(22)を
除去する方法が開示され、特開昭62−172734号
については、樹脂パッケージ(24)の幅及び樹脂パッ
ケージの先端、後端の位置を検知してレーザビームの遮
閉幅を決定したのち、該レーザビームを照射してダムバ
!J(22)を除去する方法が開示されている。
ところが、特開昭59−117223号の方法は、リー
ドフレームの種類に応じて多数のマスク又はプログラミ
ングが必要であり、多種多様のリードフレームに対応で
きない。また、特開昭62−172734号の方法は、
装置が大型化するという欠点がある。
更に、上記従来の除去方法において、共通する欠点は、
いずれもリードフレームの外部リード(21)表面の薄
バリの除去についてなんら考慮が施されていないことで
ある。従って、ダムバIJ(22)を除去したのち、薄
バリを除去するために、電解脱脂処理及び液体ホーニン
グ処理等の複雉な処理工程が必要となる。
本発明は、このような点に鑑み威されたもので、その目
的とするところは、非接触でダムバリ及び薄バリを除去
することができ、半導体装置の樹脂封止工程において、
ファインピッチ化及び多種多様化されたリードフレーム
の使用が実現できる半導体装置の樹脂封止方法を提供す
ることにある。
(10)及び薄バ!J (11) )の除去に際し、リ
ードフレーム(1)に、ビーム焦点Oとリードフレーム
(2)との距離aを離すことによりディフォーカスされ
たレーザビーム(12〉を連続的に照射して上記不要な
バ!J (10)及び(11)を除去するようになす。
尚、リードフレーム(1)としては、レーザビーム(l
2)に対して反射率の高い材料、例えば銅で形成された
リードフレームを使用するを可とする。また、レーザビ
ーム(l2)に対して反射率の低い材料、例えば銅以外
の例えば42合金で形或されたリードフレームの場合は
、その表面にレーザビーム(12)に対して反射率の高
い材料によるめっき例えば銅めっき、金めつき、銀めっ
き、アルミニウムめっき、バリリウムめっき等を施して
使用するを可とする。
〔課題を解決するための手段〕
本発明の半導体装置の樹脂封止方法は、半導体装置(6
)の樹脂パッケージ(9)へのモールド時に生じる樹脂
パッケージ(9)周辺の不要なバリ (ダムバリ〔作用
〕 ,上述の本発明の方法によれば、半導体装置(6)を樹
脂パッケージ(9)内に封入したのち、外方に導出した
リードフレーム(1)に対し、ディフォーカスさせたレ
ーザビーム(12)を連続的に照射してバリ(10)及
び(11)を除去するようにしたので、金髪プレス加工
等でバリを打抜き除去する方法と異なり、位置合せ精度
があまり要求されないと共に、非接触であるため、リー
ドフレーム(1)を損傷することがない。また、Q, 
5mm以下のファインピッチを有するリードフレームに
対するバリ除去も可能であり、しかもマスク等も必要と
しないため、ファインピッチ化及び多種多様化されたリ
ードフレームを半導体装置(6)の外方導出端子用のリ
ードフレームとして使用することが可能となる。
また、リードフレーム(1)をレーザビーム(12)に
対して反射率の高い材料で形或あるいはその材料による
めっきを施すようにすると共に、レーザビーム(12)
をディフォーカスさせてリードフレーム(1)に照射す
るようにしたので、リードフレーム(1)にレーザピー
ム〈12〉を直接照射してもリードフレーム(1)は焼
き切れることがなく、リードフレーム(1)間のダムバ
IJ(10)及びリードフレーム(1)表面の薄バIJ
(11)を効率よく除去することができる。
〔実施例〕
以下、第1図を参照しながら本発明の実施例を説明する
第1図は、本実施例に係る半導体装置の樹脂封止方法を
示す工程図である。以下、順を追ってその工程を説明す
る。
まず、第1図Aに示すように、例えば銅(Cu)製のリ
ードフレーム(1)に対し、前処理としてIN(Cu)
によるストライクめっきを行なった後、リードフレーム
(1)中の外部リード(2)の端部(2a)に部分銀め
っきを施す(斜線で示す)。尚、(3)はグイパッド、
(4)はダイバッド吊りリード、(5)は樹脂流れ止め
片である。
次に、第l図Bに示すように、半導体装置(6)をリー
ドフレーム(1)のグイパッド(3)上に接着したのち
(ダイボンド工程)、半導体装置(6)上のボンディン
グパッド(7)と外I IJ−ド(2)の端部(銀めっ
き部分) (2a)とを例えばAu製かM製のワイヤリ
ード(8)を用いて電気的に接続する〈ワイヤボンド工
程)。
次に、第1図Cに示すように、半導体装置(6)を樹脂
パッケージ〈エボキシ樹脂製)(9)内に封入する。こ
の封入は、半導体装置(6)をモールド或形することに
より行なわれる。
次に、第lvi!JDに示すように、半導体装置(6)
の樹脂パッケージ(9)への封入時、リードフレーム(
1)間、即ち外部リード(2)間及び外部リード(2)
とグイパッド吊りリード(4)間における樹脂パッケー
ジ(9)から樹脂流れ止め片(5)までの空間に生じた
ダムバ’J (10)及び外部リード(2)表面とダイ
バッド吊りリード(4)表面に生じた薄バU (11)
をレーザビーム(12)により除去する。本例では、レ
ーザ光源(13)としてC02レーザ光源を用い、更に
レーザビーム焦点0とリードフレーム、図示の例では外
部リード(2)間を距離aほど離すことにより、ディフ
ォーカスさせたレーザビーム(12)を連続的にスキャ
ンさせて行なう。通常、ビーム焦点0をバリ除去として
用いた場合、外部リード(2)に対して損傷を与え易い
こと、及び照射面積が非常に小さいことから、スキャン
回数が大幅に増え、バリを全て除去するまでに長時間を
要する。従って、本例の如くディフォーカスさせたレー
ザビーム(12)を用いれば、このような不都合は生じ
ない。本例では、ビーム焦点0と外部リード(2)間の
距離aを3〜5mm程度とし、このときのビーム幅(外
部リード(2)上でのビーム幅)を0. 3+TI+n
φとした。また、レーザビーム(l2〉は、銅に対して
高い反射率を有するが、エポキシ樹脂に吸収される性質
があるため、銅製の外部リード(2)には何ら損傷を与
えることなしに、ダムバ!J (10)及び薄バ!J(
11)のみを気化、分解除去することができる。この場
合、レーザ出力及びスキャン速度の設定がポイントとな
るが、本例では、レーザ出力を75〜150W/cut
に設定し、スキャン速度をlm/min に設定した。
そして、このレーザビーム(l2)の照射は外部リード
(2)の表面及び裏面に対し行なう。片面のみ行なった
場合、レーザビームを照射していない面に、依然薄バI
J(11)が付着しているため、通常の薄バリ除去工程
が必要となる。即ち、電解脱脂処理(トップクリーン液
中に浸して5A/dm2の電解を20分かける〉で薄バ
リ(1l〉を浮かしたのち、水による高圧洗浄(100
kg/d〉か又は水と研磨剤とを混合させた溶液を高圧
噴射(3kg/cd)などの所謂液体ホーニング工程を
踏んで薄バ!J (11)を除去する必要がある。その
ため、レーザビーム(l2)の照射は外部リード(2)
の両面に対して行なうのが好ましい。
このバリ除去工程以降は、半田めっき処理、リードフレ
ーム切断処理等の工程が続くが通常の場合と同様である
ため省略する。
上述の如く、本例によれば、半導体装置(6)を樹脂パ
ッケージ〔9)内に封入したのち、外方に導出した外部
リード(2)に対し、ディフォーカスさせたレーザビー
ム(12)を連続走査して照射することにより、外部リ
ード(2)間及び外部リード(2)とダイバッド吊りリ
ード(4)間に生じたダムバIJ(10)及び外部リー
ド(2)及びグイパッド吊りリード(4)の表面に生じ
た薄バ!J (11)を除去するようにしたので、従来
の金型ブレス加工等でバリを打抜き除去する方法と異な
り、位置合せ精度があまり要求されないと共に、非接触
であるため、リードフレーム(1)の外部リード(2)
を損傷することなくダムバIJ(10)及び薄バIJ(
11)を除去することができる。また、0。5mm以下
のファインピッチを有するリードフレームに対するバリ
除去も可能であり、しかも金型やマスク等を必要としな
いため、ファインピッチ化及び多種多様化されたリード
フレームを半導体装置(6)の外方導出端子用のリード
フレームとして使用することができる。
また、リードフレーム(1)をレーザビーム(12>に
対して反射率の高い銅製とすると共に、レーザビーム(
12)をディフォーカスさせてリードフレーム(1)に
照射するようにしたので、レーザビーム(12)ヲ直接
リードフレーム(1)に照射してもリードフレーム(1
)は焼き切れることがない。また同時に照射面積も広く
なるため、リードフレーム(1)の外部リード(2)間
及び外部リード(2)とグイパッド吊りリード(4)間
のダムバIJ(10)及び外部リード(2)及びグイパ
ッド吊りリード〔1)表面の薄バ!J (11)を効率
よく除去することができる。
上記実施例は、リードフレーム〔1)として銅製のリー
ドフレームを用いたが、その他鋼以外の例えば42合金
製のリードフレームを用いてもよい。その場合、第1図
Aで示す工程において、まず銅によるストライクめっき
(1μ)を施したのち、光沢硫酸銅めっき(2〜10μ
)を施し、その後、外部リードの端邪に部分銀めっきを
施せば、後は本実施例と同様の処理を行なってダムバU
(10)及び薄バ!J(11)を除去することができる
。また、上記洞めっきのほかに金めつき、銀めっき、ア
ルミニウムめっき、ペリリウムめっき等を用いてもよい
〔発明の効果〕
本発明に係る半導体装置の樹脂封正方法は、半導体装置
の樹脂パッケージへのモールド時に生じる樹脂パッケー
ジ周辺の不要なバリの除去に際し、リードフレームに、
ビーム焦点と上記リードフレームとの距離を離すことに
よりディフォーカスさせたレーザビームを連続的に照射
して上記不要なバリを除去するようにしたので、非接触
でバリ(ダムバリ及び薄バリ)を除去することができ、
ファインピッチ化及び多種多様化されたリードフレーム
を半導体装置の外方導出端子用のリードフレームとして
使用することが可能となる。
【図面の簡単な説明】
第1図は本実施例に係る半導体装置の樹脂封止方法を示
す工程図、第2図は従来例に係るバリ除去の説明に供す
る作用図である。 (1)はリードフレーム、〔2)は外部リード、(3)
はダイパッド、(4)はグイパッド吊りリード、(6)
は半導体装置、(9)は樹脂パッケージ、(1o〉はダ
ムバリ、(11)は薄バリ、(12)はレーザビーム、
(13〉はレーザ光源である。 代  理  人 松  隈  秀  盛

Claims (1)

    【特許請求の範囲】
  1. 半導体装置の樹脂パッケージへのモールド時に生じる樹
    脂パッケージ周辺の不要なバリの除去に際し、リードフ
    レームに、ビーム焦点と上記リードフレームとの距離を
    離すことによりディフォーカスさせたレーザビームを連
    続的に照射することにより上記不要なバリを除去するこ
    とを特徴とする半導体装置の樹脂封止方法。
JP1243668A 1989-09-20 1989-09-20 半導体装置の樹脂封止方法 Pending JPH03106063A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1243668A JPH03106063A (ja) 1989-09-20 1989-09-20 半導体装置の樹脂封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1243668A JPH03106063A (ja) 1989-09-20 1989-09-20 半導体装置の樹脂封止方法

Publications (1)

Publication Number Publication Date
JPH03106063A true JPH03106063A (ja) 1991-05-02

Family

ID=17107220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1243668A Pending JPH03106063A (ja) 1989-09-20 1989-09-20 半導体装置の樹脂封止方法

Country Status (1)

Country Link
JP (1) JPH03106063A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989474A (en) * 1994-07-29 1999-11-23 Nec Corporation Method for fabricating resin-sealed semiconductor device using leadframe provided with resin dam bar
DE10063041A1 (de) * 2000-12-18 2002-07-04 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltung
JP2004343038A (ja) * 2003-05-12 2004-12-02 Jettech Ltd サイドフラッシュに切取溝を有する半導体パッケージおよびその切取溝の形成方法、並びに切取溝を有する半導体パッケージにおけるデフラッシュ方法
JP2012094598A (ja) * 2010-10-25 2012-05-17 Mitsui High Tec Inc 半導体装置の樹脂バリ除去方法
JP2014003346A (ja) * 2009-07-06 2014-01-09 Renesas Electronics Corp 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6332957A (ja) * 1986-07-25 1988-02-12 Matsushita Electronics Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6332957A (ja) * 1986-07-25 1988-02-12 Matsushita Electronics Corp 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989474A (en) * 1994-07-29 1999-11-23 Nec Corporation Method for fabricating resin-sealed semiconductor device using leadframe provided with resin dam bar
DE10063041A1 (de) * 2000-12-18 2002-07-04 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltung
US6649450B2 (en) 2000-12-18 2003-11-18 Infineon Technologies Ag Method of producing an integrated circuit and an integrated circuit
DE10063041B4 (de) * 2000-12-18 2012-12-06 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Leadless-Gehäuse-Schaltung und integrierte Leadless-Gehäuse-Schaltung
JP2004343038A (ja) * 2003-05-12 2004-12-02 Jettech Ltd サイドフラッシュに切取溝を有する半導体パッケージおよびその切取溝の形成方法、並びに切取溝を有する半導体パッケージにおけるデフラッシュ方法
JP2014003346A (ja) * 2009-07-06 2014-01-09 Renesas Electronics Corp 半導体装置の製造方法
US9087850B2 (en) 2009-07-06 2015-07-21 Renesas Electronics Corporation Method for manufacturing semiconductor device
US9263274B2 (en) 2009-07-06 2016-02-16 Renesas Electronics Corporation Method for manufacturing semiconductor device
JP2012094598A (ja) * 2010-10-25 2012-05-17 Mitsui High Tec Inc 半導体装置の樹脂バリ除去方法

Similar Documents

Publication Publication Date Title
EP0205183B1 (en) Clad sheet and process and apparatus for producing same
US5459103A (en) Method of forming lead frame with strengthened encapsulation adhesion
WO2011004746A1 (ja) 半導体装置の製造方法
KR102139034B1 (ko) 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
US20170025329A1 (en) Lead frame and method for manufacturing same
JPH03106063A (ja) 半導体装置の樹脂封止方法
US20210167022A1 (en) Method of manufacturing semiconductor devices, corresponding apparatus and semiconductor device
KR102397616B1 (ko) 반도체 장치의 제조 방법
JPH09148509A (ja) 半導体装置用リードフレーム及びその表面処理方法
JP2002280512A (ja) リードフレームの製造方法
JP2969054B2 (ja) 半導体装置の製造方法及び半導体装置
JPH05144865A (ja) 半導体装置の製造方法と製造装置
CN220155538U (zh) 一种封装器件及电子器件
WO2023188587A1 (ja) 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置
JP2837068B2 (ja) リードフレームの製造方法
JPH0297048A (ja) リードフレーム
JPH08236574A (ja) 半導体装置の組立方法
JPH0823062A (ja) 樹脂封止型半導体装置の製造方法
JPH04213841A (ja) 樹脂封止型半導体素子のレジンカット方法および装置
JPH06295966A (ja) 金属板の加工方法及びリードフレームの加工方法並びにリードフレーム
JPH0394457A (ja) リードフレームおよびその製造方法
KR890003214B1 (ko) 주석 도금이 된 반도체 제조용 리드 프레임(lead frame)및 그 제조방법
CN112831809A (zh) 一种引线框架加工方法
JP2007180410A (ja) リードフレームの製造方法及びこれを用いて製造したリードフレーム
JPS6020931Y2 (ja) 半導体装置