KR102397616B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102397616B1
KR102397616B1 KR1020200051468A KR20200051468A KR102397616B1 KR 102397616 B1 KR102397616 B1 KR 102397616B1 KR 1020200051468 A KR1020200051468 A KR 1020200051468A KR 20200051468 A KR20200051468 A KR 20200051468A KR 102397616 B1 KR102397616 B1 KR 102397616B1
Authority
KR
South Korea
Prior art keywords
lead frame
groove portion
resin material
laser beam
plating
Prior art date
Application number
KR1020200051468A
Other languages
English (en)
Other versions
KR20200132698A (ko
Inventor
선하 황
카즈히로 타카하시
칸지 이시바시
사오리 이소노
Original Assignee
토와 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토와 가부시기가이샤 filed Critical 토와 가부시기가이샤
Publication of KR20200132698A publication Critical patent/KR20200132698A/ko
Application granted granted Critical
Publication of KR102397616B1 publication Critical patent/KR102397616B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laser Beam Processing (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 장치의 제조 방법은, 홈부(5)가 형성된 리드 프레임(1)에 반도체 칩(6)이 본딩된 상태에서, 리드 프레임(1) 및 반도체 칩(6)을 수지재(9)에 의해 봉지하는 공정과, 홈부(5) 내의 수지재(9)에 레이저광을 조사하여 홈부(5) 내의 수지재(9)를 제거하는 공정과, 홈부(5) 내의 수지재(9)를 제거한 후에 리드 프레임(1)에 도금 처리를 행하는 도금 공정과, 도금 처리가 행하여진 리드 프레임(1)을 홈부(5)에 따라 절단하는 공정을 포함한다.

Description

반도체 장치의 제조 방법{Manufacturing method of semiconductor apparatus}
본 명세서는, 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치는 매년 대용량화되고 있고, 리드 단자의 수도 증가 경향에 있다. 이와 같은 배경하에, SON(Small Outlined Non-leaded Package) 타입 및 QFN(Quad Flat Non-leaded Package) 타입 등, 이른바 논리드 타입의 반도체 장치가 개발 및 제조되고 있다(특개2011-77278호 공보 참조).
특개2011-77278호 공보
특개2011-77278호 공보에 개시된 반도체 장치의 제조 방법에서는, 리드의 표면을 도금막에 의해 피복한 후에, 수지 봉지가 행하여진다. 봉지에 사용되고 있는 수지재 중, 도금막에 접하여 있는 부분에 레이저광을 조사하여 수지재를 부분적으로 제거함에 의해, 리드의 표면을 피복하고 있는 도금막을 외부에 노출시키고 있다. 당해 제조 방법에서는, 도금막에 접하여 있는 수지재를 레이저광 조사로 제거할 때에 도금막에 손상 등이 발생하기 쉽고, 도금막으로서의 기능, 나아가서는 반도체 장치로서의 품질이 저하될 가능성이 있다.
본 명세서는, 레이저광 조사로 수지재를 제거하는 공정을 포함하는 반도체 장치의 제조 방법에 있어서, 상기한 바와 같은 종래 수법에 비하여 도금막 나아가서는 반도체 장치로서의 높은 품질을 얻는 것이 가능한 반도체 장치의 제조 방법을 개시하는 것을 목적으로 한다.
본 명세서에 개시된 반도체 장치의 제조 방법은, 홈부가 형성된 리드 프레임에 반도체 칩이 본딩된 상태에서, 상기 리드 프레임 및 상기 반도체 칩을 수지재에 의해 봉지하는 수지 봉지 공정과, 상기 홈부 내의 상기 수지재에 레이저광을 조사하여 상기 홈부 내의 상기 수지재를 제거하는 레이저광 조사 공정과, 상기 홈부 내의 상기 수지재를 제거한 후에 상기 리드 프레임에 도금 처리를 행하는 도금 공정과, 상기 도금 처리가 행하여진 상기 리드 프레임을 상기 홈부에 따라 절단하는 절단 공정을 포함한다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부한 도면과 관련하여 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 분명해질 것이다.
도 1은, 준비 공정에서 준비되는 리드 프레임과, 복수의 반도체 칩을 도시하는 평면도.
도 2는, 도 1 중의 Ⅱ-Ⅱ선에 따른 시시 단면도로서, 홈부가 형성된 리드 프레임(다이 패드)상에 반도체 칩이 본딩된 상태를 도시하는 도면.
도 3은, 수지 봉지 공정이 행하여진 상태를 도시하는 단면도.
도 4는, 레이저광 조사 공정을 행하기 전에 보호 필름이 제거된 상태를 도시하는 단면도.
도 5는, 레이저광 조사 공정을 행하고 있는 양상을 도시하는 단면도.
도 6은, 도금 공정이 행하여진 후의 양상을 도시하는 단면도.
도 7은, 절단 공정을 행하고 있는 양상을 도시하는 단면도.
도 8은, 실시의 형태의 제조 방법에 의해 얻어진 반도체 장치를 도시하는 사시도.
도 9는, 실시의 형태의 제조 방법에 의해 얻어진 반도체 장치가 실장되어 있는 양상을 도시하는 단면도.
도 10(A)∼도 10(E)은, 비교례 1에서의 반도체 장치의 제조 방법의 각 공정을 도시하는 단면도.
도 11은, 비교례 1에서의 반도체 장치의 제조 방법에 의해 얻어진 반도체 장치가 실장되어 있는 양상을 도시하는 단면도.
도 12(A)∼도 12(F)는, 비교례 2에서의 반도체 장치의 제조 방법의 각 공정을 도시하는 단면도.
실시의 형태에 관해, 이하, 도면을 참조하면서 설명한다. 이하의 설명에서 동일한 부품 및 상당 부품에는 동일한 참조 번호를 붙이고, 중복되는 설명은 반복하지 않는 경우가 있다. 실시의 형태의 반도체 장치의 제조 방법은, 준비 공정, 수지 봉지 공정, 레이저광 조사 공정, 도금 공정, 및 절단 공정을 포함한다. 이하 차례로 설명한다.
(준비 공정)
도 1은, 준비 공정에서 준비되는 리드 프레임(1)과, 복수의 반도체 칩(6)을 도시하는 평면도이다. 리드 프레임(1)은, 구리 등의 금속으로 이루어진다. 리드 프레임(1)은, 행렬형상으로 배열된 복수의 다이 패드(2)와, 각 다이 패드(2)의 주위(사방)에 배치된 복수의 리드(3)와, 각 다이 패드(2)의 사방에 배치된 복수의 리드(3)를 둘러싸는 타이 바(4)를 포함한다. 도 1에는, 각 다이 패드(2)상에 반도체 칩(6)이 배치되어 있는 상태가 도시되어 있다.
타이 바(4)는, 리드 프레임(1)에서 격자형상으로 형성되어 있다. 리드 프레임(1)에는, 타이 바(4)에 따르고 늘어나는 홈부(5)가 미리 형성되어 있다. 홈부(5)는, 리드 프레임(1)에서의 반도체 칩(6)이 탑재되는 측과는 반대측의 표면에 형성되어 있고(도 2 참조), 홈부(5)의 연재 방향에 대해 직교하는 방향에서 홈폭(W1)을 갖고 있다. 홈폭(W1)은, 예를 들면 0.40㎜∼0.50㎜이다. 홈부(5)는, 리드 프레임(1)을 관통하는 것이 아니고, 예를 들면, 리드 프레임(1)의 두께의 반분의 홈 깊이를 가지며, 리드 프레임(1)을 에칭(웨트 에칭)함에 의해 형성 가능하다. 또한, 홈부(5)의 홈폭(W1) 및 홈 깊이는, 후처리 공정에서 변형 등의 부적합함이 생기지 않을 정도의 강도를 확보하는 것, 후처리 공정에서 양호한 외관 검사가 행하여질 것, 완성품인 반도체 장치의 양호한 실장 강도 등을 고려하여, 설정하면 좋다.
도 2는, 도 1 중의 Ⅱ-Ⅱ선에 따른 시시(矢視) 단면도이고, 홈부(5)가 형성된 리드 프레임(1)(다이 패드(2))상에 반도체 칩(6)이 본딩된 상태를 나타내고 있다. 도 2에 도시하는 바와 같이, 각 반도체 칩(6)에 마련된 복수의 전극은 본딩 와이어(7)를 통하여 리드(3)(도 1)에 전기적으로 접속된다. 또한 편의상, 도 1에는 본딩 와이어(7)를 도시하고 있지 않다.
(수지 봉지 공정)
도 3은, 수지 봉지 공정이 행하여진 상태를 도시하는 단면도이다. 수지 봉지 공정에서는, 반도체 칩(6)이 본딩된 상태에서, 리드 프레임(1) 및 반도체 칩(6)을 수지재(9)에 의해 봉지한다. 도 2 및 도 3에 도시하는 바와 같이, 수지 봉지 공정 전에, 리드 프레임(1)의 홈부(5)측에 보호 필름(8)(예를 들면 폴리이미드 수지 테이프)을 첩부하고, 보호 필름(8)을 첩부하고 나서 수지 봉지를 행하면 좋다.
반도체 장치의 제조 방법은, 수지 봉지 공정과 다음에 기술하는 레이저광 조사 공정의 사이에, 수지재(9)에서의 리드 프레임(1)의 홈부(5)와는 반대측의 표면(9a)(도 3)에, 레이저광(L1)을 조사함에 의한 레이저 마킹을 행하는 공정을 더욱 포함하고 있어도 좋다. 펄스 레이저를 이용하여, 주사 광학계에 의해 주사함에 의해, 형번이나 시리얼 No 등의 임의의 정보를 인자(印字) 가능하다.
도 4에 도시하는 바와 같이, 다음에 기술하는 레이저광 조사 공정을 행하기 전에 보호 필름(8)이 리드 프레임(1)으로부터 벗겨진다. 보호 필름(8)의 제거에 의해, 리드 프레임(1)의 홈부(5) 내에 형성되어 있는 수지재(9)(9b)가 노출한다. 또한, 보호 필름(8)은, 도 3을 참조하면서 설명한 레이저 마킹을 행하는 공정 전에, 리드 프레임(1)으로부터 벗겨도 좋다.
(레이저광 조사 공정)
도 5에 도시하는 바와 같이, 레이저광 조사 공정에서는, 홈부(5) 내의 수지재(9)에 레이저광(L2)을 조사하여 홈부(5) 내의 수지재(9)(9b)를 제거한다. 레이저광(L2)으로서는, 펄스 레이저로서, 레이저광 발진 장치에 YAG 레이저나 YVO4 레이저 또는 이들로부터 발하여지는 레이저광을 제2 고조파 발생(SHG : Second Harmonic Generation) 재료에 의해 파장 변환하는 그린 레이저를 이용 가능하다. 또한, 주사 광학계에 의해 주사함에 의해, 레이저광(L2)의 조사 영역을 변화시킬 수 있다.
수지재(9)의 재질이나 수지재(9)(9b)의 사이즈(홈부(5)의 홈폭(W1) 등)에 응하여, 수지재(9)(9b)를 효율적으로 제거할 수 있도록, 레이저광(L2)의 파장, 출력, 레이저 지름, 조사 시간 등이 최적화된다. 레이저광(L2)의 발진 장치로서는, 레이저 마킹(도 3)에 이용하는 것과 같은 것을 이용하여도 좋다.
(도금 공정)
도 6에 도시하는 바와 같이, 홈부(5) 내의 수지재(9)(9b)를 제거한 후에, 리드 프레임(1)에 도금 처리를 행한다. 리드 프레임(1)의 다이 패드(2), 리드 프레임(1)의 타이 바(4)의 표면, 및 홈부(5)의 표면에 도금층(10)이 형성된다. 여기서, 도금층(10)의 재료로서는, 실장에 사용되는 솔더 재료에 응하여, 솔더 젖음성이 양호한 재료를 선정할 수 있다. 예를 들면, Sn(주석)계의 솔더를 사용하는 경우에는, 주석(Sn), 주석-구리 합금(Sn-Cu), 주석-은 합금(Sn-Ag), 주석-비스무트(Sn-Bi) 등을 사용할 수 있고, 리드 프레임(1)측의 하지에 Ni를 사용한 적층체의 도금층(10)으로 할 수도 있다.
도금 공정에서는, 리드 프레임(1)에 소정의 세정 처리를 행하고 나서 도금 처리를 행하면 좋다. 도금 공정의 전처리의 리드 프레임(1)의 표면 처리로서, 세정 처리에 더하여, 산화막의 제거, 표면 활성화 등을 위한 처리를 행하여도 좋다. 홈부(5) 내의 수지재(9)(9b)는 레이저광의 조사를 받아서 개질(예를 들면 탄화)도어 있는 것이 있고, 홈부(5) 내에 다소의 수지재(9)(9b)가 잔존한 경우라도, 개질한 수지재(9)(9b)는 도금 처리를 행하기 전의 세정 처리 등의 표면 처리에 의해 홈부(5) 내로부터 제거할 수 있다.
도 3을 참조하면서 설명한 레이저 마킹을 행하는 공정은, 수지 봉지 공정과 레이저광 조사 공정의 사이에 행하는 것에 대신하여 또는 더하여, 상술한 레이저광 조사 공정과 당해 도금 공정의 사이에 행하여도 좋다.
(절단 공정)
도 7에 도시하는 바와 같이, 도금 처리가 행하여진 리드 프레임(1)을 홈부(5)에 따라 절단한다. 이 절단 공정에서는, 폭(W2)을 갖는 블레이드(12)를 이용하여 리드 프레임(1) 및 수지재(9)의 전 두께 부분을 절단한다. 폭(W2)은, 홈부(5)의 홈폭(W1)(도 1, 도 2)보다도 작은 값이다.
이 절단 공정에서는 레이저광을 이용하여 리드 프레임(1)을 절단하여도 좋다. 레이저광의 발진 장치로서는, 레이저 마킹(도 3)에 이용하는 것과 같은 것을 이용하여도 좋고, 레이저광 조사 공정에서 수지재(9)(9b)의 제거에 이용하는 것과 같은 것을 이용하여도 좋다. 레이저광의 발진 장치로서는, 레이저 마킹(도 3)에 이용한 것과, 레이저광 조사 공정에서 수지재(9)(9b)의 제거에 이용한 것과, 이 절단 공정에서 이용하는 것을 공통화하여, 1대의 장치로 이들의 각 공정을 행하도록 하는 것도 가능하다. 단, 리드 프레임(1)의 재료에 응하여, 리드 프레임(1)이 흡수하기 쉬운 파장의 레이저광을 이용하는 것이 바람직하다.
절단 공정의 실시에 의해, 복수의 반도체 장치(11)를 얻을 수 있다. 도 8에 도시하는 바와 같이, 반도체 장치(11)는, 평면시한 경우에 제품의 외부에 전기적 접속용의 리드가 돌출하지 않는 QFN 타입의 논리드형의 제품이다.
도 9에 도시하는 바와 같이, 반도체 장치(11)에서는, 각 리드(3)의 측부(편부)에 단차가 형성되어 있고, 리드(3)의 측면(3a)에서는 도금층(10)이 형성되어 있지 않고 원래의 금속이 노출하고 있다. 반도체 장치(11)는 예를 들면, 수지재(9)의 측을 위로 리드(3)의 측을 아래로 하여, 프린트 기판에 실장된다. 프린트 기판에는, 리드(3)에 대응하는 위치에 랜드(13)가 형성되어 있고, 솔더(14)를 통하여 리드(3)와 랜드(13)가 접속된다.
(작용 및 효과)
모두(冒頭)에서 기술한 바와 같이 특개2011-77278호 공보에 개시된 반도체 장치의 제조 방법에서는, 리드의 표면을 도금막에 의해 피복한 후에, 수지 봉지가 행하여진다. 봉지에 사용되고 있는 수지재 중, 도금막에 접하여 있는 부분에 레이저광을 조사하여 수지재를 부분적으로 제거함에 의해, 리드의 표면을 피복하고 있는 도금막을 외부에 노출시키고 있다. 당해 제조 방법에서는, 도금막에 접하여 있는 수지재를 레이저광 조사로 제거할 때에 도금막에 손상 등이 발생하기 쉽고, 도금막으로서의 기능, 나아가서는 반도체 장치로서의 품질이 저하될 가능성이 있다. 또한 특개2011-77278호 공보에 기재된 발명에서는, 청구항 7 및 8 등의 기재로부터, 리드 프레임에 레이저광 조사를 행하기 전에 리드 프레임의 표면이 도금막에 의해 피복되어 있는 것이 필수인 것은 분명하고, 도금막이 피복되지 않는 상태에서 레이저 조사를 행하는 것 같은 개변(改變)은 특개2011-77278호 공보로부터는 얻어지지 않는다.
이에 대해 실시의 형태의 제조 방법에서는, 홈부(5) 내의 수지재(9)에 레이저광(L2)을 조사하여 홈부(5) 내의 수지재(9)를 제거하고, 홈부(5) 내의 수지재(9)를 제거한 후에 리드 프레임(1)에 도금 처리를 행한다. 도금층(10)은, 레이저광(L2)의 조사에 기인한 손상을 받는 일이 없다. 따라서 실시의 형태의 제조 방법에서는, 상기 종래 수법에 비하여 도금층(10) 나아가서는 반도체 장치(11)로서의 높은 품질을 얻는 것이 가능하다.
레이저광(L2)의 발진 장치로서는, 레이저 마킹(도 3)에 이용하는 것과 같은 것을 이용하여도 좋다. 홈부(5) 내의 수지재(9)를 제거하기 위해, 기존 내지 현유(現有)의 레이저 마킹 장치를 이용함에 의해, 신규로 설비를 도입하지 않아도 끝나는 등, 설비 투자에 필요로 하는 비용의 저감을 도모하는 것이 가능해진다. 실시의 형태의 제조 방법으로부터 얻어지는 그 밖의 작용 및 효과에 관해, 이하의 비교례 1, 2와 대비하면서 더욱 설명한다.
(비교례 1)
도 10(A)∼도 10(E)은, 비교례 1에서의 반도체 장치의 제조 방법을 도시하고 있다. 도 10(A)∼도 10(C)은, 실시의 형태에서의 도 2∼도 4에 각각 대응하고 있다.
도 10(A)에 도시하는 바와 같이, 리드 프레임(21)의 타이 바(24)에는 미리 홈부(23)가 형성되어 있다. 홈부(23)의 홈폭은, 실시의 형태에서의 홈폭(W1)보다도 좁게 설정된다. 리드 프레임(21)의 표면에, 보호 필름(22)이 첩부된다. 이 상태에서 수지 봉지가 행하여지고, 도 10(B)에 도시하는 바와 같이 수지재(25)가 형성된다. 그 후, 도 10(C)에 도시하는 바와 같이 보호 필름(22)이 리드 프레임(21)으로부터 벗겨진다.
도 10(D)에 도시하는 바와 같이, 도금층(26)이 형성된다. 그 후, 도 10(E)에 도시하는 바와 같이, 블레이드(27)를 이용하여 리드 프레임(21) 및 수지재(25)의 전 두께 부분을 절단한다. 블레이드(27)의 폭은, 홈부(23)의 홈폭보다도 큰 값이다. 이상의 공정에 의해, 도 11에 도시하는 반도체 장치(28)를 얻을 수 있다. 도 11은, 실시의 형태에서의 도 9에 대응하고 있다.
반도체 장치(28)에서는, 도금층(26)의 형성 후, 블레이드(27)에 의해 리드 프레임(21)(타이 바(24))의 전 두께 부분이 절단된다는, 이른바 풀 커트가 실시되기 때문에, 절단면의 전체가 타이 바(24)(리드)의 측면(23a)에서 노출한다. 프린트 기판 등에의 실장 후에도, 노출된 금속이 그대로 노출되게 된다.
비교례 1의 경우에는, 도 9에 도시하는 실시의 형태의 경우와 비교하여, 리드 중의 솔더(14)에 접촉하는 면적이 작다. 따라서 비교례 1(도 11)의 경우의 실장 강도는, 실시의 형태의 경우와 비교하여 작아지기 쉽다. 이것은, 외관 검사시의 검출력의 저하의 원인도 되고, 외관 검사의 곤란성에 이어질 수 있다.
(비교례 2)
도 12(A)∼도 12(F)는, 비교례 2에서의 반도체 장치의 제조 방법을 도시하고 있다. 도 12(A)∼도 12(C)는, 비교례 1에서의 도 10(A)∼도 10(C)과 각각 동일하다.
도 12(D)에 도시하는 바와 같이, 비교례 2에서는 블레이드(29a)를 이용한 이른바 하프 커트가 실시된다. 블레이드(29a)에 의해, 홈부(23)가 존재하고 있던 위치에, 홈부(23)보다도 큰 홈부(23b)(도 12(E)를 참조)가 형성된다. 이 홈부(23b)는, 홈부(23)보다도 폭이 넓고, 타이 바(24)의 두께의 약 반분의 깊이를 갖는다.
그 후, 도 12(E)에 도시하는 바와 같이 도금층(26)이 형성된다. 도 12(F)에 도시하는 바와 같이, 블레이드(29b)를 이용하여 리드 프레임(21) 및 수지재(25)의 전 두께 부분을 절단한다. 블레이드(27)의 폭은, 홈부(23b)의 홈폭보다도 작은 값이다. 이상의 공정에 의하면, 비교례 1의 경우와는 달리, 리드의 측면에서의 금속의 노출을 작게 할 수 있고, 실장 강도 및 외관 검사의 용이성도 얻어진다.
그렇지만, 비교례 2의 경우에는, 2종류의 블레이드(29a, 29b)를 사용하기 때문에, 제조 비용의 증가에 이어지기 쉽다. 블레이드(29a, 29b)를 사용한 2단계의 절단이 행하여지기 때문에, 커트 버르 제거를 위한 공수나, 도금 공정에서의 에칭 처리 공수의 증가가 우려된다. 다이싱 장치의 생산 기능력의 감소도 우려된다.
또한 비교례 2의 경우에는, 블레이드(29a)에 의한 하프 커트를 실시한 때에, 커트 깊이의 편차의 관리를 할 필요가 있다. 커트 깊이가 과잉하면 리드 프레임(21)이 분단되어 버려 전기도금 처리를 행할 수가 없게 되고, 커트 깊이가 부족하면, 도금층(26)이 리드의 측면(26a)에 적절하게 형성되기 어려워진다.
비교례 2의 경우에는, 블레이드(29a, 29b)의 상대적인 커트 위치의 오차 등에도 충분히 배려할 필요가 있다. 예를 들면, 블레이드(29a)에 의해, 설정치보다도 도 12(D)에서의 지면(紙面) 좌측의 위치에 하프 커트가 행하여지고, 블레이드(29b)에 의해, 설정치보다도 도 12(F)에서의 지면 우측의 위치에 하프 커트가 행하여졌다고 한다. 이 경우에는, 리드의 측면(26a)에 형성된 도금층(26)이 블레이드(29b)에 의한 다이싱일 때에 깎아내져 버릴 가능성이 생긴다.
상술한 실시의 형태의 제조 방법에 의하면 이들의 우려가 없다. 즉, 하프 커트를 실시하는 대신에, 홈부(5)를 타이 바(4)에 미리 형성하여 둔다. 이 홈부(5)는, 예를 들면 하프 커트에 의해 형성된 홈부(23b)에 상당하는 사이즈를 갖는다. 홈부(5) 내에 형성된 수지재(9)(9b)는 레이저광의 조사에 의해 제거된다. 그 후, 도금층(10)이 형성되기 때문에, 레이저광의 조사에 의한 도금층(10)의 손상도 생기지 않는다. 도금 처리 후는, 비교례 2와 같은 수법에 의해 블레이드(12)(도 7)를 이용하여 개편화가 행하여진다.
리드(3)에서의 노출 면적이 작은 측면(3a)을 형성하기 위해, 블레이드(29a)를 이용한 하프 커트를 행하지 않기 때문에, 가공 정밀도가 높은 측면(3a) 나아가서는 리드(3)를 확보할 수 있다. 블레이드(29a)를 이용한 하프 커트를 행하지 않기 때문에, 하프 커트에 의한 커트 깊이의 영향을 받지 않고 끝나기 때문에, 정밀도가 높은 균일한 리드(3)(측면(3a))를 갖는 반도체 장치(11)를 제품 전체에서 얻어질 수 있다. 블레이드(12)에 의한 최종적인 풀 커트시에도, 하프 커트에 의한 커트 위치의 영향을 받지 않기 때문에, 개편화에서의 수율을 비교례 2의 경우에 비교하여 개선 가능하다.
실시의 형태에 관해 설명하였는데, 금회 개시된 실시의 형태는 모든 점에서 예시이고 제한적인 것이 아니라고 생각되어야 할 것이다. 본 발명의 범위는 청구의 범위에 의해 나타나고, 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
1, 21 : 리드 프레임
2 : 다이 패드
3 : 리드
3a, 23a, 26a : 측면
4, 24 : 타이 바
5, 23, 23b : 홈부
6 : 반도체 칩
7 : 본딩 와이어
8, 22 : 보호 필름
9, 25 : 수지재
9a : 표면
10, 26 : 도금층
11, 28 : 반도체 장치
12, 27, 29a, 29b : 블레이드
13 : 랜드
14 : 솔더
L1, L2 : 레이저광
W1 : 홈폭
W2 : 폭

Claims (8)

  1. 홈부가 형성된 리드 프레임에 반도체 칩이 본딩된 상태에서, 상기 리드 프레임 및 상기 반도체 칩을 수지재에 의해 봉지하는 수지 봉지 공정을 포함하고, 상기 홈부는, 상기 리드 프레임에서의 상기 반도체 칩이 탑재되는 측과는 반대측의 표면에 형성된 것이고, 또한,
    상기 리드 프레임에서의 상기 반도체 칩이 탑재되는 측과는 반대측부터 상기 홈부 내의 상기 수지재에 레이저광을 조사하여 상기 홈부 내의 상기 수지재를 제거하는 레이저광 조사 공정과,
    상기 홈부 내의 상기 수지재를 제거한 후에 상기 리드 프레임에 도금 처리를 행하는 도금 공정과,
    상기 도금 처리가 행하여진 상기 리드 프레임을 상기 홈부에 따라 절단하는 절단 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 수지 봉지 공정과 상기 레이저광 조사 공정과의 사이에, 또는, 상기 레이저광 조사 공정과 상기 도금 공정과의 사이에, 상기 수지재에서의 상기 리드 프레임의 상기 홈부와는 반대측의 표면에 레이저 마킹을 행하는 공정을 더욱 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 도금 공정에서는, 상기 리드 프레임에 세정 처리를 행하고 나서 상기 도금 처리를 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 홈부가 상기 리드 프레임을 에칭함에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 수지 봉지 공정 전에, 상기 리드 프레임의 상기 홈부측에 보호 필름을 첩부하는 공정과,
    상기 레이저광 조사 공정 전에, 상기 보호 필름을 상기 리드 프레임으로부터 벗기는 공정을 또한 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 절단 공정에서는, 블레이드 또는 레이저광을 이용하여 상기 리드 프레임을 절단하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 리드 프레임의 상기 홈부의 반대측이 상기 수지재에 의해 봉지되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항 또는 제2항에 있어서,
    상기 절단 공정에서, 상기 반도체 칩을 봉지하고 있는 상기 수지재 및 상기 리드 프레임의 두께 방향 전체를 절단하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020200051468A 2019-05-16 2020-04-28 반도체 장치의 제조 방법 KR102397616B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-092689 2019-05-16
JP2019092689A JP6827495B2 (ja) 2019-05-16 2019-05-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20200132698A KR20200132698A (ko) 2020-11-25
KR102397616B1 true KR102397616B1 (ko) 2022-05-13

Family

ID=73222502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200051468A KR102397616B1 (ko) 2019-05-16 2020-04-28 반도체 장치의 제조 방법

Country Status (4)

Country Link
JP (1) JP6827495B2 (ko)
KR (1) KR102397616B1 (ko)
CN (1) CN111952204A (ko)
TW (1) TWI743778B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023039266A (ja) * 2021-09-08 2023-03-20 Ｔｏｗａ株式会社 半導体装置の製造方法およびリードフレーム
JP2023047750A (ja) * 2021-09-27 2023-04-06 Ｔｏｗａ株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054293A (ja) * 2010-08-31 2012-03-15 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2014138075A (ja) * 2013-01-16 2014-07-28 Hitachi Metals Ltd リードフレームおよびその製造方法
JP2014187308A (ja) * 2013-03-25 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2962586B2 (ja) * 1991-03-05 1999-10-12 新光電気工業株式会社 半導体装置とその製造方法及びこれに用いる接合体
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP2011077278A (ja) 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US8017447B1 (en) * 2010-08-03 2011-09-13 Linear Technology Corporation Laser process for side plating of terminals
KR102178587B1 (ko) * 2014-03-27 2020-11-13 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
JP2016219520A (ja) * 2015-05-18 2016-12-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054293A (ja) * 2010-08-31 2012-03-15 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2014138075A (ja) * 2013-01-16 2014-07-28 Hitachi Metals Ltd リードフレームおよびその製造方法
JP2014187308A (ja) * 2013-03-25 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2020188186A (ja) 2020-11-19
TWI743778B (zh) 2021-10-21
TW202044420A (zh) 2020-12-01
JP6827495B2 (ja) 2021-02-10
CN111952204A (zh) 2020-11-17
KR20200132698A (ko) 2020-11-25

Similar Documents

Publication Publication Date Title
CN104685615B (zh) 半导体器件的制造方法及半导体器件
KR100720607B1 (ko) 반도체장치
KR102452097B1 (ko) 리드 프레임 및 반도체 장치
TWI624883B (zh) 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置
KR102397616B1 (ko) 반도체 장치의 제조 방법
US10937744B2 (en) Semiconductor packages including roughening features
JP2023509241A (ja) 選択的成形を伴うメッキ用パッケージ化方法
KR20210135298A (ko) 측벽 도금을 갖는 반도체 패키지
JP2019160882A (ja) 半導体装置およびその製造方法
JP2019057587A (ja) 半導体素子搭載用基板及びその製造方法
WO2023047720A1 (ja) 半導体装置およびその製造方法
WO2023037682A1 (ja) 半導体装置の製造方法およびリードフレーム
WO2023188587A1 (ja) 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置
WO2023112395A1 (ja) レーザ加工装置、レーザ加工方法、および半導体装置の製造方法
US20240145351A1 (en) Method of manufacturing semiconductor devices, corresponding semiconductor device, assembly and support substrate
JP2001144035A (ja) 半導体装置の製造方法および半導体装置
CN116741737A (zh) 引线框架及引线框架的制造方法
CN115565896A (zh) 一种引线框架类封装产品的封装方法及其产品
JP2014236039A (ja) 半導体装置の製造方法
JPH07161901A (ja) 半導体装置の製造方法
JPH04221845A (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant