JP2023039266A - 半導体装置の製造方法およびリードフレーム - Google Patents

半導体装置の製造方法およびリードフレーム Download PDF

Info

Publication number
JP2023039266A
JP2023039266A JP2021146352A JP2021146352A JP2023039266A JP 2023039266 A JP2023039266 A JP 2023039266A JP 2021146352 A JP2021146352 A JP 2021146352A JP 2021146352 A JP2021146352 A JP 2021146352A JP 2023039266 A JP2023039266 A JP 2023039266A
Authority
JP
Japan
Prior art keywords
lead frame
groove
back surface
resin material
groove portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021146352A
Other languages
English (en)
Inventor
周邦 花坂
Shuho Hanasaka
直己 藤原
Naomi Fujiwara
雄大 高森
Takehiro Takamori
圭一 中村
Keiichi Nakamura
幹司 石橋
Kanji Ishibashi
早織 礒野
Saori Isono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Towa Corp
Original Assignee
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Towa Corp filed Critical Towa Corp
Priority to JP2021146352A priority Critical patent/JP2023039266A/ja
Priority to KR1020247006772A priority patent/KR20240036686A/ko
Priority to PCT/JP2022/023773 priority patent/WO2023037682A1/ja
Priority to CN202280059433.7A priority patent/CN117897811A/zh
Priority to TW111128818A priority patent/TWI802479B/zh
Publication of JP2023039266A publication Critical patent/JP2023039266A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
    • H01L2924/401LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】リードフレームの第1溝部と第2溝部とが互いに交差している部分にレーザ光が重複照射される場合であっても、半導体装置の角部の品質低下を抑制可能な半導体装置の製造方法を得る。【解決手段】リードフレーム1の裏面1bは、第1走査工程の際に走査されるレーザ光L2と第2走査工程の際に走査されるレーザ光L3との両方が照射される、重複照射領域1cを有し、切断工程によって形成された単位樹脂成形品12は、リードフレーム1の重複照射領域1cに重なるように位置する角部12tを有し、重複照射領域1cは、裏面1b側からレーザ光L2が照射された際に、リードフレーム1の表面1aの側に位置する樹脂材9のうち、角部12tに対応する位置にある樹脂材9の部分にレーザ光L2が到達することを抑制する。【選択図】図3

Description

本明細書は、半導体装置の製造方法およびリードフレームに関する。
下記特許文献1に開示されているように、QFN(Quad Flat Non-leaded Package)タイプといった、いわゆるノンリードタイプの半導体装置が知られている。特許文献1に開示された半導体装置においては、リードフレームのリード部において、チップ搭載面側とは反対側の部分に、凹状部が形成されている。特許文献1(段落[0063])は、凹状部にレーザ光を照射することによって、凹状部に充填された封止樹脂を除去できると述べている。
特開2011-077278号公報
リードフレームに、第1方向に沿って延びる第1溝部と、第1方向に交差する(たとえば直交する)第2方向に沿って延びる第2溝部とが、互いに交差して設けられているとする。さらに、第1溝部内の樹脂材を除去するために、第1溝部に沿って第1方向にレーザ光を走査し、第2溝部内の樹脂材を除去するために、第2溝部に沿って第2方向にレーザ光を走査したとする。
第1溝部内の樹脂材および第2溝部内の樹脂材を除去する際に、レーザ光の照射動作に特段の制御を行なわない場合、第1溝部と第2溝部とが互いに交差している部分にはレーザ光が重複して照射されることになる。第1溝部と第2溝部とが互いに交差している部分の位置が、最終製品としての半導体装置の角部に対応している場合には、レーザ光の重複照射の影響を受けて、角部が所望の状態に形成されにくくなったり、角部が破損しやすくなったりする可能性がある。
本明細書は、リードフレームの第1溝部と第2溝部とが互いに交差している部分にレーザ光が重複して照射される場合であっても、最終製品としての半導体装置の角部の品質の低下に繋がることを抑制可能な半導体装置の製造方法およびリードフレームを開示することを目的とする。
本開示に基づく半導体装置の製造方法は、半導体チップが搭載される表面と、前記表面の反対側の裏面とを有し、第1方向に沿って延びる第1溝部と、前記第1方向に交差する第2方向に沿って延びる第2溝部とが、互いに交差して前記裏面に形成された、リードフレームを準備する準備工程と、前記リードフレームと前記リードフレームに搭載された複数の半導体チップとを樹脂材によって封止することで樹脂成形品を形成する成形工程と、前記第1溝部上で前記第1方向に沿ってレーザ光を走査することにより、前記第1溝部内の前記樹脂材を除去する第1走査工程と、前記第2溝部上で前記第2方向に沿ってレーザ光を走査することにより、前記第2溝部内の前記樹脂材を除去する第2走査工程と、前記第1溝部および前記第2溝部の各々に沿って前記樹脂成形品を切断することにより、個片化された複数の単位樹脂成形品を形成する切断工程と、を含み、前記リードフレームの前記裏面に対して垂直な方向から前記裏面を視た場合、前記リードフレームの前記裏面は、前記第1走査工程の際に走査されるレーザ光と前記第2走査工程の際に走査されるレーザ光との両方が照射される、重複照射領域を有し、前記切断工程によって形成された複数のうちの少なくとも1つの前記単位樹脂成形品は、前記リードフレームの前記重複照射領域に重なるように位置する角部を有し、前記リードフレームの前記重複照射領域は、前記裏面側からレーザ光が照射された際に、前記リードフレームの前記表面の側に位置する前記樹脂材のうち、前記角部に対応する位置にある前記樹脂材の部分にレーザ光が到達することを抑制している。
本開示に基づくリードフレームは、半導体チップが搭載される表面と、前記表面の反対側の裏面とを有し、第1方向に沿って延びる第1溝部と、前記第1方向に交差する第2方向に沿って延びる第2溝部とが、互いに交差して前記裏面に形成されており、前記リードフレームは、前記リードフレームに搭載された複数の半導体チップとともに樹脂材によって封止されることで樹脂成形品を構成し、前記第1溝部上で前記第1方向に沿ってレーザ光を走査することで前記第1溝部内の前記樹脂材が除去され、前記第2溝部上で前記第2方向に沿ってレーザ光を走査することで前記第2溝部内の前記樹脂材が除去され、前記第1溝部および前記第2溝部の各々に沿って前記樹脂成形品を切断することにより、個片化された複数の単位樹脂成形品が形成され、前記リードフレームの前記裏面に対して垂直な方向から前記裏面を視た場合、前記裏面は、前記第1溝部上で前記第1方向に沿ってレーザ光を走査することで前記第1溝部内の前記樹脂材を除去する時と、前記第2溝部上で前記第2方向に沿ってレーザ光を走査することで前記第2溝部内の前記樹脂材を除去する時との両方でレーザ光が照射される、重複照射領域を有し、前記単位樹脂成形品は、前記リードフレームの前記重複照射領域に重なるように位置する角部を有し、前記リードフレームの前記重複照射領域は、前記裏面側からレーザ光が照射された際に、前記リードフレームの前記表面の側に位置する前記樹脂材のうち、前記角部に対応する位置にある前記樹脂材の部分にレーザ光が到達することを抑制する。
上記構成によれば、リードフレームの第1溝部と第2溝部とが互いに交差している部分にレーザ光が重複して照射される場合であっても、最終製品としての半導体装置の角部の品質の低下に繋がることを抑制可能な半導体装置の製造方法およびリードフレームを得ることが可能になる。
実施の形態におけるリードフレーム1の裏面1b側から見た構成を示す平面図である。 図1中のII線に囲まれた領域を拡大して示す平面図である。 実施の形態におけるリードフレーム1の裏面1b側から見た構成を示す斜視図である。 実施の形態におけるリードフレーム1の裏面1b側から見た構成を示す平面図であり、レーザ光の走査領域R1,R2と、分割ラインDC1,DC2とを表している。 実施の形態における半導体装置の製造方法に関し、準備工程において準備されるリードフレーム1と複数の半導体チップ6とをリードフレーム1の表面1a側から視た様子を示す平面図である。 図5中のVI-VI線に沿った矢視断面図であり、リードフレーム1のダイパッド2上に半導体チップ6がボンディングされた状態を示している。 実施の形態における半導体装置の製造方法に関し、成形工程が行なわれた状態を示す断面図である。 実施の形態における半導体装置の製造方法に関し、レーザ光を走査する工程(第1走査工程)を行なう前に保護フィルムが除去された状態を示す断面図である。 実施の形態における半導体装置の製造方法に関し、第1走査工程を行なっている様子を示す断面図である。 実施の形態における半導体装置の製造方法に関し、第1走査工程および第2走査工程が行われる様子を説明するための斜視図である。 実施の形態における半導体装置の製造方法に関し、メッキ工程が行なわれた後の様子を示す断面図である。 実施の形態における半導体装置の製造方法に関し、切断工程を行なっている様子を示す断面図である。 実施の形態の製造方法によって得られた半導体装置(半導体装置12)を示す斜視図である。 実施の形態の製造方法によって得られた半導体装置が実装されている様子を示す断面図である。 比較例におけるリードフレーム1zの裏面1b側から見た構成を示す平面図であり、レーザ光の走査領域R1,R2と、分割ラインDC1,DC2とを表している。 実施の形態の変形例におけるリードフレーム1mの裏面1b側から見た構成を示す平面図である。
実施の形態について、以下、図面を参照しながら説明する。以下の説明において同一の部品および相当部品には同一の参照番号を付し、重複する説明は繰り返さない場合がある。以下、実施の形態におけるリードフレーム1の構成についてまず説明し、その後、実施の形態における半導体装置の製造方法について説明する。
[リードフレーム1]
図1は、リードフレーム1の裏面1b側から見た構成を示す平面図であり、図2は、図1中のII線に囲まれた領域を拡大して示す平面図である。図3は、リードフレーム1の裏面1b側から見た構成を示す斜視図である。
図1,図2は、リードフレーム1の断面構成を表しているものではないが、図示上の便宜のため、リードフレーム1を構成している部分に、斜め方向に延びるハッチング線を付与している。ここでは2種類のハッチング線を使用しており、その違いについては後述する。図1~図3には、第1方向A1と、第1方向A1に交差する(ここでは一例として直交する)第2方向A2と、これら両方向に交差する(ここでは一例として直交する)厚み方向Hとを図示しており、以下の説明ではこれらの方向を適宜参照する。
図1~図3に示すように、リードフレーム1は、第1方向A1および第2方向A2の双方に沿って延びる、略板状の形状を有する。リードフレーム1は、半導体チップ6(図5,図6)が搭載される側に位置する表面1aと、表面1aの反対側に位置する裏面1bとを有し、銅などの金属から構成される。リードフレーム1は、複数のダイパッド2、複数のリード部3、複数のタイバー部4a(第1タイバー部)、および複数のタイバー部4b(第2タイバー部)を含む。
(ダイパッド2、リード部3、タイバー部4a,4b)
複数のダイパッド2は、第1方向A1および第2方向A2の双方に間隔を空けて配列されている。ダイパッド2は、ダイパッド2の表面1a上に半導体チップ6が搭載される部位である(図6参照)。図1に示すように、複数のダイパッド2の各々の周囲(四方)に、複数のリード部3が矩形状に並んで配置されている。複数のリード部3の各々は、厚肉部3aと薄肉部3bとを有する(図2,図3)。
複数のダイパッド2の各々のダイパッド2を取り囲むように、複数のタイバー部4a,4bが格子状に配置されている。タイバー部4aは、第1方向A1に対して平行に延在し、タイバー部4bは、第2方向A2に対して平行に延在している。第1方向A1に沿って並んでいる複数のリード部3においては、各々の厚肉部3aが薄肉部3bを介してタイバー部4aに連結している。第2方向A2に沿って並んでいる複数のリード部3においては、各々の厚肉部3aが薄肉部3bを介してタイバー部4bに連結している。
厚み方向Hにおいて、ダイパッド2および厚肉部3aは、薄肉部3bよりも厚い。ダイパッド2および厚肉部3aには、図1,図2の紙面右上側から左下側に向かって延びるハッチング線を付与している。薄肉部3bには、図1,図2の紙面左上側から右下側に向かって延びるハッチング線を付与している。ここでは、リード部3の薄肉部3bおよびタイバー部4a,4bは、同一の厚みを有しており、リード部3の薄肉部3bおよびタイバー部4a,4bに、図1,図2の紙面左上側から右下側に向かって延びるハッチング線を付与している。
(第1溝部5a、第2溝部5b)
図2を参照して、ここで、リードフレーム1の裏面1bに対して直交する方向(厚み方向Hに相当)の位置を「高さ位置」と定義したとする。タイバー部4a,4bの裏面1bの高さ位置と、リード部3の薄肉部3bの裏面1bの高さ位置とは、同じである。一方、タイバー部4a,4bの裏面1bの高さ位置およびリード部3の薄肉部3bの裏面1bの高さ位置よりも、リード部3の厚肉部3aの裏面1bの高さ位置は、高い。
つまり、タイバー部4a,4bの裏面1bおよびリード部3の薄肉部3bの裏面1bは、リード部3の厚肉部3aの裏面1bに対して凹んだ形状を呈しており、この構造により、リードフレーム1においては、タイバー部4aの裏面1b側に、第1方向A1に沿って延びる第1溝部5aが形成されており、タイバー部4bの裏面1b側に、第2方向A2に沿って延びる第2溝部5bが形成されている。第1溝部5aと第2溝部5bとは互いに交差しており、第1溝部5aと第2溝部5bとは、リードフレーム1における半導体チップ6が搭載される側とは反対側の面、すなわち裏面1bに形成されている。
第1溝部5aおよび第2溝部5bは、リードフレーム1を厚み方向H方向に貫通するものではなく、例えば、リードフレーム1の厚みの半分の溝深さを有し、リードフレーム1をエッチング(ウェットエッチング)することにより形成可能である。第1溝部5aおよび第2溝部5bは溝幅W1(図2)を有する。溝幅W1は例えば0.40mm~0.50mmである。第1溝部5aの溝幅W1と第2溝部5bの溝幅W1とは同一であっても相互に異なっていてもよい。溝幅W1及び溝深さは、後工程で変形等の不具合が生じない程度の強度を確保すること、後工程で良好な外観検査が行えること、完成品である半導体装置の良好な実装強度などを考慮して、設定すればよい。
(走査領域R1、走査領域R2、重複照射領域1c)
図4は、リードフレーム1の裏面1b側から見た構成を示す平面図であり、レーザ光の走査領域R1,R2と、分割ラインDC1,DC2とを表している。図2および図4に示すように、リードフレーム1は、重複照射領域1cを有している。
詳細は後述するが、実施の形態の半導体装置の製造方法においては、成形工程、第1走査工程および第2走査工程が実施される。成形工程においては、リードフレーム1とリードフレーム1に搭載された複数の半導体チップ6とを樹脂材9(図6,図7参照)により封止することで、樹脂成形品11を形成する。
第1走査工程においては(図4,図9,図10参照)、樹脂成形品11の第1溝部5a上で第1方向A1に沿ってレーザ光L2(図10)を走査することにより、第1溝部5a内の樹脂材9を除去する。リードフレーム1の裏面1bのうち、第1走査工程においてレーザ光L2が照射される領域を走査領域R1(図4)とした場合、走査領域R1は、図4に示すように第1方向A1に沿って帯状に延在する。図示上の便宜のため、図4においては走査領域R1を、図4の紙面右上側から左下側に向かって延びるハッチング線を付与して表現している。走査領域R1は、第1溝部5aの溝幅W1(図2)に対応する幅W5を有している。
第2走査工程においても同様に(図4,図10参照)、樹脂成形品11の第2溝部5b上で第2方向A2に沿ってレーザ光L3(図10)を走査することにより、第2溝部5b内の樹脂材9を除去する。リードフレーム1の裏面1bのうち、第2走査工程においてレーザ光L3が照射される領域を走査領域R2(図4)とした場合、走査領域R2は、図4に示すように第2方向A2に沿って帯状に延在する。図示上の便宜のため、図4においては走査領域R2を、図4の紙面左上側から右下側に向かって延びるハッチング線を付与して表現している。走査領域R2は、第2溝部5bの溝幅W1(図2)に対応する幅W5を有している。
重複照射領域1cとは次のように定義される領域である。すなわち、リードフレーム1の裏面1bに対して垂直な方向から裏面1bを視た場合に、リードフレーム1の裏面1bのうち、第1走査工程の際に走査されるレーザ光L2(図10)と第2走査工程の際に走査されるレーザ光L3(図10)との両方が照射される領域が、重複照射領域1cである。換言すると、リードフレーム1のうちの走査領域R1,R2が重なっている領域が、重複照射領域1cである。ここでは、重複照射領域1c(図2,図4参照)は、タイバー部4aとタイバー部4bとが相互に交差する位置に設けられている。
図2に示すように、ここでは、重複照射領域1cは四角形の形状を有している。重複照射領域1cの第2方向A2における幅E2は、タイバー部4aのうちの重複照射領域1cに接続している部分P1(図2,図3)の第2方向A2における幅d1(図2)よりも大きい。同様に、重複照射領域1cの第1方向A1における幅E1は、タイバー部4bのうちの重複照射領域1cに接続している部分P2(図2,図3)の第1方向A1における幅d2(図2)よりも大きい。さらに、この幅E1あるいは幅E2を、第1溝部5aおよび第2溝部5bの溝幅W1(図2)と比較して同等又は大きくすれば、重複照射領域1cは、角部12tに対する遮光マスクとしてより確実に機能することができる。
(分割ラインDC1,DC2、角部12t)
詳細は後述するが、実施の形態の半導体装置の製造方法においてはさらに、切断工程が(図12参照)実施される。樹脂成形品11が、第1溝部5aおよび第2溝部5bの各々に沿って切断されることにより、個片化された単位樹脂成形品(半導体装置12)が形成される。
図4では、樹脂成形品11が第1溝部5aに沿って切断される際に、リードフレーム1のうちの切断される(除去される)領域を、分割ラインDC1を用いて表現している。樹脂成形品11が第2溝部5bに沿って切断される際に、リードフレーム1のうちの切断される(除去される)領域を、分割ラインDC2を用いて表現している。分割ラインDC1,DC2はいずれもリードフレーム1内で帯状に延在している。
切断工程では、たとえば幅W2(図12)を有するブレード13を用いてリードフレーム1および樹脂材9の全厚さ部分が切断される。ブレード13の幅W2(分割ラインDC1,DC2の幅と略同じ)は、第1溝部5aおよび第2溝部5bの溝幅W1(図2)よりも小さい値である。樹脂成形品11を切断することによって個片化された単位樹脂成形品(半導体装置12)が得られる。各々の単位樹脂成形品は、分割ラインDC1,DC2が交差する箇所に、角部12t(図4,図13参照)を有している。角部12tは、単位樹脂成形品(半導体装置12)において、相互に接する側面同士の間に形成される。
図4を参照して、本実施の形態のリードフレーム1においては、リードフレーム1の裏面1bに対して垂直な方向から裏面1bを視た場合に、重複照射領域1cが角部12t(角部12tとなるべき部分)に重なるように設けられている。リードフレーム1の重複照射領域1cは、裏面1b側からレーザ光L2,L3(図10)が照射された際に、リードフレーム1の表面1aの側に位置する樹脂材9のうち、角部12tに対応する位置にある樹脂材9の部分にレーザ光L2,L3が到達することを抑制する(詳細は後述する)。
[半導体装置の製造方法]
実施の形態における半導体装置の製造方法は、準備工程、成形工程、第1走査工程、第2走査工程、メッキ工程、および切断工程を含む。
(準備工程)
図5は、準備工程において準備されるリードフレーム1と複数の半導体チップ6とをリードフレーム1の表面1a側から視た様子を示す平面図である。図6は、図5中のVI-VI線に沿った矢視断面図であり、リードフレーム1のダイパッド2上に半導体チップ6がボンディングされた状態を示している。図5,図6に示すように、各半導体チップ6に設けられた複数の電極はボンディングワイヤ7を介してリード部3(厚肉部3a)に電気的に接続される。なお便宜上、図5にはボンディングワイヤ7を図示していない。
(成形工程)
図7は、成形工程が行なわれた状態を示す断面図である。成形工程においては、半導体チップ6がボンディングされた状態で、リードフレーム1及び半導体チップ6を樹脂材9により封止する。これにより樹脂成形品11が得られる。図6および図7に示すように、成形工程の前に、リードフレーム1の第1溝部5aおよび第2溝部5bの側に、保護フィルム8(例えばポリイミド樹脂テープ)を貼り付けて、保護フィルム8を貼り付けた上で樹脂封止を行なうとよい。
半導体装置の製造方法は、成形工程と次述する各走査工程との間に、樹脂成形品11におけるリードフレーム1の第1溝部5aおよび第2溝部5bとは反対側の表面9a(図7)に、レーザ光L1を照射することによるレーザマーキングを行なう工程をさらに含んでいてもよい。パルスレーザを用いて、走査光学系により走査することにより、型番やシリアルNoなどの任意の情報を印字可能である。
図8に示すように、次述する各走査工程を行なう前に保護フィルム8がリードフレーム1から剥がされる。保護フィルム8の除去により、リードフレーム1の第1溝部5aおよび第2溝部5b内に形成されている樹脂材9(9c)が露出する。なお、保護フィルム8は、図7を参照しながら説明したレーザマーキングを行なう工程の前に、リードフレーム1から剥がしてもよい。
(第1走査工程、第2走査工程)
図9,図10に示すように、第1走査工程においては、第1溝部5a内の樹脂材9(9c)にレーザ光L2を照射して第1溝部5a内の樹脂材9(9c)を除去する。レーザ光L2としては、パルスレーザとして、レーザ光発振装置にYAGレーザやYVO4レーザ又はこれらから発せられたレーザ光を第2高調波発生(SHG:Second Harmonic Generation)材料により波長変換するグリーンレーザを利用可能である。また、走査光学系により走査することにより、レーザ光L2の照射領域を変化させることができる。
樹脂材9(9c)の材質や樹脂材9(9b)のサイズ(第1溝部5aの溝幅W1等)に応じて、樹脂材9(9b)を効率よく除去できるように、レーザ光L2の波長、出力、レーザ径、照射時間などが最適化される。レーザ光L2の発振装置としては、レーザマーキング(図7)にて用いたものと同じものを利用してもよい。図10に示すように、同様に、第2走査工程においては、第2溝部5b内の樹脂材9にレーザ光L3を照射して第2溝部5b内の樹脂材9を除去する。
この際、本実施の形態のリードフレーム1においては、重複照射領域1c(より具体的には、重複照射領域1cの四つ角部分)が、最終製品としての半導体装置12の角部12t(角部12tとなるべき部分)に重なるように設けられている。重複照射領域1cは、4つの角部12tに対して遮光マスクとして機能する。リードフレーム1の重複照射領域1cは、裏面1b側からレーザ光L2,L3(図10)が照射された際に、リードフレーム1の表面1aの側に位置する樹脂材9のうち、角部12tに対応する位置にある樹脂材9の部分にレーザ光L2,L3が到達することを抑制する。
(メッキ工程)
図11に示すように、第1溝部5a(および図11に不図示の第2溝部5b)内の樹脂材を除去した後に、リードフレーム1にメッキ処理を行なう。リードフレーム1のダイパッド2、リードフレーム1のタイバー部4a(およびタイバー部4b)の表面、ならびに、第1溝部5a(および第2溝部5b)の表面に、メッキ層10が形成される。ここで、メッキ層10の材料としては、実装に用いられるはんだ材料に応じて、はんだ濡れ性が良好な材料を選定することができる。例えば、Sn(錫)系のはんだを用いる場合には、錫(Sn)、錫-銅合金(Sn-Cu)、錫-銀合金(Sn-Ag)、錫-ビスマス(Sn-Bi)などを用いることができ、リードフレーム1側の下地にNiを用いた積層体のメッキ層10とすることもできる。
メッキ工程においては、リードフレーム1に所定の洗浄処理を行なってからメッキ処理を行なうとよい。メッキ工程の前処理のリードフレーム1の表面処理として、洗浄処理に加え、酸化膜の除去、表面活性化などのための処理を行なってもよい。第1溝部5aおよび第2溝部5b内の樹脂材9はレーザ光の照射を受けて改質(例えば炭化)していることがあり、多少の樹脂材9が残存した場合であっても、改質した樹脂材9はメッキ処理を行なう前の洗浄処理等の表面処理によって第1溝部5aおよび第2溝部5b内から除去できる。
図7を参照しながら説明したレーザマーキングを行なう工程は、成形工程と走査工程との間に行なうことに代えてまたは加えて、上述の各走査工程と当該メッキ工程との間に行なってもよい。
(切断工程)
図12(および図4)に示すように、メッキ処理が行なわれたリードフレーム1を第1溝部5aおよび第2溝部5bに沿って切断する。この切断工程では、幅W2(図12)を有するブレード13を用いてリードフレーム1および樹脂材9の全厚さ部分を切断する。
切断工程の実施により、複数の単位樹脂成形品としての半導体装置12が得られる。図13に示すように、半導体装置12は、平面視した場合に製品の外方に向けて電気的接続用のリードが突出していないQFNタイプのノンリード型の製品である。なお、図13では、半導体装置12の角部に、重複照射領域1cの一部が残留している様子を示しているが、この重複照射領域1cの一部は除去されても良い。
図14に示すように、半導体装置12においては、各リード部3の側部(片部)に段差が形成されており、リード部3の側面3tにおいてはメッキ層10が形成されておらず元の金属が露出している。半導体装置12は例えば、樹脂材9の側を上にしてリード部3の側を下にして、プリント基板に実装される。プリント基板には、リード部3に対応する位置にランド14が形成されており、はんだ15を介してリード部3とランド14とが接続される。
(作用及び効果)
本実施の形態のリードフレーム1によれば、重複照射領域1cが、最終製品としての半導体装置12の角部12t(角部12tとなるべき部分)に重なるように設けられている。リードフレーム1の重複照射領域1cは、裏面1b側からレーザ光L2,L3(図10)が照射された際に、リードフレーム1の表面1aの側に位置する樹脂材9のうち、角部12tに対応する位置にある樹脂材9の部分にレーザ光L2,L3が到達することを抑制する。
したがって本実施の形態のリードフレーム1を採用することによって、リードフレーム1の第1溝部5aと第2溝部5bとが互いに交差している部分にレーザ光が重複して照射される場合であっても、最終製品としての半導体装置12の角部12tの品質の低下に繋がることを抑制可能となる。
また、本実施の形態のリードフレーム1においては、重複照射領域1cが、ダイパッド2および厚肉部3aよりも薄く形成されている。仮に、重複照射領域1cがダイパッド2と同じ厚みであった場合、たとえば切断工程において重複照射領域1cの幅よりも薄いブレード13で切断を行うため、個片化により得られた半導体装置12の角部12tに、重複照射領域1cの一部が上下方向に長く延びた突起状(柱状)に残留することとなる。これに対して、重複照射領域1cがダイパッド2および厚肉部3aよりも薄く形成されていることによって、重複照射領域1cの一部が上下方向に長く延びた突起状(柱状)に残留することを抑制することが可能になる。
[比較例]
図15は、比較例におけるリードフレーム1zの裏面1b側から見た構成を示す平面図であり、レーザ光の走査領域R1,R2と、分割ラインDC1,DC2とを表している。比較例のリードフレーム1zにおいても、重複照射領域1cが設けられている。しかしながら、リードフレーム1zの重複照射領域1cは、「十」の字形上(若しくは「X」の字形状)を有しており、かつ、最終製品としての半導体装置12の角部12t(角部12tとなるべき部分)に重なるように設けられてはいない。
リードフレーム1zの重複照射領域1cは、裏面1b側からレーザ光L2,L3(図10参照)が照射された際に、リードフレーム1zの表面1aの側に位置する樹脂材9のうち、角部12tに対応する位置にある樹脂材9の部分に、レーザ光L2,L3が到達することを抑制することができない。この構成では、レーザ光の重複照射の影響を受けて、角部12tが所望の状態に形成されにくくなったり、角部が破損しやすくなったりする可能性がある。
[変形例]
図16は、実施の形態の変形例におけるリードフレーム1mの裏面1b側から見た構成を示す平面図である。リードフレーム1mにおいては、重複照射領域1cが、全体として環形状を呈するように配置されており、当該環形状の内側には前記リードフレーム1が設けられていない。すなわち、重複照射領域1cは、空洞部分1hを取り囲むように、環形状を呈して中空状に形成されている。なお、リードフレーム1mの重複照射領域1cも、最終製品としての半導体装置12の角部12t(角部12tとなるべき部分)に重なるように設けられているという点は、本変形例と上述の実施の形態とで共通する。
空洞部分1hは、レーザ光の走査領域R1,R2(図4参照)に含まれており、レーザ光が重複して照射される。しかしながら、空洞部分1hは、ブレード13のフルカット処理によって除去される領域、すなわち最終製品としての半導体装置12に含まれない部分であるため、空洞部分1hへの重複照射による影響を受けない。ブレード13のフルカット処理の際、空洞部分1hにおいてリードフレーム1が存在していないためブレード13への負荷を低減することが可能となる。
以上、実施の形態について説明したが、上記の開示内容はすべての点で例示であって制限的なものではない。本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1,1m,1z リードフレーム、1a,9a 表面、1b 裏面、1c 重複照射領域、1h 空洞部分、2 ダイパッド、3 リード部、3a 厚肉部、3b 薄肉部、3t 側面、4a タイバー部(第1タイバー部)、4b タイバー部(第2タイバー部)、5a 第1溝部、5b 第2溝部、6 半導体チップ、7 ボンディングワイヤ、8 保護フィルム、9 樹脂材、10 メッキ層、11 樹脂成形品、12 半導体装置、12t 角部、13 ブレード、14 ランド、15 はんだ、A1 第1方向、A2 第2方向、DC1,DC2 分割ライン、E1,E2,W2,W5,d1,d2 幅、H 厚み方向、L1,L2,L3 レーザ光、P1,P2 部分、R1,R2 走査領域、W1 溝幅。

Claims (6)

  1. 半導体チップが搭載される表面と、前記表面の反対側の裏面とを有し、第1方向に沿って延びる第1溝部と、前記第1方向に交差する第2方向に沿って延びる第2溝部とが、互いに交差して前記裏面に形成された、リードフレームを準備する準備工程と、
    前記リードフレームと前記リードフレームに搭載された複数の半導体チップとを樹脂材によって封止することで樹脂成形品を形成する成形工程と、
    前記第1溝部上で前記第1方向に沿ってレーザ光を走査することにより、前記第1溝部内の前記樹脂材を除去する第1走査工程と、
    前記第2溝部上で前記第2方向に沿ってレーザ光を走査することにより、前記第2溝部内の前記樹脂材を除去する第2走査工程と、
    前記第1溝部および前記第2溝部の各々に沿って前記樹脂成形品を切断することにより、個片化された複数の単位樹脂成形品を形成する切断工程と、を含み、
    前記リードフレームの前記裏面に対して垂直な方向から前記裏面を視た場合、
    前記リードフレームの前記裏面は、前記第1走査工程の際に走査されるレーザ光と前記第2走査工程の際に走査されるレーザ光との両方が照射される、重複照射領域を有し、
    前記切断工程によって形成された複数のうちの少なくとも1つの前記単位樹脂成形品は、前記リードフレームの前記重複照射領域に重なるように位置する角部を有し、
    前記リードフレームの前記重複照射領域は、前記裏面側からレーザ光が照射された際に、前記リードフレームの前記表面の側に位置する前記樹脂材のうち、前記角部に対応する位置にある前記樹脂材の部分にレーザ光が到達することを抑制している、
    半導体装置の製造方法。
  2. 前記リードフレームの前記裏面に対して垂直な方向から前記裏面を視た場合、前記準備工程で準備される前記リードフレームは、
    前記第1方向に沿って延在し、前記裏面側に前記第1溝部が形成される第1タイバー部と、
    前記第2方向に沿って延在し、前記裏面側に前記第2溝部が形成される第2タイバー部と、を有し、
    前記重複照射領域は、前記第1タイバー部と前記第2タイバー部とが互いに交差している位置に設けられており、
    前記重複照射領域の前記第2方向における幅は、前記第1タイバー部のうちの前記重複照射領域に接続している部分の前記第2方向における幅よりも大きく、
    前記重複照射領域の前記第1方向における幅は、前記第2タイバー部のうちの前記重複照射領域に接続している部分の前記第1方向における幅よりも大きい、
    請求項1に記載の半導体装置の製造方法。
  3. 前記重複照射領域が、全体として環形状を呈するように配置されており、当該環形状の内側には前記リードフレームが設けられていない、
    請求項2に記載の半導体装置の製造方法。
  4. リードフレームであって、
    半導体チップが搭載される表面と、前記表面の反対側の裏面とを有し、第1方向に沿って延びる第1溝部と、前記第1方向に交差する第2方向に沿って延びる第2溝部とが、互いに交差して前記裏面に形成されており、
    前記リードフレームは、前記リードフレームに搭載された複数の半導体チップとともに樹脂材によって封止されることで樹脂成形品を構成し、
    前記第1溝部上で前記第1方向に沿ってレーザ光を走査することで前記第1溝部内の前記樹脂材が除去され、前記第2溝部上で前記第2方向に沿ってレーザ光を走査することで前記第2溝部内の前記樹脂材が除去され、前記第1溝部および前記第2溝部の各々に沿って前記樹脂成形品を切断することにより、個片化された複数の単位樹脂成形品が形成され、
    前記リードフレームの前記裏面に対して垂直な方向から前記裏面を視た場合、
    前記裏面は、前記第1溝部上で前記第1方向に沿ってレーザ光を走査することで前記第1溝部内の前記樹脂材を除去する時と、前記第2溝部上で前記第2方向に沿ってレーザ光を走査することで前記第2溝部内の前記樹脂材を除去する時との両方でレーザ光が照射される、重複照射領域を有し、
    前記単位樹脂成形品は、前記リードフレームの前記重複照射領域に重なるように位置する角部を有し、
    前記リードフレームの前記重複照射領域は、前記裏面側からレーザ光が照射された際に、前記リードフレームの前記表面の側に位置する前記樹脂材のうち、前記角部に対応する位置にある前記樹脂材の部分にレーザ光が到達することを抑制する、
    リードフレーム。
  5. 前記リードフレームの前記裏面に対して垂直な方向から前記裏面を視た場合、
    前記リードフレームは、
    前記第1方向に沿って延在し、前記裏面側に前記第1溝部が形成される第1タイバー部と、
    前記第2方向に沿って延在し、前記裏面側に前記第2溝部が形成される第2タイバー部と、を有し、
    前記重複照射領域は、前記第1タイバー部と前記第2タイバー部とが互いに交差している位置に設けられており、
    前記重複照射領域の前記第2方向における幅は、前記第1タイバー部のうちの前記重複照射領域に接続している部分の前記第2方向における幅よりも大きく、
    前記重複照射領域の前記第1方向における幅は、前記第2タイバー部のうちの前記重複照射領域に接続している部分の前記第1方向における幅よりも大きい、
    請求項4に記載のリードフレーム。
  6. 前記重複照射領域が、全体として環形状を呈するように配置されており、当該環形状の内側には前記リードフレームが設けられていない、
    請求項5に記載のリードフレーム。
JP2021146352A 2021-09-08 2021-09-08 半導体装置の製造方法およびリードフレーム Pending JP2023039266A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021146352A JP2023039266A (ja) 2021-09-08 2021-09-08 半導体装置の製造方法およびリードフレーム
KR1020247006772A KR20240036686A (ko) 2021-09-08 2022-06-14 반도체 장치의 제조 방법 및 리드 프레임
PCT/JP2022/023773 WO2023037682A1 (ja) 2021-09-08 2022-06-14 半導体装置の製造方法およびリードフレーム
CN202280059433.7A CN117897811A (zh) 2021-09-08 2022-06-14 半导体装置的制造方法以及引线框架
TW111128818A TWI802479B (zh) 2021-09-08 2022-08-01 半導體裝置的製造方法以及引線框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021146352A JP2023039266A (ja) 2021-09-08 2021-09-08 半導体装置の製造方法およびリードフレーム

Publications (1)

Publication Number Publication Date
JP2023039266A true JP2023039266A (ja) 2023-03-20

Family

ID=85506411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021146352A Pending JP2023039266A (ja) 2021-09-08 2021-09-08 半導体装置の製造方法およびリードフレーム

Country Status (5)

Country Link
JP (1) JP2023039266A (ja)
KR (1) KR20240036686A (ja)
CN (1) CN117897811A (ja)
TW (1) TWI802479B (ja)
WO (1) WO2023037682A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077278A (ja) 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5467506B2 (ja) * 2009-10-05 2014-04-09 大日本印刷株式会社 樹脂封止型半導体装置及びその製造方法
US20120126378A1 (en) * 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法
JP2014007287A (ja) * 2012-06-25 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法
US8841758B2 (en) * 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
JP2014187308A (ja) * 2013-03-25 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法
JP6827495B2 (ja) * 2019-05-16 2021-02-10 Towa株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI802479B (zh) 2023-05-11
KR20240036686A (ko) 2024-03-20
WO2023037682A1 (ja) 2023-03-16
TW202312403A (zh) 2023-03-16
CN117897811A (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
JP5689514B2 (ja) 半導体装置の製造方法
KR102452097B1 (ko) 리드 프레임 및 반도체 장치
US8026130B2 (en) Method for manufacturing a semiconductor integrated circuit device
KR102139034B1 (ko) 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
JP2008137016A (ja) 半導体装置の製造方法
KR102397616B1 (ko) 반도체 장치의 제조 방법
WO2023037682A1 (ja) 半導体装置の製造方法およびリードフレーム
WO2023047720A1 (ja) 半導体装置およびその製造方法
WO2023112395A1 (ja) レーザ加工装置、レーザ加工方法、および半導体装置の製造方法
JP2023008253A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
WO2023188587A1 (ja) 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置
TWI842386B (zh) 加工品的製造方法、半導體裝置的製造方法、及加工品的製造裝置
JPH04157761A (ja) タイバー切断方法
EP4376072A1 (en) Method of manufacturing semiconductor devices, corresponding semiconductor device, assembly and support substrate
JP2021118292A (ja) パッケージ基板の加工方法
JP2000286366A (ja) 半導体装置およびその製造方法
JP2023098764A (ja) パッケージ基板の加工方法
JP2002289757A (ja) 電子部品のリード切断方法
JP2011192820A (ja) モールドパッケージの製造方法及びモールドパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230926