CN117897811A - 半导体装置的制造方法以及引线框架 - Google Patents

半导体装置的制造方法以及引线框架 Download PDF

Info

Publication number
CN117897811A
CN117897811A CN202280059433.7A CN202280059433A CN117897811A CN 117897811 A CN117897811 A CN 117897811A CN 202280059433 A CN202280059433 A CN 202280059433A CN 117897811 A CN117897811 A CN 117897811A
Authority
CN
China
Prior art keywords
lead frame
laser light
groove portion
back surface
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280059433.7A
Other languages
English (en)
Inventor
花坂周邦
藤原直己
高森雄大
中村圭一
石桥干司
礒野早织
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Towa Corp
Original Assignee
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Towa Corp filed Critical Towa Corp
Publication of CN117897811A publication Critical patent/CN117897811A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
    • H01L2924/401LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

引线框架(1)的背面(1b)具有受到在第一扫描工序时扫描的激光光(L2)与在第二扫描工序时扫描的激光光(L3)两者照射的、重复照射区域(1c),通过切断工序所形成的单位树脂成形品(12)具有以重叠于引线框架(1)的重复照射区域(1c)的方式所处的角部(12t),重复照射区域(1c)在自背面(1b)侧经激光光(L2)照射时,抑制激光光(L2)到达位于引线框架(1)的表面(1a)之侧的树脂材料(9)中的、位于与角部(12t)对应的位置的树脂材料(9)的部分。

Description

半导体装置的制造方法以及引线框架
技术领域
本说明书涉及一种半导体装置的制造方法以及引线框架。
背景技术
如下述专利文献1所公开,已知有四方无引线扁平封装(Quad Flat Non-leadedPackage,QFN)型等所谓无引线型的半导体装置。专利文献1所公开的半导体装置中,在引线框架的引线部中,在与芯片搭载面侧为相反侧的部分,形成有凹状部。专利文献1(段落[0063])中描述,通过向凹状部照射激光光,从而可将填充于凹状部的密封树脂去除。
现有技术文献
专利文献
专利文献1:日本专利特开2011-077278号公报
发明内容
发明所要解决的问题
在引线框架,相互交叉地设有沿着第一方向延伸的第一槽部、与沿着和第一方向交叉(例如正交)的第二方向延伸的第二槽部。进而,为了将第一槽部内的树脂材料去除,沿着第一槽部在第一方向扫描激光光,为了将第二槽部内的树脂材料去除,沿着第二槽部在第二方向扫描激光光。
在将第一槽部内的树脂材料及第二槽部内的树脂材料去除时,不对激光光的照射动作进行特殊的控制的情形时,会对第一槽部与第二槽部相互交叉的部分重复照射激光光。在第一槽部与第二槽部相互交叉的部分的位置对应于作为最终制品的半导体装置的角部的情形时,有可能受到激光光的重复照射的影响而难以将角部形成为所需的状态,或角部容易破损。
本说明书的目的在于公开一种半导体装置的制造方法以及引线框架,即便在向引线框架的第一槽部与第二槽部相互交叉的部分重复照射激光光的情形时,也可抑制导致作为最终制品的半导体装置的角部的品质降低。
解决问题的技术手段
基于本公开的半导体装置的制造方法包括:准备工序,准备引线框架,所述引线框架具有搭载有半导体芯片的表面、及所述表面的相反侧的背面,沿着第一方向延伸的第一槽部、与沿着和所述第一方向交叉的第二方向延伸的第二槽部相互交叉地形成于所述背面;成形工序,通过利用树脂材料将所述引线框架及搭载于所述引线框架的多个半导体芯片密封,从而形成树脂成形品;第一扫描工序,通过在所述第一槽部上沿着所述第一方向扫描激光光,从而将所述第一槽部内的所述树脂材料去除;第二扫描工序,通过在所述第二槽部上沿着所述第二方向扫描激光光,从而将所述第二槽部内的所述树脂材料去除;以及切断工序,通过沿着所述第一槽部及所述第二槽部各自将所述树脂成形品切断,从而形成经单片化的多个单位树脂成形品,且在自相对于所述引线框架的所述背面垂直的方向观看所述背面的情形时,所述引线框架的所述背面具有:重复照射区域,受到在所述第一扫描工序时扫描的激光光与在所述第二扫描工序时扫描的激光光两者照射,通过所述切断工序所形成的多个中的至少一个所述单位树脂成形品具有以重叠于所述引线框架的所述重复照射区域的方式所处的角部,所述引线框架的所述重复照射区域在自所述背面侧经激光光照射时,抑制激光光到达位于所述引线框架的所述表面之侧的所述树脂材料中的位于与所述角部对应的位置的所述树脂材料的部分。
基于本公开的引线框架具有搭载有半导体芯片的表面、及所述表面的相反侧的背面,沿着第一方向延伸的第一槽部、与沿着和所述第一方向交叉的第二方向延伸的第二槽部相互交叉地形成于所述背面,所述引线框架通过与搭载于所述引线框架的多个半导体芯片一起由树脂材料密封从而构成树脂成形品,通过在所述第一槽部上沿着所述第一方向扫描激光光从而将所述第一槽部内的所述树脂材料去除,通过在所述第二槽部上沿着所述第二方向扫描激光光从而将所述第二槽部内的所述树脂材料去除,通过沿着所述第一槽部及所述第二槽部各自将所述树脂成形品切断,从而形成经单片化的多个单位树脂成形品,且在自相对于所述引线框架的所述背面垂直的方向观看所述背面的情形时,所述背面具有:重复照射区域,在通过在所述第一槽部上沿着所述第一方向扫描激光光从而将所述第一槽部内的所述树脂材料去除时、与通过在所述第二槽部上沿着所述第二方向扫描激光光从而将所述第二槽部内的所述树脂材料去除时两者,受到激光光照射,所述单位树脂成形品具有以重叠于所述引线框架的所述重复照射区域的方式所处的角部,所述引线框架的所述重复照射区域在自所述背面侧经激光光照射时,抑制激光光到达位于所述引线框架的所述表面之侧的所述树脂材料中的、位于与所述角部对应的位置的所述树脂材料的部分。
发明的效果
根据所述结构,可获得一种半导体装置的制造方法以及引线框架,即便在向引线框架的第一槽部与第二槽部相互交叉的部分重复照射激光光的情形时,也可抑制导致作为最终制品的半导体装置的角部的品质降低。
附图说明
[图1]为表示实施方式的引线框架1的自背面1b侧观看的结构的平面图。
[图2]为将图1中的II线所包围的区域放大表示的平面图。
[图3]为表示实施方式的引线框架1的自背面1b侧观看的结构的立体图。
[图4]为表示实施方式的引线框架1的自背面1b侧观看的结构的平面图,表示激光光的扫描区域R1、扫描区域R2及分割线DC1、分割线DC2。
[图5]为关于实施方式的半导体装置的制造方法,表示自引线框架1的表面1a侧观看准备工序中准备的引线框架1及多个半导体芯片6的状况的平面图。
[图6]为沿着图5中的VI-VI线的箭视剖面图,表示在引线框架1的晶粒垫2上接合有半导体芯片6的状态。
[图7]为关于实施方式的半导体装置的制造方法,表示进行了成形工序的状态的剖面图。
[图8]为关于实施方式的半导体装置的制造方法,表示在进行扫描激光光的工序(第一扫描工序)之前去除了保护膜的状态的剖面图。
[图9]为关于实施方式的半导体装置的制造方法,表示进行第一扫描工序的状况的剖面图。
[图10]为关于实施方式的半导体装置的制造方法,用以说明进行第一扫描工序及第二扫描工序的状况的立体图。
[图11]为关于实施方式的半导体装置的制造方法,表示进行镀敷工序后的状况的剖面图。
[图12]为关于实施方式的半导体装置的制造方法,表示进行切断工序的状况的剖面图。
[图13]为表示通过实施方式的制造方法所得的半导体装置(半导体装置12)的立体图。
[图14]为表示通过实施方式的制造方法所得的半导体装置经封装的状况的剖面图。
[图15]为比较例的引线框架1z的自背面1b侧观看的结构的平面图,表示激光光的扫描区域R1、扫描区域R2及分割线DC1、分割线DC2。
[图16]为表示实施方式的变形例的引线框架1m的自背面1b侧观看的结构的平面图。
具体实施方式
以下,一方面参照附图一方面对实施方式进行说明。以下的说明中,有时对相同的零件及相应零件标注相同的参照编号,不反复进行重复的说明。以下,首先对实施方式的引线框架1的结构进行说明,然后对实施方式的半导体装置的制造方法进行说明。
[引线框架1]
图1为表示引线框架1的自背面1b侧观看的结构的平面图,图2为将图1中的II线所包围的区域放大表示的平面图。图3为表示引线框架1的自背面1b侧观看的结构的立体图。
图1、图2并非表示引线框架1的剖面结构,但为了方便图示,对构成引线框架1的部分赋予有沿倾斜方向延伸的阴影线。此处使用两种阴影线,其差异将在后述。在图1~图3中,图示有第一方向A1、和第一方向A1交叉(此处,作为一例为正交)的第二方向A2、及和这些两方向交叉(此处,作为一例为正交)的厚度方向H,以下的说明中适当参照这些方向。
如图1~图3所示,引线框架1具有沿着第一方向A1及第二方向A2两者延伸的、大致板状的形状。引线框架1具有位于搭载有半导体芯片6(图5、图6)之侧的表面1a、及位于表面1a的相反侧的背面1b,包含铜等金属。引线框架1包含多个晶粒垫2、多个引线部3、多个系杆部4a(第一系杆部)及多个系杆部4b(第二系杆部)。
(晶粒垫2、引线部3、系杆部4a、系杆部4b)
多个晶粒垫2在第一方向A1及第二方向A2两者空开间隔地排列。晶粒垫2为在晶粒垫2的表面1a上搭载半导体芯片6的部位(参照图6)。如图1所示,在多个晶粒垫2各自的周围(四方),以矩形状并排配置有多个引线部3。多个引线部3各自具有厚壁部3a及薄壁部3b(图2、图3)。
以包围多个晶粒垫2的各晶粒垫2的方式,以格子状配置有多个系杆部4a、4b。系杆部4a相对于第一方向A1平行地延伸,系杆部4b相对于第二方向A2平行地延伸。在沿着第一方向A1并排的多个引线部3中,各自的厚壁部3a经由薄壁部3b连结于系杆部4a。在沿着第二方向A2并排的多个引线部3中,各自的厚壁部3a经由薄壁部3b连结于系杆部4b。
在厚度方向H上,晶粒垫2及厚壁部3a较薄壁部3b更厚。对于晶粒垫2及厚壁部3a,赋予有自图1、图2的纸面右上侧向左下侧延伸的阴影线。对于薄壁部3b,赋予有自图1、图2的纸面左上侧向右下侧延伸的阴影线。此处,引线部3的薄壁部3b及系杆部4a、系杆部4b具有相同厚度,对于引线部3的薄壁部3b及系杆部4a、系杆部4b,赋予有自图1、图2的纸面左上侧向右下侧延伸的阴影线。
(第一槽部5a、第二槽部5b)
参照图2,此处将相对于引线框架1的背面1b正交的方向(相当于厚度方向H)的位置定义为“高度位置”。系杆部4a、系杆部4b的背面1b的高度位置与引线部3的薄壁部3b的背面1b的高度位置相同。另一方面,相较于系杆部4a、系杆部4b的背面1b的高度位置及引线部3的薄壁部3b的背面1b的高度位置,引线部3的厚壁部3a的背面1b的高度位置更高。
即,系杆部4a、系杆部4b的背面1b及引线部3的薄壁部3b的背面1b呈相对于引线部3的厚壁部3a的背面1b凹陷的形状,通过所述结构,在引线框架1中,在系杆部4a的背面1b侧形成有沿着第一方向A1延伸的第一槽部5a,在系杆部4b的背面1b侧形成有沿着第二方向A2延伸的第二槽部5b。第一槽部5a与第二槽部5b相互交叉,第一槽部5a与第二槽部5b形成于引线框架1的与搭载有半导体芯片6之侧为相反侧的面、即背面1b。
第一槽部5a及第二槽部5b并未将引线框架1沿厚度方向H方向贯通,例如具有引线框架1的厚度的一半的槽深,可通过将引线框架1加以蚀刻(干式蚀刻)而形成。第一槽部5a及第二槽部5b具有槽宽W1(图2)。槽宽W1例如为0.40mm~0.50mm。第一槽部5a的槽宽W1与第二槽部5b的槽宽W1可相同,也可互不相同。关于槽宽W1及槽深,只要考虑到确保在后续工序中不产生变形等不良状况的程度的强度,可在后续工序中进行良好的外观检查,以及考虑作为成品的半导体装置的良好的封装强度等而设定即可。
(扫描区域R1、扫描区域R2、重复照射区域1c)
图4为表示引线框架1的自背面1b侧观看的结构的平面图,表示激光光的扫描区域R1、扫描区域R2及分割线DC1、分割线DC2。如图2及图4所示,引线框架1具有重复照射区域1c。
虽然详细情况将在后述,但实施方式的半导体装置的制造方法中,实施成形工序、第一扫描工序及第二扫描工序。在成形工序中,利用树脂材料9(参照图6、图7)将引线框架1及搭载于引线框架1的多个半导体芯片6密封,由此形成树脂成形品11。
第一扫描工序中(参照图4、图9、图10),在树脂成形品11的第一槽部5a上沿着第一方向A1扫描激光光L2(图10),由此将第一槽部5a内的树脂材料9去除。在将引线框架1的背面1b中的、在第一扫描工序中受到激光光L2照射的区域设为扫描区域R1(图4)的情形时,扫描区域R1如图4所示,沿着第一方向A1以带状延伸。为了方便图示,图4中赋予自图4的纸面右上侧向左下侧延伸的阴影线来表现扫描区域R1。扫描区域R1具有与第一槽部5a的槽宽W1(图2)对应的宽度W5。
在第二扫描工序中,也同样地(参照图4、图10),在树脂成形品11的第二槽部5b上沿着第二方向A2扫描激光光L3(图10),由此将第二槽部5b内的树脂材料9去除。在将引线框架1的背面1b中的、在第二扫描工序中受到激光光L3照射的区域设为扫描区域R2(图4)的情形时,扫描区域R2如图4所示,沿着第二方向A2以带状延伸。为了方便图示,在图4中,赋予自图4的纸面左上侧向右下侧延伸的阴影线来表现扫描区域R2。扫描区域R2具有与第二槽部5b的槽宽W1(图2)对应的宽度W5。
所谓重复照射区域1c,为如下那样定义的区域。即,在自相对于引线框架1的背面1b垂直的方向观看背面1b的情形时,引线框架1的背面1b中,受到在第一扫描工序时扫描的激光光L2(图10)与在第二扫描工序时扫描的激光光L3(图10)两者照射的区域为重复照射区域1c。换言之,引线框架1中的扫描区域R1、扫描区域R2重叠的区域为重复照射区域1c。此处,重复照射区域1c(参照图2、图4)设于系杆部4a与系杆部4b相互交叉的位置。
如图2所示,此处重复照射区域1c具有四方形的形状。重复照射区域1c的第二方向A2上的宽度E2较系杆部4a中的连接于重复照射区域1c的部分P1(图2、图3)的第二方向A2上的宽度d1(图2)更大。同样地,重复照射区域1c的第一方向A1上的宽度E1较系杆部4b中的连接于重复照射区域1c的部分P2(图2、图3)的第一方向A1上的宽度d2(图2)更大。进而,若使所述宽度E1或宽度E2与第一槽部5a及第二槽部5b的槽宽W1(图2)相比较为同等或更大,则重复照射区域1c可作为对角部12t的遮光罩而更可靠地发挥功能。
(分割线DC1、分割线DC2、角部12t)
虽然详细情况将在后述,但实施方式的半导体装置的制造方法中,进而实施切断工序(参照图12)。通过将树脂成形品11沿着第一槽部5a及第二槽部5b各自切断,从而形成经单片化的单位树脂成形品(半导体装置12)。
图4中,使用分割线DC1来表现在将树脂成形品11沿着第一槽部5a切断时引线框架1中的被切断(被去除)的区域。使用分割线DC2来表现在将树脂成形品11沿着第二槽部5b切断时引线框架1中的被切断(被去除)的区域。分割线DC1、分割线DC2均在引线框架1内以带状延伸。
切断工序中,例如使用具有宽度W2(图12)的刀片13将引线框架1及树脂材料9的全厚部分切断。刀片13的宽度W2(与分割线DC1、分割线DC2的宽度大致相同)为较第一槽部5a及第二槽部5b的槽宽W1(图2)更小的值。通过将树脂成形品11切断,从而获得经单片化的单位树脂成形品(半导体装置12)。各单位树脂成形品在分割线DC1、分割线DC2交叉的部位,具有角部12t(参照图4、图13)。角部12t形成于单位树脂成形品(半导体装置12)中相互接触的侧面彼此之间。
参照图4,在本实施方式的引线框架1中,在自相对于引线框架1的背面1b垂直的方向观看背面1b的情形时,以重复照射区域1c重叠于角部12t(应成为角部12t的部分)的方式设置。引线框架1的重复照射区域1c在自背面1b侧经激光光L2、激光光L3(图10)照射时,抑制激光光L2、激光光L3到达位于引线框架1的表面1a之侧的树脂材料9中的位于与角部12t对应的位置的树脂材料9的部分(详细情况将在后述)。
[半导体装置的制造方法]
实施方式的半导体装置的制造方法包括准备工序、成形工序、第一扫描工序、第二扫描工序、镀敷工序及切断工序。
(准备工序)
图5为表示自引线框架1的表面1a侧观看准备工序中准备的引线框架1及多个半导体芯片6的状况的平面图。图6为沿着图5中的VI-VI线的箭视剖面图,表示在引线框架1的晶粒垫2上接合有半导体芯片6的状态。如图5、图6所示,设于各半导体芯片6的多个电极经由接合线7电性连接于引线部3(厚壁部3a)。此外,为方便起见,在图5中未图示接合线7。
(成形工序)
图7为表示进行了成形工序的状态的剖面图。在成形工序中,在接合有半导体芯片6的状态下,利用树脂材料9将引线框架1及半导体芯片6密封。由此可获得树脂成形品11。如图6及图7所示,可在成形工序之前,在引线框架1的第一槽部5a及第二槽部5b之侧贴附保护膜8(例如聚酰亚胺树脂带),贴附保护膜8后进行树脂密封。
半导体装置的制造方法也可在成形工序与下文将述的各扫描工序之间,还包含下述工序,即:在树脂成形品11的与引线框架1的第一槽部5a及第二槽部5b为相反侧的表面9a(图7),进行通过照射激光光L1而进行的激光打标。通过使用脉波激光利用扫描光学系统进行扫描,从而可进行型号或序列号(serial number)等任意信息的印字。
如图8所示,在进行下文所述的各扫描工序之前自引线框架1剥下保护膜8。通过去除保护膜8,从而形成于引线框架1的第一槽部5a及第二槽部5b内的树脂材料9(9c)露出。此外,保护膜8也可在进行一方面参照图7一方面说明的激光打标的工序之前,自引线框架1剥下。
(第一扫描工序、第二扫描工序)
如图9、图10所示,在第一扫描工序中,向第一槽部5a内的树脂材料9(9c)照射激光光L2而将第一槽部5a内的树脂材料9(9c)去除。作为激光光L2,能以脉波激光的形式利用下述激光,即:在激光光激振装置中通过二次谐波产生(Second Harmonic Generation,SHG)材料将钇铝石榴石(Yttrium-Aluminum Garnet,YAG)激光或YVO4激光或自这些激光发出的激光光进行波长变换的绿色激光。而且,通过利用扫描光学系统进行扫描,从而可使激光光L2的照射区域变化。
根据树脂材料9(9c)的材质或树脂材料9(9b)的尺寸(第一槽部5a的槽宽W1等),以可将树脂材料9(9b)高效率地去除的方式,使激光光L2的波长、输出、激光径、照射时间等最适化。作为激光光L2的激振装置,也可利用与激光打标(图7)所用的装置相同的装置。如图10所示,同样地,在第二扫描工序中,向第二槽部5b内的树脂材料9照射激光光L3而将第二槽部5b内的树脂材料9去除。
此时,本实施方式的引线框架1中,重复照射区域1c(更具体而言为重复照射区域1c的四个角部分)是以重叠于作为最终制品的半导体装置12的角部12t(应成为角部12t的部分)的方式设置。重复照射区域1c作为对四个角部12t的遮光罩发挥功能。引线框架1的重复照射区域1c在自背面1b侧经激光光L2、激光光L3(图10)照射时,抑制激光光L2、激光光L3到达位于引线框架1的表面1a之侧的树脂材料9中的、位于与角部12t对应的位置的树脂材料9的部分。
(镀敷工序)
如图11所示,将第一槽部5a(及图11中未图示的第二槽部5b)内的树脂材料去除后,对引线框架1进行镀敷处理。在引线框架1的晶粒垫2、引线框架1的系杆部4a(及系杆部4b)的表面、以及第一槽部5a(及第二槽部5b)的表面,形成镀敷层10。此处,作为镀敷层10的材料,可根据用于封装的焊料材料而选定焊料濡湿性良好的材料。例如在使用Sn(锡)系的焊料的情形时,可使用锡(Sn)、锡-铜合金(Sn-Cu)、锡-银合金(Sn-Ag)、锡-铋(Sn-Bi)等,也可设为对引线框架1侧的基底使用Ni的层叠体的镀敷层10。
在镀敷工序中,可对引线框架1进行既定的清洗处理后进行镀敷处理。作为镀敷工序的前处理的引线框架1的表面处理,除了清洗处理以外,也可进行用于氧化膜的去除、表面活化等的处理。第一槽部5a及第二槽部5b内的树脂材料9有时受到激光光的照射而改质(例如碳化),即便在稍许的树脂材料9残存的情形时,经改质的树脂材料9也可通过进行镀敷处理之前的清洗处理等表面处理而自第一槽部5a及第二槽部5b内去除。
一方面参照图7一方面说明的进行激光打标的工序也可代替在成形工序与扫描工序之间进行或除此以外,在所述各扫描工序与所述镀敷工序之间进行。
(切断工序)
如图12(及图4)所示,将进行了镀敷处理的引线框架1沿着第一槽部5a及第二槽部5b切断。所述切断工序中,使用具有宽度W2(图12)的刀片13将引线框架1及树脂材料9的全厚部分切断。
通过实施切断工序,从而获得多个作为单位树脂成形品的半导体装置12。如图13所示,半导体装置12为在平面视的情形时电性连接用的引线不向制品的外方突出的、QFN型的无引线型的制品。此外,图13中表示在半导体装置12的角部残留重复照射区域1c的一部分的状况,但所述重复照射区域1c的一部分也可去除。
如图14所示,在半导体装置12中,在各引线部3的侧部(单侧部)形成有阶差,在引线部3的侧面3t中未形成有镀敷层10而使原本的金属露出。半导体装置12例如是以树脂材料9之侧为上且以引线部3之侧为下而封装于印刷基板。在印刷基板,在与引线部3对应的位置形成有焊盘(land)14,经由焊料15将引线部3与焊盘14连接。
(作用及效果)
根据本实施方式的引线框架1,重复照射区域1c是以重叠于作为最终制品的半导体装置12的角部12t(应成为角部12t的部分)的方式设置。引线框架1的重复照射区域1c在自背面1b侧经激光光L2、激光光L3(图10)照射时,抑制激光光L2、激光光L3到达位于引线框架1的表面1a之侧的树脂材料9中的位于与角部12t对应的位置的树脂材料9的部分。
因此,通过采用本实施方式的引线框架1,即便在向引线框架1的第一槽部5a与第二槽部5b相互交叉的部分重复照射激光光的情形时,也可抑制导致作为最终制品的半导体装置12的角部12t的品质降低。
而且,在本实施方式的引线框架1中,重复照射区域1c形成得较晶粒垫2及厚壁部3a更薄。假设在重复照射区域1c为与晶粒垫2相同的厚度的情形时,例如在切断工序中利用较重复照射区域1c的宽度更薄的刀片13进行切断,故而在通过单片化所得的半导体装置12的角部12t,重复照射区域1c的一部分以在上下方向长长地延伸的突起状(柱状)残留。相对于此,通过将重复照射区域1c形成得较晶粒垫2及厚壁部3a更薄,从而可抑制重复照射区域1c的一部分以在上下方向长长地延伸的突起状(柱状)残留。
[比较例]
图15为表示比较例的引线框架1z的自背面1b侧观看的结构的平面图,表示激光光的扫描区域R1、扫描区域R2及分割线DC1、分割线DC2。在比较例的引线框架1z中,也设有重复照射区域1c。然而,引线框架1z的重复照射区域1c具有“十”的字形上(或“X”的字形状),且未以重叠于作为最终制品的半导体装置12的角部12t(应成为角部12t的部分)的方式设置。
引线框架1z的重复照射区域1c在自背面1b侧经激光光L2、激光光L3(参照图10)照射时,无法抑制激光光L2、激光光L3到达位于引线框架1z的表面1a之侧的树脂材料9中的位于与角部12t对应的位置的树脂材料9的部分。所述结构中,有可能受到激光光的重复照射的影响而难以将角部12t形成为所需的状态,或角部容易破损。
[变形例]
图16为表示实施方式的变形例的引线框架1m的自背面1b侧观看的结构的平面图。引线框架1m中,重复照射区域1c以总体呈环形状的方式配置,在所述环形状的内侧未设有所述引线框架1。即,重复照射区域1c以包围空洞部分1h的方式呈环形状而形成为中空状。此外,引线框架1m的重复照射区域1c也以重叠于作为最终制品的半导体装置12的角部12t(应成为角部12t的部分)的方式设置,所述方面在本变形例与所述实施方式中共同。
空洞部分1h包含于激光光的扫描区域R1、扫描区域R2(参照图4),受到激光光重复照射。然而,空洞部分1h为通过刀片13的全切处理而去除的区域,即不包含于作为最终制品的半导体装置12的部分,故而不受对空洞部分1h的重复照射所致的影响。在刀片13的全切处理时,空洞部分1h中不存在引线框架1,故而可降低对刀片13的负荷。
以上,对实施方式进行了说明,但所述公开内容在所有方面为例示而非限制性。本发明的技术范围是由权利要求书所示,意指包含与权利要求书均等的含意及范围内的所有变更。
符号的说明
1、1m、1z引线框架
1a、9a表面
1b 背面
1c 重复照射区域
1h 空洞部分
2 晶粒垫
3 引线部
3a 厚壁部
3b 薄壁部
3t 侧面
4a系杆部(第一系杆部)
4b系杆部(第二系杆部)
5a 第一槽部
5b 第二槽部
6 半导体芯片
7 接合线
8 保护膜
9 树脂材料
10 镀敷层
11 树脂成形品
12 半导体装置
12t 角部
13 刀片
14 焊盘
15 焊料
A1 第一方向
A2 第二方向
DC1、DC2分割线
E1、E2、W2、W5、d1、d2宽度
H厚度方向
L1、L2、L3激光光
P1、P2部分
R1、R2扫描区域
W1槽宽。

Claims (6)

1.一种半导体装置的制造方法,包括:
准备工序,准备引线框架,所述引线框架具有搭载有半导体芯片的表面、及所述表面的相反侧的背面,沿着第一方向延伸的第一槽部、与沿着和所述第一方向交叉的第二方向延伸的第二槽部相互交叉地形成于所述背面;
成形工序,通过利用树脂材料将所述引线框架及搭载于所述引线框架的多个半导体芯片密封,从而形成树脂成形品;
第一扫描工序,通过在所述第一槽部上沿着所述第一方向扫描激光光,从而将所述第一槽部内的所述树脂材料去除;
第二扫描工序,通过在所述第二槽部上沿着所述第二方向扫描激光光,从而将所述第二槽部内的所述树脂材料去除;以及
切断工序,通过沿着所述第一槽部及所述第二槽部各自将所述树脂成形品切断,从而形成经单片化的多个单位树脂成形品,且
在自相对于所述引线框架的所述背面垂直的方向观看所述背面的情形时,
所述引线框架的所述背面具有:重复照射区域,受到在所述第一扫描工序时扫描的激光光与在所述第二扫描工序时扫描的激光光两者照射,
通过所述切断工序所形成的多个中的至少一个所述单位树脂成形品具有以重叠于所述引线框架的所述重复照射区域的方式所处的角部,
所述引线框架的所述重复照射区域在自所述背面侧经激光光照射时,抑制激光光到达位于所述引线框架的所述表面之侧的所述树脂材料中的位于与所述角部对应的位置的所述树脂材料的部分。
2.根据权利要求1所述的半导体装置的制造方法,其中,
在自相对于所述引线框架的所述背面垂直的方向观看所述背面的情形时,所述准备工序中准备的所述引线框架具有:
第一系杆部,沿着所述第一方向延伸,在所述背面侧形成有所述第一槽部;以及
第二系杆部,沿着所述第二方向延伸,在所述背面侧形成有所述第二槽部,
所述重复照射区域设于所述第一系杆部与所述第二系杆部相互交叉的位置,
所述重复照射区域的所述第二方向上的宽度较所述第一系杆部中的连接于所述重复照射区域的部分的所述第二方向上的宽度更大,
所述重复照射区域的所述第一方向上的宽度较所述第二系杆部中的连接于所述重复照射区域的部分的所述第一方向上的宽度更大。
3.根据权利要求2所述的半导体装置的制造方法,其中,
所述重复照射区域以总体呈环形状的方式配置,在所述环形状的内侧未设有所述引线框架。
4.一种引线框架,具有搭载有半导体芯片的表面、及所述表面的相反侧的背面,且沿着第一方向延伸的第一槽部、与沿着和所述第一方向交叉的第二方向延伸的第二槽部相互交叉地形成于所述背面,
所述引线框架通过与搭载于所述引线框架的多个半导体芯片一起由树脂材料密封,从而构成树脂成形品,
通过在所述第一槽部上沿着所述第一方向扫描激光光而将所述第一槽部内的所述树脂材料去除,通过在所述第二槽部上沿着所述第二方向扫描激光光而将所述第二槽部内的所述树脂材料去除,通过沿着所述第一槽部及所述第二槽部各自将所述树脂成形品切断,从而形成经单片化的多个单位树脂成形品,且
在自相对于所述引线框架的所述背面垂直的方向观看所述背面的情形时,
所述背面具有:重复照射区域,在通过在所述第一槽部上沿着所述第一方向扫描激光光而将所述第一槽部内的所述树脂材料去除时、与通过在所述第二槽部上沿着所述第二方向扫描激光光而将所述第二槽部内的所述树脂材料去除时两者,受到激光光照射,
所述单位树脂成形品具有以重叠于所述引线框架的所述重复照射区域的方式所处的角部,
所述引线框架的所述重复照射区域在自所述背面侧经激光光照射时,抑制激光光到达位于所述引线框架的所述表面之侧的所述树脂材料中的位于与所述角部对应的位置的所述树脂材料的部分。
5.根据权利要求4所述的引线框架,其中,
在自相对于所述引线框架的所述背面垂直的方向观看所述背面的情形时,
所述引线框架具有:
第一系杆部,沿着所述第一方向延伸,在所述背面侧形成有所述第一槽部;以及
第二系杆部,沿着所述第二方向延伸,在所述背面侧形成有所述第二槽部,
所述重复照射区域设于所述第一系杆部与所述第二系杆部相互交叉的位置,
所述重复照射区域的所述第二方向上的宽度较所述第一系杆部中的连接于所述重复照射区域的部分的所述第二方向上的宽度更大,
所述重复照射区域的所述第一方向上的宽度较所述第二系杆部中的连接于所述重复照射区域的部分的所述第一方向上的宽度更大。
6.根据权利要求5所述的引线框架,其中,
所述重复照射区域以总体呈环形状的方式配置,在所述环形状的内侧未设有所述引线框架。
CN202280059433.7A 2021-09-08 2022-06-14 半导体装置的制造方法以及引线框架 Pending CN117897811A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021146352A JP2023039266A (ja) 2021-09-08 2021-09-08 半導体装置の製造方法およびリードフレーム
JP2021-146352 2021-09-08
PCT/JP2022/023773 WO2023037682A1 (ja) 2021-09-08 2022-06-14 半導体装置の製造方法およびリードフレーム

Publications (1)

Publication Number Publication Date
CN117897811A true CN117897811A (zh) 2024-04-16

Family

ID=85506411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280059433.7A Pending CN117897811A (zh) 2021-09-08 2022-06-14 半导体装置的制造方法以及引线框架

Country Status (5)

Country Link
JP (1) JP2023039266A (zh)
KR (1) KR20240036686A (zh)
CN (1) CN117897811A (zh)
TW (1) TWI802479B (zh)
WO (1) WO2023037682A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077278A (ja) 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5467506B2 (ja) * 2009-10-05 2014-04-09 大日本印刷株式会社 樹脂封止型半導体装置及びその製造方法
US20120126378A1 (en) * 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法
JP2014007287A (ja) * 2012-06-25 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法
US8841758B2 (en) * 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
JP2014187308A (ja) * 2013-03-25 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法
JP6827495B2 (ja) * 2019-05-16 2021-02-10 Towa株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI802479B (zh) 2023-05-11
JP2023039266A (ja) 2023-03-20
TW202312403A (zh) 2023-03-16
WO2023037682A1 (ja) 2023-03-16
KR20240036686A (ko) 2024-03-20

Similar Documents

Publication Publication Date Title
JP5419235B2 (ja) 半導体装置の製造方法
US6670220B2 (en) Semiconductor device and manufacture method of that
US8026130B2 (en) Method for manufacturing a semiconductor integrated circuit device
KR102452097B1 (ko) 리드 프레임 및 반도체 장치
JP2008137016A (ja) 半導体装置の製造方法
US11393699B2 (en) Packaging process for plating with selective molding
CN110010580A (zh) 半导体装置及其制造方法
KR102397616B1 (ko) 반도체 장치의 제조 방법
JP2019197796A (ja) 半導体装置の製造方法
CN117897811A (zh) 半导体装置的制造方法以及引线框架
KR20220120444A (ko) 전도성 막을 사용한 측벽 도금을 위한 패키징 프로세스
CN117981079A (zh) 半导体装置以及其制造方法
WO2023188587A1 (ja) 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置
JP2011096892A (ja) 半導体装置の製造方法
JP5534559B2 (ja) モールドパッケージの製造方法
TWI842386B (zh) 加工品的製造方法、半導體裝置的製造方法、及加工品的製造裝置
TW202325453A (zh) 雷射加工裝置、雷射加工方法、及半導體裝置的製造方法
JP2022149303A (ja) 半導体装置およびその製造方法
JP2022122045A (ja) 半導体装置
JP2014236039A (ja) 半導体装置の製造方法
JP2001093921A (ja) 半導体装置の製造方法
JP2012049438A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination