JP5534559B2 - モールドパッケージの製造方法 - Google Patents

モールドパッケージの製造方法 Download PDF

Info

Publication number
JP5534559B2
JP5534559B2 JP2010057978A JP2010057978A JP5534559B2 JP 5534559 B2 JP5534559 B2 JP 5534559B2 JP 2010057978 A JP2010057978 A JP 2010057978A JP 2010057978 A JP2010057978 A JP 2010057978A JP 5534559 B2 JP5534559 B2 JP 5534559B2
Authority
JP
Japan
Prior art keywords
lead
mold
leads
back surface
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010057978A
Other languages
English (en)
Other versions
JP2011192820A (ja
Inventor
孝史 ▲配▼島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2010057978A priority Critical patent/JP5534559B2/ja
Publication of JP2011192820A publication Critical patent/JP2011192820A/ja
Application granted granted Critical
Publication of JP5534559B2 publication Critical patent/JP5534559B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、モールド材中に電子部品が封入され、底面にリードが設けられた形態のモールドパッケージの製造方法に関する。
一般に、複数の半導体チップ(電子部品)で構成される半導体モジュールは、基板上にこれらの半導体チップが搭載された構造が、樹脂等で構成されたモールド材中に封入されたモールドパッケージの形態とされる場合が多い。モールドパッケージにおける電気端子となるリードは、モールド材の表面に形成され、内部の半導体素子等に接続される。こうしたモールドパッケージの形態は様々であるが、その中に、ノンリード型、例えばSON(Small Outline Non−lead)型として知られるパッケージがある。図1は、その一例となるSON型パッケージ90の外観を示す図である。図1において、(a)はその上面図、(b)は正面図、(c)は下面図である。このパッケージの特徴は、矩形体形状とされ、半導体チップが内蔵されたモールド材91の底面の左右端部に、電気端子となる複数のリード92が設けられている点である。各リード92は、モールド材91中に封止されている半導体チップの端子と電気的に接続され、はんだ付けが可能な金属、例えば銅で構成される。この構成においては、底面のリード92のそれぞれを基板上にはんだで接合することにより、このSON型パッケージ90を基板上に固定し、かつ基板と半導体チップとの電気的接合をとることができる。こうしたノンリード型パッケージの特徴は、この接続を底面と基板との間のみを用いて行うことができるため、電気的接続のためにSON型パッケージ90の底面積よりも大幅に広い面積を必要とすることがなく、高密度に実装することができる点である。このSON型パッケージ90の典型的な大きさは例えば10mm×20mm程度である。
ただし、このSON型パッケージ90を基板上に実装する際には、各リード92に充分にはんだが乗っている(付着している)かどうかを作業者が目視、あるいは外観検査装置で確認することが必要になる。このため、実際には、図1に示されるように、各リード92をわずかにモールド材91の側面から突き出した形態とし、この突き出た部分を観察することによって、はんだの有無の確認を行っている。すなわち、実際のSON型パッケージ90においては、各リード92はモールド材91の側面からわずかに突き出した形態をとる。なお、この突き出した部分で電気接続をとるのではなく、この部分ははんだの有無の確認のみに用いられるため、この突き出し量は1mm未満である。従って、この構造はこのSON型パッケージ90を高密度で実装する際の障害とはならない。
一方、SON型パッケージ以外においても、はんだによってリードを基板に固定する構成のパッケージであれば、リードに充分にはんだが乗っているか否かの確認は同様に重要である。こうした構造の一例として、特許文献1には、屈曲させたリードの先端にスリットを設けた構造のパッケージが記載されている。この構造においては、屈曲したリードの先端部分で基板との接合を行い、このリード先端のスリットからリード裏面のはんだを確認することができる。従って、はんだ付けを確実に行うことができる。
このように、はんだを用いて基板にリードを接合する構成のパッケージにおいては、リードに充分にはんだが乗っていることが確認しやすい構造が用いられている。
また、溶接構造の一例として、特許文献2には、QFP型パッケージにおいては、リード接続のために、アウターリードを樹脂から露出させた構造が記載されている。
特開平2−295076号公報 特開2008−282904号公報
図1の構造のSON型パッケージ90をはんだで基板に接合する際には、リード92の側面のはんだの有無を目視や外観検査装置で確認する。しかしながら、リード92を突き出させる構造は製造工程が複雑となるために、容易に製造することは困難であった。また、特許文献2に記載の構造では、下面が見えないため、上方からの確認で、裏面のはんだを確認することは困難であった。
こうした点においては、特許文献1に記載の構造は極めて有効であり、リード裏面のはんだをスリットを通して確認することができる。しかしながら、この構造を製造するに際しては、各リードの先端にスリットを形成し、かつ各リードを屈曲させる作業が必要になる。スリットを形成するためには、一般には回転するブレード(刃)が用いられるが、この作業を各リードにおいて行うことは、リードの本数が多い場合には、特に生産性を大きく低下させる。特許文献1に記載のパッケージは、リードの数が少ないディスクリート素子のパッケージであり、こうしたパッケージにおいてはこうした形状のリードを用いることは比較的容易である。これに対して、SON型パッケージのような大規模なモールドパッケージにこの技術を用いる場合には、特にその製造工程が複雑となるために、生産性が大きく低下した。
すなわち、リード裏面のはんだの有無を容易に確認できる構造のモールドパッケージを簡易な製造工程で得ることは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。 本発明のモールドパッケージの製造方法は、モールド材中に電子部品が封止され前記電子部品と電気的に接続されたリードが底面の端部に設けられた構造を具備する複数のモールドパッケージを、単一の金属パターンを用いて構成した後に切断することによって得る、モールドパッケージの製造方法であって、前記金属パターンにおいて、隣接して製造される2つのモールドパッケージとなる部分の間に、2つに分離されることによってそれぞれ前記2つのモールドパッケージの前記リードとなる共通リードとダミーリードを設け、 前記金属パターン上に前記電子部品を搭載した後に、前記金属パターンにおける前記電子部品が搭載された側と反対側の面が裏面に露出するように、前記モールド材を前記金属パターン上に形成するモールド工程と、前記裏面側から、前記ダミーリード中に、前記ダミーリードと略平行かつ前記ダミーリードよりも細く、前記ダミーリードの厚さを超えて深くハーフカット加工した裏面溝を形成する裏面溝形成工程と、前記裏面と反対側から、前記隣接して製造される2つのモールドパッケージとなる部分の間において、前記裏面溝と略垂直に、前記モールド材を、前記裏面溝に達しかつ前記共通リード及び前記ダミーリードには達しない深さまでハーフカット加工したモールド溝を形成するモールド分離工程と、前記モールド溝の底面を、前記モールド溝よりも狭い幅で、前記モールド溝と略平行に切断して前記共通リードを分断する切断工程と、を具備することを特徴とする。 本発明のモールドパッケージの製造方法において、前記金属パターンは、前記共通リード及び前記ダミーリードと略直交し前記共通リード及び前記ダミーリードと一体に形成されたセクションバーを具備し、前記切断工程において、前記セクションバーを除去するように切断を行うことを特徴とする。 本発明のモールドパッケージの製造方法は、前記金属パターンにおいて、複数の前記共通リードと複数の前記ダミーリードが並列して形成され、該複数の共通リードと該複数のダミーリードは、共通の前記セクションバーで接続されることを特徴とする
本発明は以上のように構成されているので、リード裏面のはんだの有無を容易に確認できる構造のモールドパッケージを簡易な製造工程で得ることができる。
従来のモールドパッケージの一例の上面図(a)、正面図(b)、下面図(c)である。 本発明の実施の形態に係るモールドパッケージの製造方法によって製造されたモールドパッケージの上面図(a)、正面図(b)、下面図(c)である。 本発明の実施の形態に係るモールドパッケージの製造方法におけるモールド工程後の構造の平面図(a)、断面図(b)である。 本発明の実施の形態に係るモールドパッケージの製造方法における工程中の構造を上面、正面、下面から見た図である。
以下、本発明の実施の形態となるモールドパッケージの製造方法につき説明する。この製造方法は、ノンリード型のモールドパッケージ、例えばSON型パッケージを製造するのに適している。この製造方法において、リードフレーム100に配設された多数2次元配列された構成の金属パターンを用いて、多数のSON型パッケージが配列された構造を製造し、その後でこれらを分断し、個々のSON型パッケージを得る。
図3のリードフレーム100には、半導体チップ(電子部品)を搭載するダイパッド11があり、その左右両側に共通リード12が平行に複数存在し、これらはそれぞれ左右で横セクションバー(セクションバー)13に接続される。ダイパッド11も、上下方向でリードフレーム固定バー14を用いて縦セクションバー(セクションバー)15と一体化され、全体が一体化されている。ここで用いられるリードフレーム100は、金属パターンが多数配列した形態となり、全体が一体化されている。左右に隣接する共通リード12は、これに直交する横セクションバー13で接続された形態となる。横セクションバー13、リードフレーム固定バー14、縦セクションバー15は、製造された個々のSON型パッケージにおいては不要であるが、これらをリードフレーム100として一体化するために用いられている。また、このリードフレーム100は、はんだ付けの可能な金属、例えば銅合金で構成され、平板を例えばプレス加工することによって図3の形状とされる。従って、図3において、ダイパッド11、共通リード12、横セクションバー13、リードフレーム固定バー14、縦セクションバー15は同一平面を構成する。この際の平板の厚さは、例えば0.4mm程度とされる。横セクションバー13、リードフレーム固定バー14、縦セクションバー15の幅は、図3の構造が強固に保たれるように適宜設定される。ただし、後述するように、横セクションバー13及び縦セクションバー15の幅は、フルカット加工の際にこれらが完全に除去されるような幅に設定される。
また、共通リード12とリードフレーム固定バー14は切断され、共通リード12が切断されて分断された後にリード50、51となる。ダイパッド11上には半導体チップ22が搭載され、半導体チップ22と各リード50、51との接続はボンディングワイヤ23で行われる。その後、ダイパッド11周辺がモールド材24で封入される。リード50、51は矩形体のモールド材24端部から突出し、図1と同様のSON型パッケージとなっている。この矩形体を上面から見た大きさは、例えば7.0mm×5.2mm程度である。
このモールドパッケージの製造方法においては、簡易な工程で、各リード61(ダミーリード16)にスリット40が形成された構成のSON型パッケージを得ることができる。ただし、リード61には、スリット49が形成されている。これにより、リード61をはんだで接合する際には、このスリット40から裏面のはんだを上側から確認することができる。以下では、この製造方法について説明する。
まず、上記のリードフレーム100において、共通リード12に並び、端部にはダミーリード16を有する構造とする。各ダイパッド11上に半導体チップ22を搭載し、半導体チップ22と共通リード12とを、ボンディングワイヤ23で接続する。この作業は、周知の方法により行われる。すなわち、各半導体チップ22の裏面ははんだ等で各ダイパッド11に接続され、各ボンディングワイヤ23は、各半導体チップ22上にあるパッド(電極)と共通リード12とを接続するように、超音波接合等によって接続される。ダミーリード16にはボンディングワイヤ23は接続しない。その後、この構造全体は、モールド材24中に封入される(モールド工程)。この状態での上面からのモールド材24を通した透視図を図3(a)に、この構造のA−A方向の断面図を図3(b)に示す。モールド材24としては、例えば1mm程度の厚さのシート状のモールド樹脂材料を用いることができる。これを加熱して上側(半導体チップ22がある側)から加圧することにより、図3(b)のような断面構造とすることができる。この構造においては、リードフレーム100の裏面(半導体チップ22が搭載された側と反対側の面)がその裏面に露出した形態となっている。
以上で用いられるリードフレーム100の構成やモールド工程の内容については、図1に示された従来のSON型パッケージを製造する場合、すなわち、リードにスリットが設けられていない場合と同様である。
このモールドパッケージの製造方法におけるその後の製造工程について、以下に、図3(a)中の点線で囲まれた領域(対象領域K)についてのみ示す。この領域は、左右に隣接して製造される2つのSON型パッケージとなる部分の間であり、その左右に形成されるSON型パッケージのリードが形成される箇所に対応する。この領域における共通リード12は、2つに分断されることによって各SON型モールドパッケージのリードとなる。ただし、図3の状態(モールド工程後)においては、リード中のスリットに対応する構造は形成されていない。
図4(a)〜(g)は、このモールドパッケージの製造方法の各工程におけるこの対象領域Kの上面、正面、下面から見た形状をそれぞれ示す。
図4(a)においては、図3の状態(モールド封止後)の形態が示されている。すなわち、モールド材24中に、リードフレーム100の一部(ダミーリード16と横セクションバー13からなる十字型の構造)が埋め込まれており、下面(裏面)ではこの十字型の構造が露出している。
次に、図4(b)に示されるように、この構造に対して、裏面側(モールド材24のある側と反対側)から回転するブレード(切断刃)101を当接させ、ダミーリード16の中心軸付近を、その長さ方向と平行にハーフカット加工を行う(裏面溝形成工程)。ここで、ハーフカット加工とは、この構造を切断によって分離するのではなく、ある決まった深さまでの切断加工を行うことを意味する。ブレード101は、その切断深さが一定となるように図3の構造の裏面をその刃面の方向(回転軸と垂直な方向)に走査される。この切断深さは、ダミーリード16の厚さよりも充分に深くする。例えば、ダミーリード16(リードフレーム100)の厚さが0.4mmである場合には、0.5mm程度とする。また、切断する幅(ブレード101の厚さ)は、後述するスリットの幅に対応し、ダミーリード16の幅よりも狭い。この幅は、SON型パッケージをはんだで接合する際にはんだが確認できる程度の幅となるように設定される。ダミーリード16の幅を0.4mm程度とした場合には、ブレード101の厚さは、例えば0.2mm程度とする。また、ハーフカット加工はダミーリード16だけであり、共通リード12は加工しない。
この工程により、図4(c)に示されるように、裏面においてダミーリード16の中心付近に裏面溝30が形成される。この工程では、モールド材24は全く影響を受けない。
次に、図4(d)に示されるように、上方のモールド材24側(裏面と反対側)から、横セクションバー13のある箇所(隣接して製造される2つのSON型パッケージとなる部分の間)を、横セクションバー13と平行(前記の裏面溝30と垂直)に、ブレード102を用いたハーフカット加工を行う(モールド分離工程)。その切断深さは、裏面溝30に達する程度とし、かつ横セクションバー13には達しない深さとする。例えば、シート状のモールド材24の厚さが1mm、ダミーリード16(リードフレーム100)の厚さが0.4mmである場合には、この切断深さは0.55mm程度とする。その幅(ブレード102の厚さ)は、横セクションバー13の幅よりも広くし、例えば3.2mm程度とする。
この工程により、図4(e)に示されるように、中心付近でモールド材24が大きく除去されたモールド溝31が形成される。このモールド溝31の底面には、薄くなった樹脂部と裏面溝30の貫通孔が露出する。例えば、モールド材24の厚さが1mm、モールド溝31の切断深さが0.55mmであった場合には、この領域での樹脂部の厚さは0.45mm程度となる。その中央部にある裏面溝30が形成されていた領域は、モールド分離工程で裏面溝30と反対側からハーフカット加工されたために、貫通した状態となり、スリット25が形成される。スリット25の幅は、裏面溝30の幅と等しい。
次に、図4(f)に示されるように、モールド溝31の底面を、横セクションバー13あるいはモールド溝31と平行(裏面溝30と垂直)に、ブレード103でフルカット加工する(切断工程)。この加工は、裏面溝形成工程、モールド分離工程とは異なり、共通リード12及びダミーリード16あるいは図4(e)に示された構造が左右で完全に分断されるように行う。その切断幅(ブレード103の厚さ)は、モールド溝31の幅(ブレード102の厚さ)よりも狭く、かつ横セクションバー13の幅よりも広くする。従って、モールド溝31の中で、この構造は左右に分離される。例えば、モールド溝31の幅(ブレード102の厚さ)を3.2mmとした場合には、ブレード103の厚さは2.2mm程度とする。また、この工程により横セクションバー13は除去される。なお、ここではフルカット加工を行うため、ブレード103は、図4中の上側、下側どちらから当接させてもよい。
従って、切断工程後には、図4(g)に示される形態が実現される。この構造においては、左右がそれぞれ独立したSON型パッケージの端部となり、それぞれにおいて、共通リード12(図示なし)及びダミーリード16が左右に分割されてリード50、51、60、61となる。また、横セクションバー13は除去されたため、隣接するリード50、51(図示なし)は電気的に独立した構成となる。なお、これらは左右対称構造である。リード60、61の中央には、スリット40が形成されている。
リード60、61の長さLは、モールド分離工程で用いられたブレード102の厚さと、切断工程で用いられたブレード103の厚さの差分の1/2となる。すなわち、リード60、61の長さLは、ブレード102、103の厚さによって設定できる。スリット40の幅Dは、ブレード101の厚さと等しいため、これによって設定できる。リード60、61の厚さtは、裏面溝形成工程における切断深さとモールド分離工程における切断深さで設定できる。リード60、61の幅Wは初めのリードフレーム100中のダミーリード16の幅と等しい。従って、スリット40が形成されたリード60、61の構造は、これらの調整によって設定することが可能である。具体的には、各パラメータを前記の値とした場合には、L=0.5mm、D=0.2mm、t=0.5mm、W=0.4mm程度となる。
上記の工程において用いられるブレード101、102、103は、図3における対象領域K以外の領域にも当接され、切断加工が行われる。このうち、裏面溝形成工程において、ブレード101は対象領域Kの左右に隣接するリーダイパッド11の裏面や共通リード12には当接させない。これにより、ダミーリード16部のみ裏面溝30が形成される。一方、ブレード102、103は、隣接するSON型パッケージ間においてのみ図4の構造に当接する。従って、これらは前記の構造のリード60(61)を形成するためにのみ寄与し、これらは、ダイパッド11やその上の半導体チップ22及び共通リード12やその上のボンディングワイヤ23等には全く影響を及ぼさない。このため、上記の工程においては、少なくとも半導体チップ22が搭載された側の面は上記の工程によって全く影響を受けない。
裏面溝30の深さはリードフレーム100の厚さに応じ適宜設定される。一方、裏面溝30が浅い場合には、モールド分離工程における切断深さを大きく設定しなければならない。この場合には、リード表面が露出してしまい、金属バリや樹脂と金属間の剥離が発生する懸念がある。これらを考慮して、裏面溝形成工程における切断深さ及びモールド分離工程における切断深さは適宜設定される。
なお、上記の工程においては、図3の構造中において隣接するSON型パッケージが切断工程で左右方向に分離される。独立した個々のSON型パッケージを得るためには、図3中における上下方向の分離を行うことも必要である。上下方向に隣接するSON型パッケージを分離するためには、図3の構造における縦セクションバー15と平行に、縦セクションバー15の存在する箇所においてフルカット加工を別途行う。この際、上記の切断工程と同様に、その幅よりも厚いブレードを用いてこのフルカット加工を行うことにより、縦セクションバー15を除去することができる。この工程においては、図3に示された構造は全く影響を受けない。
以上の工程により、リードフレーム100を用いて、図2に示す形態のSON型パッケージ70が複数製造される。その内部構造は、図3に示した通りである。図2において,(a)は上面図、(b)は正面図、(c)は下面図である。側面の底面側で突出して形成されたリード50(共通リード12)間にはモールド材24が図4(g)と同じ厚さ(t)だけ残っているが、リード50をはんだ付けする際の障害となることはない。よって、除去する必要はない。
このSON型パッケージ70においては、特許文献1に記載の構造と同様に、各リード60、61にスリット40が形成されている。従って、このSON型パッケージ70を基板上にはんだで接続する際に、上側から目視あるいは外観検査装置でリード60、61下部のはんだを確認することができる。従って、この接続作業を確実に行うことができる。
また、スリット40が存在することにより、接合時にスリット40中にはんだが入り込むことによって特に強固な接合が得られる。いわゆるアンカー効果が発生する。
このSON型パッケージ70を製造するに際しては、図3の状態とした後(モールド工程後)に、裏面溝形成工程、モールド分離工程、切断工程において計3回の切断作業(ハーフカット加工、フルカット加工)を行う。ここで、モールド分離工程、切断工程については、図1に示されるようなリードにスリットのない構造の従来のSON型パッケージを製造する際にも、類似の工程が必要であることが明らかである。従って、上記の製造方法において最も特徴的なのは、裏面溝形成工程である。上記の製造方法においては、この裏面溝形成工程における1回のハーフカット加工を追加するだけで、リードにスリットが形成されたSON型パッケージを得ることができる。また、前記の通り、リードフレーム100やモールド工程は、従来のSON型パッケージを製造する場合と同様とすることができる。すなわち、簡易な製造工程で、リード裏面のはんだの有無を容易に確認できる構造のモールドパッケージを得ることができる。
なお、上記の例では、切断後に同一構成のSON型パッケージが複数得られるものとしたが、本発明はこれに限定されない。上記の裏面溝形成工程、モールド分離工程、切断工程が行える限りにおいて、例えば隣接するSON型パッケージの構成(リードフレーム形状、構成等)を異なるものとすることもできる。
また、上記の例において、SON型パッケージの構造としたが、他の構造でも同様に上記の製造方法を適用できることは明らかである。例えば、一つのパッケージ中で複数のリードフレームや複数の半導体チップが設けられた構成としても同様である。また、リードフレームに半導体チップ以外の電子部品を搭載する場合でも同様である。
また、セクションバー(横セクションバー、縦セクションバー)やリードフレーム固定バー等の、製造後のSON型パッケージにおいては存在しない、あるいは存在しても機能を有しない構成要素についても同様である。例えば、上記の例では、横セクションバー13が用いられていたが、横セクションバーが用いられなくとも、金属パターンとして一体化された構成であれば、同様に上記の製造方法を適用できる。この場合においても、モールド分離工程におけるハーフカット加工と切断工程におけるフルカット加工は、隣接して製造される2つのSON型パッケージとなる部分の間において行うことには変わりがない。切断工程における切断はモールド溝の中で行い、切断工程における切断幅(ブレード103の厚さ)を、モールド分離工程におけるハーフカット幅(ブレード102の厚さ)よりも狭く(薄く)することにより、リードの長さLを確保することができる。
また、裏面溝(ブレード101)はダミーリードと平行であるとしたが、上記の構造が形成できる限りにおいて、厳密に平行である必要はない。モールド溝(ブレード102)と裏面溝、及び切断工程における切断方向と裏面溝が共に垂直である点についても同様であり、上記の構造が形成できる限りにおいて、厳密に垂直である必要はない。また、共通リード及びダミーリードと横セクションバーとは直交する設定としたが、上記の構造が製造できる限りにおいて、厳密に直交する必要はない。同様に、各共通リード及びダミーリードが厳密に平行である必要もない。
また、モールド材で構成された底面端部にリードが形成された他の構成のモールドパッケージ、例えばQFN(Quad Flat Non−lead)型パッケージも同様に製造できる。QFN型パッケージの場合には、裏面溝やモールド溝を上記の例と直交方向にも形成することが必要になるが、同様に、スリットが形成されたリードが形成されることは明らかである。また、モールドパッケージに用いられているリードの数に依存せずにこの製造方法が適用できることも明らかである。
11 ダイパッド
12 共通リード
13 横セクションバー(セクションバー)
14 リードフレーム固定バー
15 縦セクションバー(セクションバー)
16 ダミーリード
22 半導体チップ
23 ボンディングワイヤ
24、91 モールド材
25、40 スリット
30 裏面溝
31 モールド溝
50、51、60、61、92 リード
70、90 SON型パッケージ
100 リードフレーム
101、102、103 ブレード

Claims (3)

  1. モールド材中に電子部品が封止され前記電子部品と電気的に接続されたリードが底面の端部に設けられた構造を具備する複数のモールドパッケージを、単一の金属パターンを用いて構成した後に切断することによって得る、モールドパッケージの製造方法であって、前記金属パターンにおいて、隣接して製造される2つのモールドパッケージとなる部分の間に、2つに分離されることによってそれぞれ前記2つのモールドパッケージの前記リードとなる共通リードとダミーリードを設け、前記金属パターン上に前記電子部品を搭載した後に、前記金属パターンにおける前記電子部品が搭載された側と反対側の面が裏面に露出するように、前記モールド材を前記金属パターン上に形成するモールド工程と、前記裏面側から、前記ダミーリード中に、前記ダミーリードと略平行かつ前記ダミーリードよりも細く、前記ダミーリードの厚さを超えて深くハーフカット加工した裏面溝を形成する裏面溝形成工程と、前記裏面と反対側から、前記隣接して製造される2つのモールドパッケージとなる部分の間において、前記裏面溝と略垂直に、前記モールド材を、前記裏面溝に達しかつ前記共通リード及び前記ダミーリードには達しない深さまでハーフカット加工したモールド溝を形成するモールド分離工程と、前記モールド溝の底面を、前記モールド溝よりも狭い幅で、前記モールド溝と略平行に切断して前記共通リードを分断する切断工程と、を具備することを特徴とするモールドパッケージの製造方法。
  2. 前記金属パターンは、前記共通リード及び前記ダミーリードと略直交し前記共通リード及び前記ダミーリードと一体に形成されたセクションバーを具備し、前記切断工程において、前記セクションバーを除去するように切断を行うことを特徴とする請求項1に記載のモールドパッケージの製造方法。
  3. 前記金属パターンにおいて、複数の前記共通リードと複数の前記ダミーリードが並列して形成され、該複数の共通リードと該複数のダミーリードは、共通の前記セクションバーで接続されることを特徴とする請求項2に記載のモールドパッケージの製造方法。
JP2010057978A 2010-03-15 2010-03-15 モールドパッケージの製造方法 Expired - Fee Related JP5534559B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010057978A JP5534559B2 (ja) 2010-03-15 2010-03-15 モールドパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010057978A JP5534559B2 (ja) 2010-03-15 2010-03-15 モールドパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2011192820A JP2011192820A (ja) 2011-09-29
JP5534559B2 true JP5534559B2 (ja) 2014-07-02

Family

ID=44797442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010057978A Expired - Fee Related JP5534559B2 (ja) 2010-03-15 2010-03-15 モールドパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP5534559B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484278B2 (en) 2013-11-27 2016-11-01 Infineon Technologies Ag Semiconductor package and method for producing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304705B2 (ja) * 1995-09-19 2002-07-22 セイコーエプソン株式会社 チップキャリアの製造方法
JP2007080889A (ja) * 2005-09-12 2007-03-29 Renesas Technology Corp 半導体装置
JP5259978B2 (ja) * 2006-10-04 2013-08-07 ローム株式会社 半導体装置の製造方法
JP4367476B2 (ja) * 2006-10-25 2009-11-18 株式会社デンソー モールドパッケージの製造方法
JP5098899B2 (ja) * 2008-08-28 2012-12-12 サンケン電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2011192820A (ja) 2011-09-29

Similar Documents

Publication Publication Date Title
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
JP3547704B2 (ja) リードフレーム及び半導体装置
US9363901B2 (en) Making a plurality of integrated circuit packages
US7402459B2 (en) Quad flat no-lead (QFN) chip package assembly apparatus and method
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
EP3440697B1 (en) Flat no-leads package with improved contact leads
JP6284397B2 (ja) 半導体装置及びその製造方法
KR200492009Y1 (ko) 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
KR20170085500A (ko) 개선된 컨택 핀을 구비한 qfn 패키지
JP2017037898A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP2015072947A (ja) 半導体装置及びその製造方法
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
JP7311226B2 (ja) リードフレーム
JP7144157B2 (ja) 半導体装置およびその製造方法
JP5534559B2 (ja) モールドパッケージの製造方法
JP6856199B2 (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP2011142337A (ja) 半導体装置の製造方法
JP5347934B2 (ja) モールドパッケージの製造方法及びモールドパッケージ
JP5347933B2 (ja) モールドパッケージの製造方法及びモールドパッケージ
JP5410465B2 (ja) 半導体装置および半導体装置の製造方法
KR20200001803U (ko) 예비성형 리드 프레임 및 그것으로 제조된 리드 프레임 패키지
JP6143726B2 (ja) 樹脂封止型半導体装置とその製造方法、リードフレーム
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140407

R150 Certificate of patent or registration of utility model

Ref document number: 5534559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140420

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees