JP6284397B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6284397B2
JP6284397B2 JP2014046883A JP2014046883A JP6284397B2 JP 6284397 B2 JP6284397 B2 JP 6284397B2 JP 2014046883 A JP2014046883 A JP 2014046883A JP 2014046883 A JP2014046883 A JP 2014046883A JP 6284397 B2 JP6284397 B2 JP 6284397B2
Authority
JP
Japan
Prior art keywords
lead
island
sealing resin
suspension
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014046883A
Other languages
English (en)
Other versions
JP2015170822A (ja
Inventor
康祐 田口
康祐 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2014046883A priority Critical patent/JP6284397B2/ja
Priority to TW104105327A priority patent/TWI634634B/zh
Priority to KR1020150031723A priority patent/KR102330402B1/ko
Priority to US14/641,491 priority patent/US10109561B2/en
Priority to CN201510103995.9A priority patent/CN104916606B/zh
Publication of JP2015170822A publication Critical patent/JP2015170822A/ja
Application granted granted Critical
Publication of JP6284397B2 publication Critical patent/JP6284397B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Ceramic Engineering (AREA)

Description

本発明は、リードフレームを用いた半導体装置及びその製造方法に関する。
近年の携帯電子機器の小型化に伴い、半導体装置に使用される半導体パッケージにも小型、薄型でなおかつ実装強度を確保することが必要とされている。半導体パッケージを小型化する手段として、外部端子を基板実装面に対して平行に出すようにした、表面実装型パッケージが知られている。このタイプのパッケージとしてはＳＯＮ（Small Outline Non-Lead Package）、ＱＦＮ( Quad Flat Non-Lead Package)などがある。
これらのパッケージはＤＩＰ(Dual Inline Package)やＳＯＰ(Small Outline Package)と比較すると基板に実装する際に必要となる外部電極が小さいため、基板実装後の半田フィレット形成が少なく、実装強度は弱いという特徴がある。またこれらのパッケージの製造はスタンピング金型、もしくはエッチングによる加工で作成されるリードフレームを用いることが多い。リードフレームの材料には１９４alloy材や銅合金を使用するのが一般的である。
リードフレームを用いた半導体装置の製造ではリードフレーム上に半導体チップを搭載し、半導体チップとリードフレームを電気的にワイヤで接続し樹脂封止加工を行い、バリ取り処理を行った後に、銅面に対して外装メッキ処理を行う。外装メッキ処理後、半導体装置を所定のサイズでリードフレームから切り離す。
このように外装メッキ後にリードフレームから半導体装置を切り離すため、アウターリード切断面には外装メッキ皮膜が形成されない。そのため半導体装置を基板に実装する際、半田濡れ性が悪いという問題がある。これらの条件で作成された半導体パッケージの実装強度を向上させるため、アウターリード先端部の、平面形状や断面形状を変更し基板実装後の半田濡れ性を向上させるため半田フィレットを形成しやすくし実装強度を上げる形状が提案されている（例えば、特許文献１、２を参照）。
特開２００６−１９４６５号公報 特開平７−４５７６９号公報
しかしながら、半導体装置の小型化、薄型化がすすむ中で、半導体装置の基板実装強度の更なる向上が求められている。本発明は、基板への半田接着強度を高めた半導体装置およびその製造方法を提供するものである。
上記課題を解決するために、以下の手段を用いた。
まず、リードフレームのアイランド上に載置された半導体チップを覆う封止樹脂と、前記封止樹脂から側面に延出するアウターリードとからなる半導体装置であって、前記アウターリードと接続されたインナーリードと、前記インナーリードに接続し、前記封止樹脂から延出するインナーリード吊りリードと、前記アウターリード全表面に設けられたメッキ皮膜と、からなることを特徴とする半導体装置とした。
また、前記インナーリード吊りリードが前記封止樹脂から露出していることを特徴とする半導体装置とした。
また、前記リードフレームが、アイランドおよびインナーリードがアウターリードに対しアップセットしていることを特徴とする半導体装置とした。
また、前記リードフレームが、アイランドとアウターリードを同一高さとし、インナーリードのみをアップセットしていることを特徴とする半導体装置とした。
さらに、リードフレームのアイランド上に載置された半導体チップを覆う封止樹脂と、前記封止樹脂から側面に延出するアウターリードとからなる半導体装置の製造方法であって、前記アイランドと、前記アイランドと近接するインナーリードと、前記インナーリードに接続されたインナーリード吊りリードおよび前記アウターリードと、前記アイランドに接続されたアイランド吊りリードと、を備えるリードフレームを準備する工程と、前記半導体チップをダイボンディングとワイヤーボンディングと樹脂封止する工程と、前記アウターリードの先端を切断する工程と、電解メッキにて前記アウターリードの切断面にメッキ皮膜を形成する工程と、前記インナーリード吊りリードおよび前記アイランド吊りリードを切断する工程と、からなることを特徴とする半導体装置の製造方法を用いた。
また、前記インナーリード吊りリードの切断とアイランド吊りリードを切断の間に電気特性検査工程を有することを特徴とする半導体装置の製造方法を用いた。
本発明によれば、半導体装置を基板に実装するにあたり、封止樹脂から露出しているアウターリードの全ての面に厚膜半田層を形成するため、基板との間に強固な接合が可能となる。
アウターリードを上にして図示した本発明の半導体装置の第１の実施例を示す鳥瞰図である。 図１のＡ−Ａ線に沿った断面図である。（アウターリードを下にして図示） 図１のＢ−Ｂ線に沿った断面図である。（アウターリードを上にして図示） 本発明の半導体装置のアウターリードに半田付けした時の断面図である。 本発明の半導体装置の第１の実施例の製造方法を示す鳥瞰図である。
以下、本発明を図面に基づいて説明する。
図１は、本発明を実施した半導体装置の第１の実施例を示す鳥瞰図である。ここではアウターリード５を上側にして図示している。アウターリード５は、その上面（実装面）、端面（アウターリード切断面１１）、上面（実装面）と向い合う反対面、そして、実装面と反対面とアウターリード切断面１１のそれぞれと一般には直角をなす側面を有し、封止樹脂１０から延出している。また、ほぼ直方体の半導体装置の側面では、切断されたインナーリード吊りリード３とアイランド吊りリード４の断面が封止樹脂１０から露出している。
図２は、図１におけるＡ−Ａ線に沿った断面図である。ここではアウターリード５を下側にして図示しており、基板に実装される場合の実装面は本図の下面になる。アウターリード５の周囲にはメッキ皮膜５ａが設けられ、基板実装側下面、反対側の上面、側面および切断面である端面の全てがメッキ皮膜５ａで覆われている。
図３は、図１におけるＢ−Ｂ線に沿った断面図である。ここではアウターリード５を下面にして図示しており、基板に実装される場合の実装面は本図の下面である。アウターリード５の基板実装面側下面、反対側の上面およびアウターリード切断面１１が封止樹脂から露出し、アウターリードの露出面全てがメッキ皮膜５ａで覆われている。
図４は、本発明の半導体装置のアウターリードに半田付けした時の断面図である。アウターリード５の封止樹脂１０から露出した全ての面がメッキ皮膜５ａを介して半田層１３で覆われており、半導体装置と基板との接続が強固なものとなっている。これは、封止樹脂１０から露出したアウターリード５の全表面にメッキ皮膜５ａが施されているためであり、露出するアウターリードが小さなものであっても基板との強固な接続が可能となる。
次に、本発明の半導体装置の製造方法について説明する。
図５は、本発明の第１の実施例に係る半導体装置の製造方法を示す鳥瞰図である。
図５（ａ）は、本実施例のリードフレーム１を示す鳥瞰図である。リードフレーム１は、のちに半導体チップを載置するアイランド６と、アイランド６と離れて配置されたインナーリード２と、インナーリード２とつながるアウターリード５、そして、インナーリード２はインナーリード吊りリード３、アイランド６はアイランド吊りリード４によってリードフレーム枠に接続されている。インナーリード吊りリード３とインナーリード２は1対１で対応するので両者の数は等しい。インナーリード吊りリード３の数とアウターリード５の数も当然等しくなっている。
インナーリード２とアウターリード５の間には段差部があり、アウターリード下面がインナーリード下面よりも低くなるようにしている。インナーリード下面はアイランド下面と同じ高さとなるようにしている。インナーリード吊りリード３とアイランド吊りリード４には折曲げ部があり、インナーリード２と接続する部分のインナーリード吊りリード３の下面に対し、周囲のリードフレーム枠と接続する部分のインナーリード吊りリード３の下面は相対的に低くなっている。アイランド吊りリード４についても同様に、アイランド６と接続する部分のアイランド吊りリード４の下面に対し、周囲のリードフレーム枠と接続する部分のアイランド吊りリード４の下面は相対的に低くなっている。
すなわち、本説明のリードフレームは、アイランドおよびインナーリードをアップセットしたリードフレームである。このようなリードフレーム１は、所定の厚さの１９４alloy材もしくは銅合金からなる板材の型打ち抜きと型押しによって形成できる。 すなわち、アイランド６、インナーリード２、アウターリード５、インナーリード吊りリード３、アイランド吊りリード４の平面形状を決めるために板材の打ち抜きを行う。
次いで、アイランド６、インナーリード３、そして、インナーリード吊りリード３およびアイランド吊りリード４の一部が他の部分に対して相対的に高くなるように下から上方に型押しを行う。このとき、インナーリード２とアウターリード５との間に段差が形成されることになる。同時に、インナーリード吊りリード３およびアイランド吊りリード４にも折曲げ部が形成されることになる。
図５（ｂ）は、ワイヤーボンディング工程後の鳥瞰図である。成形されたリードフレーム１のアイランド６の上にペースト剤８を介して半導体チップ９をダイボンディングし、次いで、半導体チップ表面の電極パッドとインナーリード２とをワイヤ７を介して電気的に接続する。
図５（ｃ）は、樹脂封止工程後の鳥瞰図である。半導体チップ９，ワイヤ７，インナーリード２、およびアイランドの露出部分を覆うように封止樹脂１０にて封止する。図示されていないが、アイランド６の下面も封止樹脂１０によって覆われている。アウターリード５とインナーリード吊りリード３とアイランド吊りリード４の一部が封止樹脂１０から露出し、リードフレーム枠と繋がっている。このとき、インナーリード吊りリード３とアイランド吊りリード４の折曲げ部も封止樹脂１０の外に飛び出している。
図５（ｄ）は、アウターリード切断工程後の鳥瞰図である。封止樹脂１０の側面から露出するアウターリード５の先端部が切断され、リードフレーム枠と切り離され、切断面１１が形成されている。このとき、封止樹脂１０の異なる側面にはインナーリード吊りリード３とアイランド吊りリード４の一部が封止樹脂１０から露出しているが、リードフレーム枠と繋がった状態である。このため、リードフレーム枠とアウターリード切断面１１は電気的な接続を保持した状態であって、この形態で外装電界メッキを施すとアウターリード５の上面、底面、側面だけでなく切断面１１にもメッキ皮膜が形成されることになる。
図５（ｅ）は、外装メッキ工程を経て、インナーリード吊りリード３を切断した後の鳥瞰図である。アウターリード５の表面にはメッキ皮膜５ａが形成され、不要となったインナーリード吊りリード３は切断されてリードフレーム枠と切り離されているが、依然として、アイランド吊りリード４はリードフレーム枠と繋がっているので複数個の半導体装置は１枚のリードフレームに搭載されている状態である。この状態で電気特性検査（ストリップテスト）を行うことで効率的な検査が可能となる。その後、アイランド吊りリード４を切り離して半導体装置を個片化して図５（ｆ）に示す形状を得る。
以上のような製造方法を経ることで、アウターリードの全面にメッキ皮膜が形成され、基板との接続が強固な半導体装置を得ることができる。
以上では、アイランドおよびインナーリードをアップセットしたリードフレームを例に説明したが、段差部や折曲げ部が無く、アイランドとインナーリードとアウターリードとリードフレーム枠が同一高さとなっているリードフレームを用いて製造した半導体装置であっても構わない。さらに、アイランドとアウターリードとリードフレーム枠を同一高さとし、インナーリードのみをアップセットしたリードフレームを用いて製造した半導体装置であっても構わない。
１ リードフレーム
２ インナーリード
３ インナーリード吊りリード
４ アイランド吊りリード
５ アウターリード
５a メッキ皮膜
６ アイランド
７ ワイヤ
８ ペースト剤
９ 半導体チップ
１０ 封止樹脂
１１ アウターリード切断面
１２ メッキ皮膜
１３ 半田層

Claims (7)

  1. リードフレームのアイランド上に載置された半導体チップを覆う封止樹脂と、前記封止樹脂から底面および第１の側面に延出するアウターリードとからなる半導体装置であって、
    前記アウターリードと前記封止樹脂内で段差部を介して異なる高さに接続されたインナーリードと、
    前記インナーリードに接続され、前記封止樹脂の前記第１の側面とは異なる第２の側面の前記インナーリードと同一の高さから断面が露出するインナーリード吊りリードと、
    前記アイランドに接続され、前記封止樹脂の前記第２の側面から断面が露出するアイランド吊りリードと、
    を備え、
    前記アウターリードは切断面である端面を有し、
    前記アウターリードの実装面、前記実装面と向かい合う反対面、前記実装面と前記反対面との間の両側面、および前記端面は、全て、表面に設けられたメッキ皮膜を有していることを特徴とする半導体装置。
  2. 前記インナーリード吊りリードの前記断面および前記アイランド吊りリードの前記断面は前記メッキ皮膜を有していないことを特徴とする請求項１記載の半導体装置。
  3. 前記封止樹脂から露出している前記インナーリード吊りリードの断面の数と前記アウターリードの数とが等しいことを特徴とする請求項１記載の半導体装置。
  4. 前記リードフレームは、前記アイランドおよび前記インナーリードが前記アウターリードに対しアップセットしていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記リードフレームは、前記アイランドと前記アウターリードを同一高さとし、前記インナーリードのみをアップセットしていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  6. リードフレームのアイランド上に載置された半導体チップを覆う封止樹脂と、前記封止樹脂から第１の側面に延出するアウターリードとからなる半導体装置の製造方法であって、
    リードフレーム枠に、前記アイランドと、前記アイランドと近接するインナーリードと、前記インナーリードに接続されたインナーリード吊りリードおよび前記アウターリードと、前記アイランドに接続されたアイランド吊りリードと、を備えるリードフレームを準備する工程と、
    前記半導体チップを前記アイランドにダイボンディングする工程と、
    前記半導体チップ上の電極パッドと前記インナーリードとをワイヤによりワイヤーボンディングする工程と、
    前記半導体チップ、前記ワイヤ、前記インナーリードおよび前記アイランドの露出部分を覆うように封止樹脂により樹脂封止する工程と、
    前記封止樹脂の前記第１の側面から露出している前記アウターリードの先端を切断し、切断面を形成する工程と、
    前記リードフレーム枠と前記アウターリード切断面とが前記インナーリード吊りリードを介して電気的な接続を保持した状態で、電解メッキにて前記切断面を含む前記アウターリードにメッキ皮膜を形成する工程と、
    前記封止樹脂の前記第１の側面とは異なる第２の側面から露出している前記インナーリード吊りリードを切断する工程と、
    前記封止樹脂の前記第２の側面から露出している前記アイランド吊りリードを切断する工程と、
    からなることを特徴とする半導体装置の製造方法。
  7. 前記インナーリード吊りリードの切断する工程と、前記アイランド吊りリードを切断する工程との間に電気特性を検査する工程を有することを特徴とする請求項６記載の半導体装置の製造方法。
JP2014046883A 2014-03-10 2014-03-10 半導体装置及びその製造方法 Expired - Fee Related JP6284397B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014046883A JP6284397B2 (ja) 2014-03-10 2014-03-10 半導体装置及びその製造方法
TW104105327A TWI634634B (zh) 2014-03-10 2015-02-16 半導體裝置及其製造方法
KR1020150031723A KR102330402B1 (ko) 2014-03-10 2015-03-06 반도체 장치 및 그 제조 방법
US14/641,491 US10109561B2 (en) 2014-03-10 2015-03-09 Semiconductor device having plated outer leads exposed from encapsulating resin
CN201510103995.9A CN104916606B (zh) 2014-03-10 2015-03-10 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014046883A JP6284397B2 (ja) 2014-03-10 2014-03-10 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015170822A JP2015170822A (ja) 2015-09-28
JP6284397B2 true JP6284397B2 (ja) 2018-02-28

Family

ID=54018104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014046883A Expired - Fee Related JP6284397B2 (ja) 2014-03-10 2014-03-10 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US10109561B2 (ja)
JP (1) JP6284397B2 (ja)
KR (1) KR102330402B1 (ja)
CN (1) CN104916606B (ja)
TW (1) TWI634634B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6500299B2 (ja) * 2015-03-10 2019-04-17 新日本無線株式会社 リードフレームおよびそれを用いた半導体装置の製造方法
US9741617B2 (en) * 2015-11-16 2017-08-22 Amkor Technology, Inc. Encapsulated semiconductor package and method of manufacturing thereof
JP6332251B2 (ja) 2015-12-09 2018-05-30 日亜化学工業株式会社 パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置
CN106048679A (zh) * 2016-05-30 2016-10-26 北京首钢微电子有限公司 一种集成电路的电镀方法
JP6938118B2 (ja) * 2016-06-27 2021-09-22 Koa株式会社 表面実装形薄膜抵抗ネットワーク
US10879211B2 (en) 2016-06-30 2020-12-29 R.S.M. Electron Power, Inc. Method of joining a surface-mount component to a substrate with solder that has been temporarily secured
CN113053847B (zh) * 2019-12-26 2023-06-20 珠海格力电器股份有限公司 芯片封装结构及其制备方法
JP2023179984A (ja) 2022-06-08 2023-12-20 Tdk株式会社 リードフレームおよび電子部品

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59147448A (ja) * 1983-02-12 1984-08-23 Fujitsu Ltd 半導体素子搭載用リ−ドフレ−ムおよびこれを用いて製造される半導体装置とその製造方法
KR0145768B1 (ko) * 1994-08-16 1998-08-01 김광호 리드 프레임과 그를 이용한 반도체 패키지 제조방법
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
JPH1074882A (ja) * 1996-08-29 1998-03-17 Nec Kansai Ltd リードフレーム及びタイバ切断装置
JP2000294718A (ja) * 1999-04-05 2000-10-20 Sony Corp 半導体装置及びその製造方法
US6593643B1 (en) * 1999-04-08 2003-07-15 Shinko Electric Industries Co., Ltd. Semiconductor device lead frame
JP3537417B2 (ja) * 2001-12-25 2004-06-14 株式会社東芝 半導体装置およびその製造方法
JP4011076B2 (ja) * 2004-06-28 2007-11-21 株式会社東芝 半導体装置及びその製造方法
JP2006019465A (ja) 2004-07-01 2006-01-19 Mitsui Chemicals Inc 半導体パッケージおよびその製造方法
JP2006332275A (ja) * 2005-05-25 2006-12-07 Mitsumi Electric Co Ltd 半導体装置の製造方法及び半導体装置
JP2008270302A (ja) * 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
JP2009099905A (ja) * 2007-10-19 2009-05-07 Rohm Co Ltd 半導体装置
JP5634033B2 (ja) * 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法
CN104465414B (zh) * 2009-07-06 2017-08-15 瑞萨电子株式会社 半导体器件的制造方法
JP5010693B2 (ja) * 2010-01-29 2012-08-29 株式会社東芝 Ｌｅｄパッケージ
JP5798021B2 (ja) * 2011-12-01 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置
JP6161251B2 (ja) * 2012-10-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN104916606B (zh) 2018-11-13
JP2015170822A (ja) 2015-09-28
US10109561B2 (en) 2018-10-23
KR20150105923A (ko) 2015-09-18
CN104916606A (zh) 2015-09-16
US20150255378A1 (en) 2015-09-10
TW201539695A (zh) 2015-10-16
KR102330402B1 (ko) 2021-11-23
TWI634634B (zh) 2018-09-01

Similar Documents

Publication Publication Date Title
JP6284397B2 (ja) 半導体装置及びその製造方法
JP7228063B2 (ja) 半導体装置
JP6370071B2 (ja) 半導体装置及びその製造方法
US8890301B2 (en) Packaging and methods for packaging
US9779966B2 (en) Lead frame and semiconductor device
US11342252B2 (en) Leadframe leads having fully plated end faces
JP2005057067A (ja) 半導体装置およびその製造方法
TWI611539B (zh) 半導體裝置及其製造方法
JP2013239740A (ja) 半導体装置
CN113990831A (zh) 用于半导体器件的表面贴装封装件
JP2019160882A (ja) 半導体装置およびその製造方法
US9704725B1 (en) Semiconductor device with leadframe configured to facilitate reduced burr formation
US10217699B2 (en) Preformed lead frame
EP3319122B1 (en) Semiconductor device with wettable corner leads
US20100078803A1 (en) Semiconductor flat package device and method for manufacturing the same
JP2016167532A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP6434269B2 (ja) 半導体装置
JP2018152390A (ja) 電子部品および電子部品の製造方法
JP2008235557A (ja) リードフレームおよび半導体装置
TW202236537A (zh) 半導體封裝結構及導線架
JP5910950B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP5622128B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180130

R150 Certificate of patent or registration of utility model

Ref document number: 6284397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees